三位二进制同步减法计数器
数字电路课程设计—3位二进制同步减法计数器和序列信号发生器
5参考文献
[1].清华大学电子学教研组 杨素行主编《数字电子技术简明教程》
1.2课程设计的要求
1.设计3位二进制同步加法计数器（无效状态为001 100）
2.设计一个序列信号发生器（期序列为101001）
2设计3位二进制同步加法计数器(无效状态为001100)
2.1基本原理
计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N进制。计数器不仅有加法计数器，也有减法计数器。一个计数器如果既能完成加法计数，又能完成减法计数，则其称为可逆计数器。
2.1基本原理…………………………………………..............………………1
2.2设计过程…………………………………………………….......………….1
2.2.1状态图……………………………………………….........…………1
2.2.2卡诺图…………………………………………………….…………1
[2].张丽萍 王向磊老师主编的《数字逻辑实验指导书》
[3].朱定华 陈琳 吴建新编著《电子电路测试与实验》
2.2.3特性方程，驱动方程………………………………………….……….3
2.3设计电路图……………………………………………….……………….3
2.4最后结果………………………………………………….………………4
3序列信号发生器（101001）…………………………….......……………………8
3位2进制同步计数器(约束项：000,010)
图a
图2.2.3电位器左端时刻仿真图1
图b:
图2.2.4电位器左端时刻仿真图2
(3)估算当电位器滑动端调至最右端时,由图（a）可得
Uom=4.877V Ucm=2.809V T=7.836ms
由图（b）可得：
T2=1.586ms ,所以T1= T—T2=7.836ms—1.586ms=6.25ms
1.3ms
5.2ms
0.2
仿真结果
1.68ms
6.063ms
0.217
(3)当电位器的滑动端调至最右端时
T1
T2
D
估算结果
5.2ms
1.3ms
0.8
仿真结果
6.25ms
1.586ms
0.798
对比表中的估算结果和仿真结果，数值有较大的误差，其误差原因是在仿真中二极管影响输入波的周期，以及读数的误差。总的来看，估算的结果和仿真的结果是一致的。
(4)状态方程：
电路次态卡诺图：
图1.3.2电路次态卡诺图
Q1N+1的次态卡诺图为：
图1.3.3Q1N+1的次态卡诺图
Q0N+1的次态卡诺图为：
图1.3.4Q0N+1的次态卡诺图
状态方程：
Y= Q1nQ0n
= +
= +X =
(5) 驱动方程为 :
= =
= =1
(6) 检查能否自启动（无无效状态）
(7) 最后结果
1数字电子设计部分
1.1
（1）了解同步加法计数器工作原理和逻辑功能。
（2）掌握计数器电路的分析，设计方法及应用。
（3） 学会正确使用JK触发器。
电工电子技术基础知识点详解3-1-1-二进制计数器
74LS197
CT/ LD CR
D3 D2 D1 D0
逻辑功能示意图
芯片内有一个二进制计数器和一个八进制计数器
CP下降沿( )触发器翻转
有置“0”端和置数端，低电平有效。
2. 同步二进制计数器
同步计数器：计数脉冲同时接到各位触发器，各位触发器状态的变 换与计数脉冲同步。
异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因 而工作速度较慢。
Q2
Q1
Q0
与关系
Q
J FF3
QJ
FF2
Q
J FF1
J
Q FF0
K
K
K
K
Q
Q
Q
Q
RD
CP
由主从型 JK 触发器组成的同步四位二进制加法计数器
计数脉冲同时加到各位触发器上，当每个到来后触发器状态是 否改变要看J、K的状态。
Q3
Q2
Q1
Q0 最低位触发器FF0每一个
与关系
脉冲就翻转一次；
Q
J FF3
K
JK触发器构成减法计数器
74LS197集成4位异步二进制加法计数器
U CC C R Q 3 D 3 D1 Q 1 C P0
Q3 Q2 Q1 Q0
14 13 12 11 10 9
8 74LS197
CP1
CP0 12 3 45 6
7
C T/ L D Q 2 D 2 D 0 Q 0 C P1 G N D
小结
2. 同步二进制计数器
74LS161型四位同步二进制计数器
(a) 外引线排列图； (b) 逻辑符号
表21.3.4 74LS161型同步二进制计数器的功能表
同步计数器
根据二进制加法运算规则可知，在一个多位二进制数的末位上加1时， 若其中第 i 位（即任何一位）以下各位皆为1时，则第 i 位应改变状态 （由0变成1，由l变成0）。而最低位的状态在每次加1时都要改变。
由此，当计数器用 T 触发器构成时，第 i 位触发器输入端的逻，n-1) 只有最低位例外，每次输入计数脉冲时它都要翻转，故T0=1
单元4 同步计数器
《数字电子技术》
单元4 同步计数器
《数字电子技术》
单元4 同步计数器
《数字电子技术》
单元4 同步计数器
课堂练习
《数字电子技术》
1、试分析时序电路的逻辑功能，写出电路的驱动方程、状 态方程和输出方程，画出电路状态转换图，检查电路能否 自启动。
R ____
J
____
K
____
F
；
单元4 同步计数器
《数字电子技术》
(2)圆心编程
圆心编程
条件
平面选择
旋转方向 G90时
终点位置 G时
圆心的坐标
指令 G17 G18 G19 G02 G03 X、Y、Z
X、Y、Z I、J、K
说明 圆弧在XY平面上 圆弧在ZX平面上 圆弧在YZ平面上
顺时针方向 逆时针方向 终点数据是工件坐标系中的坐标值
自动倒棱角
在倒棱/倒角过程中有的情况在倒角/倒棱前加“，”； 有的情况下不加
N0010 G91 G01 X100.0，C10.0; N0020 X100.0 Y100.0;
单元4 同步计数器
《数字电子技术》
单元4 同步计数器
2.任意角度倒棱角C/倒圆弧R
R后的数值指令倒圆R的半径值。 N0010 G91 G01 X100.0，R10.0; N0020 X100.0 Y100.0;
电子技术基础试题库及参考答案
电子技术基础试题库及参考答案试卷一一、单项选择题：在下列各题中，将唯一正确的答案代码填入括号内(本大题共13小题，总计34分)1、(本小题2分)由开关组成的逻辑电路如图所示，设开关接通为“1”，断开为“0”，电灯亮为“1”，电灯暗为“0”，则该电路为 ( )。
(a)“与”门(b)“或”门(c) “非”门2、(本小题2分)若用万用表测二极管的正、反向电阻的方法来判断二极管的好坏，好的管子应为( )。
(a) 正、反向电阻相等(b) 正向电阻大，反向电阻小(c) 反向电阻比正向电阻大很多倍(d) 正、反向电阻都等于无穷大3、(本小题2分)运算放大器电路如图所示，RF1和RF2均为反馈电阻，其反馈极性为 ( ) 。
(a) RF1引入的为正反馈，RF2引入的为负反馈(b) RF1和RF2引入的均为负反馈(c) RF1和RF2引入的均为正反馈(d) RF1引入的为负反馈，RF2引入的为正反馈4、(本小题2分)振荡电路的幅度特性和反馈特性如图所示，通常振荡幅度应稳定在（）。
(a) O 点(b) A 点(c) B 点(d) C 点5、(本小题2分)电容三点式振荡电路如图所示，其振荡频率为（）。
(a)fL C C C Co ≈+121212π()(b) fLC CC Co≈+121212π()(c) fLC CC Co≈+11212()6、(本小题2分)整流电路如图所示，直流电压表V（内阻设为无穷大）的读数均为90 V，二极管承受的最高反向电压为141 V 的电路是下列图中（）。
7、(本小题2分)若晶闸管的控制电流由小变大，则正向转折电压（）。
(a) 由大变小 (b) 由小变大(c) 保持不变8、(本小题2分)某数/模转换器的输入为8 位二进制数字信号（D7 ~ D0），输出为 0~ 的模拟电压。
若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为( )。
(a) (b) (c)9、(本小题3分)电路如图所示，已知U CC＝12V，RC＝3k，β＝40且忽略U BE,若要使静态时U C E＝9V，则R B应取（）。
三位二进制减法计数器的设计
三位二进制减法计数器的设计-CAL-FENGHAI.-(YICAI)-Company One1目录1设计目的与作用 (1)设计目的及设计要求 (1)设计作用 (1)2设计任务 (1)3三位二进制减法计数器的设计 (1)设计原理 (1)设计过程 (2)4 74161构成227进制同步计数器并显示 (4)设计原理 (4)设计过程 (4)5仿真结果分析 (5)三位二进制减法计数器仿真结果 (5)74161构成227进制同步计数器的仿真结果 (8)6设计总结 (8)7参考文献 (9)1设计目的与作用设计目的及设计要求按要求设计三位二进制减法计数器（无效状态001，011）及用74161构成227进制同步计数器并显示，加强对数字电子技术的了解，巩固课堂上学到的知识，了解计数器，并且加强对软件multisim的了解。
设计作用multisim仿真软件的使用，可以使我们对计数器及串行检测器有更深的理解，并且学会分析仿真结果，与理论结果作比较。
加强了自我动手动脑的能力。
2设计任务1.三位二进制减法计数器（无效状态001，011）构成227进制同步计数器并显示3三位二进制减法计数器的设计设计原理设计一个三位二进制减法计数器（无效状态001，011）000 /0 010 /0 100 /0 101 /0 110 /0 111Q Q Q排列210图状态图设计过程a．选择触发器由于JK触发器的功能齐全，使用灵活，在这里选用3个CP上升沿触发的边沿JK触发器。
b ．求时钟方程采用同步方案，故取012CP CP CP CP ===c ．求状态方程由所示状态图可直接画出电路次态n+1n+1n+1210Q Q Q 卡诺图。
再分解开便可以得到如图各触发器的卡诺图。
Q 1n Q 0nQ 2n1图次态n+1n+1n+1210Q Q Q 卡诺图Q 1n Q 0nQ 1图n+12Q 的卡诺图Q 1n Q 0nQ 2n 0 1图 n+11Q 的卡诺图Q 1n Q 0nQ 2n 图 n+10Q 的卡诺图状态方程：nn Q Q Q Q Q Q 01n 2n 1n 21n 2++=+ （1）nn n n n Q Q Q Q Q 010111+=+ （2）n0n1n 2n 1n 21n 0Q Q Q Q Q Q +=+ （3）（2）求驱动方程JK 触发器的特性方程为n n 1n Q K Q J Q +=+120Q Q J ⊕=,n Q Q K 1n 20+=n 011Q K J ==n 0n 12Q Q J +=，n 0n 12Q Q K =（3）画逻辑电路图选用触发器，写出时钟方程，输出方程，驱动方程，便可以画出如图所示的逻辑电路图。
三位二进制减法计数器真值表
三位二进制减法计数器真值表在计算机科学和数字电子技术中，二进制是一种常用的计数系统。
它由两个数字0和1组成，可以用来表示数字、字符和其他信息。
在许多计算机中，使用二进制进行加法和减法运算是非常常见的。
而二进制减法是通过将减数与被减数相减得到差值的过程。
为了进行二进制减法运算的实现，我们可以使用一个二进制减法计数器。
这个计数器可以将两个二进制数相减，并输出差值。
一个三位二进制减法计数器由三个二进制位构成，每个位可以取0或1的值。
这样的计数器可以表示从0到7之间的数字范围。
下面是一个三位二进制减法计数器的真值表：被减数（A）减数（B）差值（D）000 000 000001 000 001010 000 010011 000 011100 000 100101 000 101110 000 110111 000 111000 001 111001 001 000010 001 001011 001 010 100 001 011 101 001 100 110 001 101 111 001 110 000 010 110 001 010 111 010 010 000 011 010 001 100 010 010 101 010 011 110 010 100 111 010 101 000 011 101 001 011 110 010 011 111 011 011 000 100 011 001 101 011 010 110 011 011 111 011 100000 100 011 001 100 100 010 100 101 011 100 110 100 100 111 101 100 000 110 100 001 111 100 010 000 101 010 001 101 011 010 101 100 011 101 101 100 101 110 101 101 111 110 101 000 111 101 001 000 110 001 001 110 010 010 110 011 011 110 100 100 110 101101 110 110110 110 111111 110 000000 111 000001 111 001010 111 010011 111 011100 111 100101 111 101110 111 110111 111 111在这个真值表中，被减数（A）和减数（B）分别取0和1的所有情况下，都列出了对应的差值（D）。
三位二进制同步减法计数器
1 三位二进制同步减法计数器的设计(000、010)1.1 课程设计的目的1、学会利用触发器和逻辑门电路，实现六进制同步减法计数器的设计2、学会掌握并能使用常用芯片74LS112、74LS08芯片的功能3、学会使用实验箱、使用软件画图4、了解计数器的工作原理1.2 设计的总体框图1.3 设计过程1逻辑抽象分析CP为输入的减法计数脉冲，每当输入一个CP脉冲，计数器就减一个1，当不够减时就向高位借位，即输出借位信号。
当向高位借来1时应当为8，减一后为7。
状态图中，状态为000输入一个CP脉冲，不够减，向高位借1当8，减1后剩7，计数器的状态应由000转为111，同时向高位输出借位信号，总体框图中C为借位信号。
2状态图状态000、010为无效状态，据分析状态图为：/0 /0 /0 /0 /0001011100101110111/13 选择触发器，求时钟方程、输出方程和状态方程● 选择触发器由于状态数M=6，触发器的个数n 满足122n n M -≤≤，故n 的取值为3。
选用3个下降沿触发的JK 触发器。
● 求时钟方程因为是同步，故012CP CP CP CP ===● 求输出方程1.3.1 输出C 的卡诺图根据输出C 的卡诺图可得输出方程为C=Q 2n Q 1n● 求状态方程计数器的次态的卡诺图为1.3.2 次态210n n nQ Q Q 的卡诺图各个触发器的次态卡诺图如下：1.3.3 2nQ 次态卡诺图1.3.4 1n Q 的次态卡诺图1.3.5 0nQ 的次态卡诺图根据次态卡诺图可得次态方程为：Q 2n+1=Q 1n Q 0n +Q 2n Q 1nQ 1n+1= Q 1n Q 0n + Q 2n Q 1n + Q 2n Q 1n Q 0n Q 0n+1 =Q 2n +Q 0n4 求驱动方程Q 2n+1 =Q 1n Q 2n + Q 0n Q 1n Q 2n Q 1n+1=Q 0n Q 2n Q 1n +Q 0n Q 2n Q 1n Q 0n+1=Q 2n Q 0n +Q 2n Q 0n驱动方程是：J 0 = Q 2n K 0 =Q 2n J 1 =Q 0n Q 2n K 1= Q 0n Q 2J 2 = Q 1n K 2=Q 0n Q 1n5 检查是否能自启动将无效状态100、101分别代入输出方程、状态方程进行计算，结果如下：/0 /0000 111 010 001而000、010都是有效状态，故设计的电路能够自启动。
三位二进制减法计数器与芯片仿真新编进制减法计数器
三位二进制减法计数器与芯片仿真新编进制减法计数器IMB standardization office【IMB 5AB- IMBK 08- IMB 2C】目录1课程设计的目的与作用课程设计目的1.通过Multisim的仿真设计，掌握Multisim软件的基本使用方法；2.学会在multisim环境下建立电路模型，能进行正确的仿真；3.通过Multisim的仿真，熟练掌握三位二进制同步加法计数器和串行序列检测器电路，10000串行序列检测器电路设计；4.学会分析仿真结果的正确性，与理论计算值进行比较；5.通过课程设计，加强动手，动脑的能力。
2所用multisim软件环境介绍软件环境介绍Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。
它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。
Multisim10启动画面图工程师们可以使用Multisim交互式地搭建电路原理图，并对电路进行仿真。
Multisim提炼了SPICE仿真的复杂内容，这样工程师无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。
通过Multisim和虚拟仪器技术，PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。
NIMultisim软件结合了直观的捕捉和功能强大的仿真，能够快速、轻松、高效地对电路进行设计和验证。
凭借NIMultisim，您可以立即创建具有完整组件库的电路图，并利用工业标准SPICE模拟器模仿电路行为。
借助专业的高级SPICE分析和虚拟仪器，您能在设计流程中提早对电路设计进行的迅速验证，从而缩短建模循环。
与NILabVIEW和SignalExpress软件的集成，完善了具有强大技术的设计流程，从而能够比较具有模拟数据的实现建模测量。
数电 减法计数器
目录1 三位二进制同步加法计数器（010,111） (1)1.1课程设计的目的 (2)1.2设计的总体框图 (2)1.3设计过程 (2)1.4逻辑电路图 (4)1.5实际电路图 (4)1.6实验仪器 (5)1.7实验结论 (5)2 串行序列信号发生器的设计（检测序列010100） (6)2.1课程设计的目的 (6)2.2设计的总体框图 (6)2.3设计过程 (6)2.4 逻辑电路图 (8)2.5 实际电路图 (9)2.6实验仪器 (9)2.7实验结论 (9)3 十六进制同步加法计数器（用74LS191集成芯片做） (10)3.1课程设计的目的 (10)3.2设计的总体框图 (10)3.3设计过程 (10)3.4 74191的状态表 (10)3.5 芯片介绍 (10)3.6 逻辑电路图 (11)3.7实际电路图 (11)3.8实验仪器 (12)3.9实验结论 (12)3.10参考文献 (12)1 三位二进制同步加法计数器（010,111）1.1课程设计的目的1、了解同步加法计数器工作原理和逻辑功能。
2、掌握计数器电路的分析，设计方法及应用。
3、学会正确使用JK 触发器。
1.2设计的总体框图CPY1.3设计过程(1)状态图：(2)选择的触发器名称:选用三个CP 下降沿触发的边沿JK 触发器 (3)输出方程:Y= nQ 2nQ 1Q 0n(4) 状态方程：图1.1.1 3位二进制同步加法计数器的次态卡诺图、图1.1.3 Q 1n+1的卡诺图图1.1.4 Q 0n+1的卡诺图由卡诺图得出状态方程为： 12+n Q = n Q 1Q 2n +n Q 1nQ 211+n Q = Q 0n n Q 110+n Q =n Q 1nQ 0+n Q 2n Q 1Q 0n(5) 驱动方程：2J = Q 1n1J = Q 0n0J =nQ 12K =nQ 1 1K =1 0K =QQ n n 12(6) 判断能否自启动010→100→101；111→000→001 所以能进行自启动1.4逻辑电路图5 V图1.1.5 逻辑电路图1.5实际电路图图1.1.6 实际电路图1.6实验仪器(1)数字原理实验系统一台(2)集成电路芯片：74LS112二片 74LS08一片1.7实验结论经过实验可知，满足时序图的变化，产生000→001→011→100→101→110→000的序列。
三位二进制同步计数器(无效态000 100)和串行序列发生电路设计(检测序号0100)综述
课程设计任务书目录1 数字电子设计部分 (1)1.1程序设计的目的与作用 (1)1.2课程设计的任务 (1)1.3 三位同步二进制加法器和串行序列发生电路设计 (1)1.3.1三位二进制同步加法器设计电路的理论分析 (1)1.3.2串行序列发生电路设计 (8)1.4设计总结和体会 (13)1.5参考文献 (13)2 模拟电子设计部分 (14)2.1设计课程的目的与作用 (14)2.2 设计任务、及所用multisim软件环境介绍 (14)2.3 电路模型的建立 (14)2.3.1比例运算电路Multisim仿真 (14)2.3.2三运放数据放大器Multisim仿真 (16)2.3.3求和电路Multisim仿真 (16)2.3.4积分电路Multisim仿真 (17)2.4 理论分析及计算 (17)2.4.1比例运算电路的设计分析 (17)2.4.2三运放数据放大器的设计分析 (19)2.4.3求和电路的设计分析 (19)2.4.4积分电路的设计分析 (19)2.5 仿真结果分析 (20)2.5.1比例运算电路的Multisim结果仿真分析 (20)2.5.2、三运放数据放大器的Multisim结果仿真分析 (21)2.5.3求和电路的Multisim结果仿真分析 (23)2.5.4积分电路的Multisim结果仿真分析 (23)2.6设计总结和体会 (24)2.7 参考文献 (24)1 数字电子设计部分1.1程序设计的目的与作用1.1.1了解同步计数器和串行序列发生电路设计的原理和逻辑功能。
1.1.2掌握同步计数器和串行序列发生电路的分析、设计方法及应用。
1.2课程设计的任务1.2.1三位二进制同步计数器1.2.2串行序列发生电路设计1.3 三位同步二进制加法器和串行序列发生电路设计1.3.1三位二进制同步加法器设计电路的理论分析（1）因为无效态是000，100画出状态图如下：（2）画时序图如下：CPQQ1Q2（2）选择触发器，求时钟方程和状态方程○1选择触发器由于JK触发器功能齐全、使用灵活，在这里选用3个CP下降沿触发的边沿JK触发器。
二进制计数器
2019/11/20
(a) 电路图 （b）时序图
12
2．异步二进制减法计数器
必须满足二进制数的减法运算规则：0-1不够减， 应向相邻高位借位，即10-1＝1。
组成二进制减法计数器时，各触发器应当满足： ① 每输入一个计数脉冲，触发器应当翻转一次 （即用T′触发器）； ② 当低位触发器由0变为1时，应输出一个借位信 号加到相邻高位触发器的计数输入端。
2019/11/20
13
（1）JK触发器组成的3位异步二进制减法计数器 （用CP脉冲下降沿触发）。
仿真
图5-16 3位异步二进制减法计数器
2019/11/20
(a)逻辑图 ( b)时序图
14
表5-6 3位二进制减法计数器状态表
CP顺序 0 1 2 3 4 5 6 7 8
Q2 Q1 Q0 000 111 110 101 100 011 010 001 000
8
1000
9
1001
10
1010
11
1011
12
1100
13
1101
14
1110
15
1111
16
0000
22
图5-19 4位同步二进制加法计数器的时序图
2019/11/20
23
仿真
图5-20 T40位=同J0步=K二0=进1制加法计数器 T1=J1=K1= Q0
T2=J2=K2= Q1Q0
2019/11/20
器翻转，计数减1。
2019/11/20
25
（2）触发器的翻转条件是：当低位触发器的Q端 全1时再减1，则低位向高位借位。
10－1＝1 100－1＝11 1000－1＝111 10000－1＝1111
3位2进制同步计数器(约束项：000,010)
这种反相输入求和电路的优点是，当改变某一输入回路的电阻时，仅仅改变输出电压与该路输入电压之间的比例关系，对其他各路没有影响，因此调节起来比较灵活方便，另外，由于“虚地”，因此，加在集成运放输入端的巩膜电压很小。
2.3.3反相输入求和电路仿真
(1)仿真电路图
图2.3.1反向输入求和电路仿真图
(2)仿真结果
2.2.2结论
分析：假设t=0时，电容C上的电压uc=0，且uo=uz，则此时u+= ，此时输出电压uz将通过电阻R向电容C充电，使uC升高。当uC=u-=u+时，滞回比较器的输出端将发生跳变，由高电平跳变为低电平使uo=-uZ，则此时u+= ，电容C将通过R放电使uC降低，当uC= u-=u+时，uo=+uZ，以后重复上述变化。
1.3
1/0
S00/0S10/0S21/0S3
1/01/00/0
0/1
1.3.2选择触发器、求时钟方程、输出方程、状态方程和结果
（1）选择触发器
由于JK触发器功能齐全、使用灵活，故选用2个下降沿JK触发器。
（2）求时钟方程
CP0=CP1=CP
（3）求输出方程
输出方程的卡诺图为：
图1.3.1输出方程的卡诺图
图2.3.2仿真结果
理论值：Uo=－Rf/R1×U1－Rf/R2×U2－Rf/R3×U3=－8.5599V
课程计划书
kcd教育工作室学期授课计划(—学年第学期)科目:任课教师:授课班级:年月日授课班级周课时数分配表教材使用及课时分配情况- 1 - - 2 - - 3 -篇二:课程建设计划书宜兴中等专业学《数控车削加工技术》课程建设计划书所在系:课程名称:课程负责人:联系电话:建设时间: 周建廷 153******** 二○一二年五月(此页不够可加附页)篇三:课程任务计划书课程设计任务书(转载于:课程计划书) 目录1 数字电子设计部分 ..........................................................11.1课程设计目的与作用 (1)1.1.1课程设计目的 (1)1.1.2课程设计作用 ................................................... 1 1.2设计任务 .............................................................1 1.3题目一三位二进制同步加法计数器(无效状态为010和111) (2)1.3.1课程设计的目的 (2)1.3.2实验仪器 ....................................................... 2 1.3.3设计的总体框图 (2)1.3.4设计过程 (2)1.3.5实验结论 ....................................................... 5 1.4题目二串行序列信号发生器的设计(检测序列010100) (5)1.4.1课程设计的目的 (5)1.4.2实验仪器 ....................................................... 6 1.4.3设计的总体框图 (6)1.4.4设计过程 (6)1.4.5逻辑电路 (7)1.4.6实验结论 (7)1.5参考文献: ........................................................... 8 2 模拟电子设计部分 (9)2.1 课程设计的目的与作用 (9)2.1.1课程设计的目的 (9)2.1.2课程设计的作用 ................................................. 9 2.2设计任务、及所用multisim软件环境介绍 (10)2.2.1设计任务 (10)2.2.2 multisim软件环境介绍 ......................................... 10 2.3 电路模型的建立 (12)2.4 理论分析及计算 (13)2.5 仿真结果分析 (14)2.6 设计总结和体会 ..................................................... 19 2.7参考文献 (19)1 数字电子设计部分1.1课程设计目的与作用1.1.1课程设计目的学会使用数字电子实验平台,熟悉各个芯片和电路的接法,熟练掌握设计触发器的算法。
常用时序逻辑功能器件
12345678
CP
LD
CR CP D0 D1 D2 D3 CTP GND
CR D0 D1 D2 D3
(a) 引脚排列图
(b) 逻辑功能示意图
①CR=0时异步清零。 ②CR=1、LD=0时同步置数。
③CR=LD=1且CPT=CPP=1时，按照4位自然二进制码进行 同步二进制计数。
④CR=LD=1且CPT·CPP=0时，计数器状态保持不变。
D0 Q0 Q0
D1 Q1 Q1
D2 Q2 Q2
三位二进制异步加法计数器
000——001——010
111
011
110——101——100
1. 二进制异步计数器 1）二进制异步加计数器
2）二进制异步减计数器
CP
计数脉 冲
D0 Q0 Q0
D1 Q1 Q1
D2 Q2 Q2
三位二进制异步减法计数器
111——110——101
CP0
CT/ LD CR
CT/LD Q2 D2 D0 Q0 CP1 GND
D0 D1 D2 D3
(a) 引脚排列图
(b) 逻辑功能示意图
①CR=0时异步清零。 ②CR=1、CT/LD=0时异步置数。
③CR=CT/LD=1时，异步加法计数。若将输入时钟脉冲CP加在 CP0端、把Q0与CP1连接起来，则构成4位二进制即16进制异步加 法计数器。若将CP加在CP1端，则构成3位二进制即8进制计数 器，FF0不工作。如果只将CP加在CP0端，CP1接0或1，则形成1 位二进制即二进制计数器。
选用3个CP下降沿触发的JK触发器， 分别用FF0、FF1、FF2表示。
输出方程： B Q2nQ1nQ0n
CP
计数器的分类
1. 按照进位制数（计数器的模数）划分：★ 二进制计数器随着计数脉冲（时钟脉冲）的输入，按照二进制数规律计数的计数器称为二进制计数器，再具体划分，2个状态循环的是1位二进制计数器，4个状态循环的是2位二进制计数器，8个状态循环的是3位二进制计数器，以此类推。
★ 十进制计数器随着计数脉冲（时钟脉冲）的输入，按照十进制数规律计数的计数器称为十进制计数器，与二进制计数器的内涵不同的是，这里不区分位数，也就是说，十进制计数器就是10个状态循环的计数器。
★进制计数器 除了上述的二进制计数器和十进制计数器外，其他进制（其他 个状态循环）的计数器，都统称为进制计数器。
2. 按计数的增减趋势（状态迁移顺序）划分：★ 加法计数器工作循环中，状态以递增规律迁移的计数器就称为加法计数器，也叫递增计数器。
★ 减法计数器工作循环中，状态以递减规律迁移的计数器就称为减法计数器，也叫递减计数器。
★ 可逆计数器既可以进行递增计数，也可以进行递减计数的计数器，称为可逆计数器，也叫双向计数器。
一般而言，可逆计数器设置有加减控制信号，加减控制信号的不同信号输入，决定了该计数器具体的状态迁移顺序，上一节中，【例8.2.2】所示电路就是一个典型的可逆计数器。
3. 按时钟脉冲输入方式（计数器工作方式）划分：★ 同步计数器计数器电路中，使用的触发器类型相同，且共用相同的计数脉冲（时钟脉冲）信号时，就称为同步计数器，其内部的触发器的工作点一致，状态变化同时发生。
★ 异步计数器计数器电路中，使用的触发器的工作点不一致，状态变化的时间不一致，就称为异步计数器。
从电路结构上看，异步计数器内部，往往有的触发器的时钟信号是输入的计数脉冲，有的触发器的时钟信号却是其他触发器的输出状态。
N N N按照时钟脉冲输入方式来划分计数器种类，其实际含义，和时序逻辑电路分为同步时序电路和异步时序电路的划分是一致的，常常就称为计数器按照工作方式的区分。
综合上述三种分类方式，形成了计数器繁多的种类区分，如图8.3.1所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1 三位二进制同步减法计数器的设计(000、010)
1.1 课程设计的目的
1、学会利用触发器和逻辑门电路，实现六进制同步减法计数器的设计
2、学会掌握并能使用常用芯片74LS112、74LS08芯片的功能
3、学会使用实验箱、使用软件画图
4、了解计数器的工作原理
1.2 设计的总体框图
1.3 设计过程
1逻辑抽象分析
CP为输入的减法计数脉冲，每当输入一个CP脉冲，计数器就减一个1，当不够减时就向高位借位，即输出借位信号。
当向高位借来1时应当为8，减一后为7。
状态图中，状态为000输入一个CP脉冲，不够减，向高位借1当8，减1后剩7，计数器的状态应由000转为111，同时向高位输出借位信号，总体框图中C为借位信号。
2状态图
状态000、010为无效状态，据分析状态图为：
/0 /0 /0 /0 /0
001011100101110111
/1
3 选择触发器，求时钟方程、输出方程和状态方程
● 选择触发器
由于状态数M=6，触发器的个数n 满足122n n M -≤≤，故n 的取值为3。
选用3个
下降沿触发的JK 触发器。
● 求时钟方程
因为是同步，故012CP CP CP CP ===
● 求输出方程
1.3.1 输出C 的卡诺图
根据输出C 的卡诺图可得输出方程为
C=Q 2n Q 1n
● 求状态方程
计数器的次态的卡诺图为
1.3.2 次态210n n n
Q Q Q 的卡诺图
各个触发器的次态卡诺图如下：
1.3.3 2n
Q 次态卡诺图
1.3.4 1n Q 的次态卡诺图
1.3.5 0n
Q 的次态卡诺图
根据次态卡诺图可得次态方程为：
Q 2n+1=Q 1n Q 0n +Q 2n Q 1n
Q 1n+1= Q 1n Q 0n + Q 2n Q 1n + Q 2n Q 1n Q 0n Q 0n+1 =Q 2n +Q 0n
4 求驱动方程
Q 2n+1 =Q 1n Q 2n + Q 0n Q 1n Q 2n Q 1n+1=Q 0n Q 2n Q 1n +Q 0n Q 2n Q 1n Q 0n+1=Q 2n Q 0n +Q 2n Q 0n
驱动方程是：
J 0 = Q 2n K 0 =Q 2n J 1 =Q 0n Q 2n K 1= Q 0n Q 2
J 2 = Q 1n K 2=Q 0n Q 1n
5 检查是否能自启动
将无效状态100、101分别代入输出方程、状态方程进行计算，结果如下：
/0 /0
000 111 010 001
而000、010都是有效状态，故设计的电路能够自启动。
1.4 逻辑电路图
1.4.1 电路图
1.5 实验仪器
本设计选用芯片有：2片74LS112、1片74LS00、1片74LS08、导线若干。
1.6 实验结论
实验进行正常，各个芯片都能正常运行，得到了预期结果，实现了三位二进制减法计数器的原理的验证。
2 串行序列信号检测器(1001)的设计
2.1 设计的目的
1．学会利用触发器和逻辑门电路，实现序列信号检测器，使其输入1001序列时输出为1，否则为0。
2. 了解信号检测器的工作原理。
3. 掌握常用芯片的功能，并会使用。
4. 学会使用模拟电子实验箱，会用软件画图。
2.2 设计的总体框图
2.3 设计过程
1 逻辑抽象分析，建立原始状态图
检测电路的输入信号是串行数据，输出信号是检测结果，从起始状态出发，当连
续输入1001时，输出为1，否则输出为0。
设置5个内部状态，即0S 、1S 、2S 、3S 、4S ，起始状态是0S ，若输入是1时，进入下一个状态；若输入为0，下一个状态仍是0S ，并输出为0。
当1S 状态输入为0，进入下一个状态2S ；若为1，仍为状态1S ，输出为0。
当
2S 状态输入为0时，进入下一个状态3S ；若输入为1，则返回状态1S ，输出为0。
当3S 状态若输入1时，进入4S 状态，并输出为0；若输入为0，则返回0S 状态并输出0。
在4S 状态输入1时，返回到状态1S ；若输入为0，则返回状态0S ，输出为0。
2 状态图
起始状态图为
1/0 S S 4
0/1
合并等价状态，最简状态图
根据分析0S 和4S 是两个等效状态，因为无论是0S 状态还是4S 状态，当输入为1时下一个状态都是0S ，当输入为0时，下一个状态都是1S ，且输出都为0.故得最简状态图如下：
3 进行状态分配，画出二进制编码后的状态图
1) 因状态数是4，故n=3.
2) 进行状态编码，取0S =00，1S =01，2S =10，3S =11 ，同时输入信号为X ，输出为Y 。
3) 编码后的状态图
1/1
4 选择触发器，求时钟方程、输出方程、和状态方程
● 选择触发器 选择两个CP 下降沿触发的JK 触发器
● 求时钟方程
采取同步方案，取01CP CP CP == ● 求输出方程
2.3.1 输出Y 的卡诺图
根据输出方程的卡诺图可得
Y=X Q 1n Q 0n
● 求状态方程
2.3.2 检测器的次态卡诺图
2.3.3 Q 1n
的次态卡诺图
2.3.4 0n
Q 的次态卡诺图
根据各触发器的次态卡诺图有
Q
1n+1 = X Q
1
n Q
n + X Q
1
n Q
n
Q 0n+1 = Q
1
n Q
n + X Q
1
n
5 求驱动方程
JK触发器的特性方程为
1
n n n
Q JQ KQ
+=+
变换状态方程于特性方程一致：
Q
1n+1 = X Q
n Q
1
n + X Q
n Q
1
n
Q 0n+1 = X Q
1
n Q
n + X Q
1
n Q
n
可求驱动方程：
J
0 = X Q
1
n + K
= X Q
1
n
J 1 = X Q
n K
1
= X Q
n
6 检查所设计的电路是否能自启动
因为所设计的电路的所以状态都用上了，即不存在无效状态，故不用检查能自启动。
2.4 逻辑电路图
2.4.1 电路图
2.5 实验仪器
本设计选用芯片有：1片74LS112、1片74LS08、3片74LS00、1片74LS04，模拟电子实验箱一台，导线若干。
2.6 实验结论
经过实验，实验正常，得到了预期结果，检测器的原理得到了验证，当检测到信号1001时，输出为1，否则输出为0。
3 心得体会
这次数电课程设计的学习，学到了很多关于数电理论方面和实践方面的知识，受益匪浅。
我对这门课程设计非常感兴趣。
期间我发现了很多问题，经过反复思考与分析，发现原来许多理论的都与实践有很大的区别，之后我们又对电路图进行了仿真。
完成这次课程设计我觉得收获很多，不但进一步掌握了数电的知识，还提高了自己的设计能力及动手能力。
更多的是让我看清了自己，明白了凡事需要耐心，实践是检验真理的唯一标准。
理论知识的不足在这次实习中表现的很明显。
这将有助于我今后的学习，端正自己的学习态度，从而更加努力的学习。
4 参考文献
【1】余孟尝。
数字电子技术基础简明教程。
三版。
北京：高等教育出版社,2009 【2】潘松，王国栋。
VHDL实用教程。
西安：电子科技大学出版社，2001
【3】阎石。
数字电子技术基础。
4班。
北京：高等教育出版社。
1998
【4】李世雄，丁康源。
数字集成电子技术教程。
北京：高等教育出版社。
1993。