数字电路与逻辑设计(第二版) 第7章

·行为级：
·功能特性： 系统如何与外界进行连接与交互。 ·物理特性： 系统的处理速度如何。 ·同时， 系统也可以按照不同的抽象级别进行描述：
同时， 系统也可以按照不同的抽象级别进行描述： ·开关级：描述晶体管的开关行为。 ·寄存器传输级： 描述组合电路和时序电路的逻辑结构。 ·指令级体系结构级：
前两代的CAD设计系统是以软件工具为核心的， 第三 代EDA系统是一个统一的、 协同的、 集成化的、 以数据库 为核心的系统。 它具有面向目标的各种数据模型及数据管 理系统，有一致性较好的用户界面系统， 有基于图形界面 的设计管理环境和设计管理系统。 在此基础上， 第三代 EDA系统实现了操作的协同性、 结构的开放性和系统的可 移植性。
其中操作的协同性是指可在多窗口的环境下同时运行多个工 具。 例如，当版图编辑器完成了一个多边形的设计时， 该多边 形就被存入数据库， 被存入信息对版图设计规则检查器同样有效。 因此， 允许在版图过程中交替地进行版图设计规则检查， 以避 免整个设计过程的反复。再如， 当在逻辑窗口中对该逻辑图的某 个节点进行检查时， 在版图窗口可同时看到该节点所对应的版图 区域。 这种协同操作的并行设计环境使设计者可同时访问设计过 程中的多种信息，并能分享设计数据。结构的开放性是指通过一 定的编程语言可以访问统一的数据库，同时在此结构框架中可嵌 入第三方所开发的设计软件。系统的可移植性是指整个软件系统 可安装到不同的硬件平台上， 这样可组成一个由不同型号工作站 所组成的设计系统， 从而共享同一设计数据。 也可由低价的个 人计算机和高性能的工作站共同组成一个系统。
第二代EDA系统的特点是支持一致性检查和后模拟功 能。 一致性检查是指在版图与电路之间的一致性检查， 即 对版图进行版图参数提取， 得到相应的电路图， 并将此电 路图与设计所依据的原电路图进行比较， 从而检查设计是 否有错。 后模拟是将版图参数提取得到的版图寄生参数引 入电路图， 通过电路模拟进一步检查电路的时序关系和速 度（在引入这些寄生参数后）是否仍符合原来设计要求。 这些功能的引入有力地保证了一次投片成功率。 但是一致 性检查和后模拟是在设计的最后阶段才加以实施的， 因而 一旦发现错误， 就需修改版图或修改电路， 仍然要付出相 当大的代价。
第一代EDA工具的特点是交互式图形编辑设计， 硬件 采用16位小型机，逻辑图输入、逻辑模拟、 电路模拟、 版 图设计及版图验证是分别进行的， 设计人员需要对设计内 容进行多次的比较和修改才能得到正确的设计。
CAD系统的引入使设计人员摆脱了繁锁的、 容 易出错的手工画图的传统方法， 大大提高了效率， 因而得 到了迅速的推广。 但其缺点也是明显的， 主要表现为不能 够适应规模较大的设计项目， 而且设计周期长、 费用高， 如果在投片以后发现原设计存在错误， 则不得不返工修改， 其代价是高昂的。
计技术的发展， 是随着数字电路的计算机辅助设计， 也称 为电子设计自动化（EDA， Electronic Design Automatic）的 发展而逐步发展起来的。
集成电路设计自动化系统的发展大致可以分为三个阶段： 20世纪70年代的第一代EDA系统，这一代EDA系统常称为 计算机辅助设计CAD系统；80年代的第二代EDA系统，常 称为计算机辅助工程CAE系统； 90年代的第三代EDA系统， 这一代EDA系统的特点是实现了高层次设计的自动化。
第三代EDA工具出现于20世纪90年代， 随着芯片的复 杂程度愈来愈高， 数万门及数十万门的电路设计越来越多， 单是靠原理图输入方式已经不堪忍受， 采用硬件描述语言 （HDL， Hardware Describe Language）的设计方式就应运 而生， 设计工作从行为级、 功能级开始，EDA向设计的高 层次发展， 这样就出现了第三代EDA系统。
第7章 VHDL语言与数字电路设计
7.1 电子设计自动化（EDA）技术的发展 7.2 硬件描述语言对数字系统的描述 7.3 基于硬件描述语言的数字电路设计流程 7.4 VHDL语言的基本文法 7.5 VHDL语言对基本电路行为的描述方法 7.6 VHDL语言对复杂电路行为的描述方法
7.1 电子设计自动化（EDA）技术的发展
综合这些不同的角度和抽象级别， 数字系统的描述可 以用Gajski和Kuhn提出的著名的Y图来表示， 如图7－1所示。 数字系统设计是围绕图中层次化的描述而逐步展开和细化的， 硬件描述语言能够在上述不同的抽象层次上对系统的各个方 面进行描述。 硬件描述语言所描述的系统模型能够在不同 的抽象层次之间保持良好的互操作性， 一方面实现了设计 的工艺无关性， 即模块是可移植的； 另一方面， 支持设计 的可重用和快速系统原型的实现。
高层次设计是与具体生产技术无关的， 亦即与工艺无 关。 一个HDL原码可以通过逻辑综合工具综合成为一个现 场可编程门阵列， 既FPGA电路， 也可综合成某一工艺所 支持的专用集成电路，即ASIC电路。 HDL原码对于FPGA 和ASIC是完全一样的，仅需要更换不同的库重新进行综合。 随着工艺技术的进步，需要采用更先进的工艺时， 如从0.35 μm技术转移到0.18 μm技术时， 可利用原来所书写的HDL原 码。
第三代EDA系统的特点是高层次设计的自动化。 该系 统引入了硬件描述语言， 一般采用VHDL或Verilog语言， 同时引入了行为综合和逻辑综合工具。 设计采用较高的抽 象层次进行描述， 并按照层次式方法进行管理， 大大提高 了处理复杂设计的能力， 设计所需的周期也大幅度地缩短。 综合优化工具的采用使芯片的面积、 速度、 功耗获得了优 化， 第三代EDA系统迅速得到了推广应用。
7.2 硬件描述语言对数字系统的描述
VHDL作为一种经典的硬件描述语言， 它主要包含三方面的 功能： 实现电路系统的文档化描述、 支持系统仿真和支持系统 综合。 VHDL语言和常规的程序编程语言有哪些区别和联系呢？ 常规的程序编程语言主要用来实现数值运算和数据处理， 硬件描 述语言则是对一个电路系统进行描述。 电路系统可以从不同的角 度进行描述：