三人表决电路资料

合集下载

三人表决器、五人表决器的实验报告

一实验目的

1.熟悉Quartus II 软件的基本操作

2.学习使用Verilog HDL 进行设计输入

3.逐步掌握软件输入、编译、仿真的过程二实验说明

三人表决器真值表：

输入信号

输出信号

B1 B2 B3 u 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1

逻辑表达式：U=

b2 voter u

本次实验是要设计一个三人表决器。该电路应有两个数据输入端口b1,b2,b3，电路的输出端口为voter(u

三实验要求

1、完成三人表决器的Verilog HDL程序代码输入并进行仿真

2、采用结构描述方式和数据流描述方式

3、完成对设计电路的仿真验证

四、实验过程

（1）三人表决器：

程序代码

仿真结果

五人表决器：

程序代码

仿真结果

五、实验体会

通过三人表决器和五人表决器的设计，使我们更加熟悉Quartus 软件进行数字系统设计的步骤，以及运用Verilog HDL进行设计输入，并掌握三人表决器和五人表决器的逻辑功能和设计原理，逐步理解功能仿真和时序仿真波形。三人表决器和五人表决器大体相似，并没有太大的区别。

三人表决电路

湘潭大学实验报告

课程名称实用数字电子技术基础

实验名称三人表决电路页数 3

专业网络工程班级2班同组者姓名

组别学号 2015551610 姓名黄伟雄

实验日期2016/5/15

一、实验目的

1.验证三人表决电路的功能。

2.熟悉Quartus Ⅱ的Verilog HDL文本设计流程，掌握组合电路的设计仿

真和硬件测试方法。

二、实验要求

根据实验内容写出实验报告，包括程序设计、软件编译、仿真分析、硬件测试和详细实验过程；给出程序分析报告、仿真波形图及其分析报告。

三、实验原理

三人表决电路中，当表决某个提案时，多数人同意，则通过提案；同时有一个人具有一票否决权。若全票否决，也给出显示。

设输入为A、B、C，且A具有否决权，同意用1表示，不同意用0表示。

输出X为1时表示提案通过；Y为1时表示全票否决，则三人表决电路真值表如下：

四、实验内容

1.三人表决电路的输入与仿真

利用Quartus Ⅱ完成三人表决电路的文本编辑输入和仿真测试等步骤，给出仿真波形。

2.在实验系统上进行硬件测试，验证此设计的功能。对于引脚锁定以及

硬件下载测试，ABC[2..0]分别接至键3、键2、键1；CLK接至时钟CLOCK0(256Hz),输出信号X接D1，输出信号Y接蜂鸣器。最后进行编译、下载和硬件测试实验(通过按下键3、键2、键1，控制D1的亮灭)。

五、实验环境与设备

在实验室用电脑和实验箱进行实验。

六、实验代码设计（含符号说明）

module JG3 (ABC,X,Y);

//Input Port(s)

input [2:0] ABC;

//Output Prot(s)

用4种方式实现三人表决电路-三人表决电路的表达式

方法：
（1）：只用74LS00 ，74LS20实现。
（SSI设计）
（2）：用74LS138和74LS20实现。
（MSI 设计）
（3）：用74LS151或LS153实现。
（MSI 设计）
4
方法一（用SSI设计）：（用74LS00，74LS20）
分析：
①设A、B、 C ：三人的意见。
同意为逻辑“1”；不同意为逻辑“0”
③用卡诺图进行化简。
L AB C 0 1 00
01
1
④画出逻辑图。
11 1 1
10
1
L AB BC AC
AB BC AC
⑤选择芯片并连接。
图三人多数表决器逻辑图
TTL: 2输入与门：74LS00 4输入与非门：74LS20
6
用74LS00和74LS20实物接线如下:
7
方法二（用译码器138和与非门74LS20设计）
L ABC ABC ABC ABC ABC ABC ABC ABC Y3 Y5 Y6 Y7
用译码器138和与非门74LS20的实物接线图
8
方法三：（用8选1数据选择器74LS151实现设计）
L AB BC AC
L ABC ABC ABC ABC m3 m5 m6 m7
Y
Y
Y
74151

三人表决器电路原理

三人表决器是一种电路装置，用于在三个人之间进行决策或投票。它由一些逻辑门和触发器组成，可以实现三个输入和一个输出。

三人表决器的原理是基于数字逻辑电路和触发器的工作原理。逻辑门是电路中的基本元件，有与门、或门、非门等。触发器是一种存储数字信息的电路，常见的有SR触发器、D触发器、JK触发器等。

三人表决器的主要原理是通过触发器存储每个人的投票状态，并通过逻辑门将这些状态进行组合，得到最终的输出结果。以下是三人表决器的工作原理。

首先，我们需要为每个人提供一个开关或按钮作为输入，用于表示每个人的投票选项。这些开关可以设置为“是”或“否”的状态。

然后，我们使用触发器来存储每个人的投票状态。触发器有两个输入端：时钟输入和数据输入。时钟输入控制触发器的工作时机，数据输入用于设置触发器的状态。每个人的输入通过逻辑门连接到相应的触发器的数据输入端。

在每个时钟的上升沿，触发器将数据输入保存到内部状态中。这样，每个人的投票状态会在时钟上升沿时被存储下来。

接下来，我们使用逻辑门来组合三个触发器的输出，得到最终

的输出结果。三人表决器通常采用多个逻辑门的组合，例如与门、或门等。

最常见的实现方法是使用与门和或门。与门用于要求所有人同意，只有当所有输入端都是“是”时，与门的输出才为“是”。而

或门用于要求任意一个人同意，只要有一个输入端为“是”，或门的输出就为“是”。

最后，根据需要可以添加显示器或者继电器等装置，将最终的投票结果输出。

需要注意的是，三人表决器可以根据实际需要进行扩展，可以增加更多的输入端和逻辑门来实现更多人的投票。

三人表决器电路原理

三人表决器是一种电路装置，用于实现三个人之间的表决功能。它通常由几个电子元件组成，包括多个开关、逻辑门和计数器等等。这些元件通过相互连接并进行适当的控制，可以实现有效的表决操作。

三人表决器的原理是基于逻辑门和计数器的工作原理。逻辑门是一种电子电路元件，根据输入信号的逻辑关系来输出相应的逻辑结果。计数器是一种可在输入信号变化时进行计数的电子电路元件。通过合理地结合和运用这些元件，可以实现三人表决器的功能。

三人表决器电路的工作原理如下：

1. 开关控制：三人表决器通常需要三个开关来实现三个人的表决操作。开关的设定有两种方式，一种是单击型开关，表示选中；另一种是双击型开关，表示取消选中。三个开关可以分别与逻辑门的输入端相连，用来控制逻辑门的输出。

2. 逻辑门控制：逻辑门是实现三人表决器功能的核心部件，它可以根据输入的逻辑状态来判断输出的逻辑状态。常用的逻辑门有与门、或门、非门等。在三人表决器中，可以根据实际需要选择合适的逻辑门。

3. 计数器控制：在每一次表决过程中，计数器都需要根据开关的状态来进行计数。计数器的输出结果可以作为逻辑门输入的一部分，用于控制逻辑门的输出状态。当计数器达到特定值时，

可以触发相应的事件，如显示表决结果等。

4. 兼容性考虑：在设计三人表决器时，应考虑各种元件之间的兼容性。如开关、逻辑门和计数器的输入和输出电平应保持一致，以确保它们正常工作。

三人表决器电路在实际应用中有着广泛的用途。例如在选举中，三人表决器可以用来统计候选人的得票情况；在会议中，它可以用来决定某项提案是否通过等等。通过合理地设计和调整，三人表决器可以适应不同场合的需要，并发挥重要的作用。

三人表决器电路原理设计的核心思路

在写文章之前，我了解到你需要一篇关于三人表决器电路原理设计核心思路的文章。这是一个非常专业的主题，需要深入探讨。我会按照你的要求，结合深度和广度，为你撰写一篇高质量的中文文章。

一、引言

三人表决器电路是一种常见的控制电路，它可以实现三个人中的两人同意才能启动或停止某个装置的功能，这种电路设计的核心思路是如何确保三人表决的结果是可靠和准确的。下面我将从电路设计的基本原理、核心思路和实际应用等方面进行全面评估。

二、电路设计的基本原理

1.三人表决器电路的基本组成

–三个开关

–逻辑门电路

2.逻辑门电路的作用

–实现多个开关之间的逻辑运算

–确保只有符合表决条件的情况下，电路才能输出控制信号3.电路的工作原理

–通过逻辑门电路实现多个开关输入的合理判断

–输出控制信号来控制装置的启停

三、核心思路的深入探讨

1.可靠性和稳定性

–如何确保三人表决结果的可靠性

–采用哪些措施来避免误操作带来的影响

2.逻辑运算的精确性

–逻辑门电路设计的精确性

–如何避免逻辑门电路的误判

3.灵活性和可扩展性

–电路应该具备的灵活性和可扩展性

–针对不同的控制需求，如何调整和扩展电路

四、实际应用与案例分析

1.工业控制领域中的应用

–三人表决器在工业自动化控制中的应用案例

–如何根据具体情况进行电路设计和优化

2.安全控制系统中的应用

–三人表决器在安全控制系统中的关键作用

–如何保证安全控制系统的稳定性和可靠性

五、个人观点与总结

在我看来，三人表决器电路设计的核心思路在于要确保逻辑运算

的精确性和输出的可靠性，同时要考虑灵活性和可扩展性。在实际应

用中，需要结合具体场景来进行设计和优化，以满足不同的控制需求。通过不断的实践和总结，可以不断完善这一领域的电路设计思路。

设计三人表决电路PPT课件

当有两个或两个以上的按钮按下时abc三点至少有两个是高电位也就是至少有一个两输入端的与非门为低电位输出此时三输入端的与非门为高电位经过oc门uln2003集电极开路与非门采用集电极开路输出输出电流大故可以直接驱动继电器或固体继电器ssr等外接控制器件也可直接驱动低压灯泡
设计三人表决电路
wenku.baidu.com一看：三人表决电路
位相加的和，Ci为向高位的进位信号。根据半加器的运算要求，列出半加器的真值表,见表9-9
输入 Ai Bi
00 01 10 11
输出 Si Ci
00 10 10 01
表达式的写法：从表中找出输出为1的各行，把每行的输入变量写成乘积的形式，遇到0
的输入变量加非号
由真值表写出Si和Ci的逻辑函数表达式
图9-7 CT74LS147的外形
T74LS147引脚排列
任务2 认识译码器
一、译码器
译码器——是将具有特定含义的二进制代码“翻译”成相应的输出信号，译码器和编码器互为逆过程。
常见的译码器——有二进制译码器、十进制译码器和显示译码器等。表9-6 2线——4线译码器真值表
S
BA
Y1 Y2 Y3 Y0
Si ABABAB Ci AB
画出逻辑电路图
• 2．全加器
设全加器用Ai、Bi、Ci-1分别表示三个输入端，即被加数、加数和低位送来的进位数；两个输出端分别用Si、Ci表示

项目八三人表决器制作

任务3 集成译码器
知识链接集成译码器
定义译码是编码的逆过程，它是将代码所表
示的原意翻译出来。能实现译码功能的电路称为译码器。
分类
任务3 集成译码器
学一学集成二进制译码器74LS138
1、框图
任务3 集成译码器
2、74LS138引脚图
任务3 集成译码器
输入信号 A2 A1 A0 输出信号
任务5 三人表决器制作
3. 三人表决电路分析不按S3、S2、S1：A2、A1、A0=1 按下S3、S2、S1：A2、A1、A0=0
Y 3 A2 A1A0 Y 5 A2 A1 A0 Y 6 A2 A1 A0 Y 7 A2 A1A0 否决 YG1 Y7 Y6 Y5Y3 Y7 Y6 Y5 Y3 A2 A1 A0 A2 A1 A0 A2 A1 A0 A2 A1 A0
任务1 认识组合逻辑电路
知识链接1 组合逻辑电路
认一认组合逻辑电路用EWB软件仿真组合逻辑电路
任务1 认识组合逻辑电路
知识链接1 组合逻辑电路
组合逻辑电路特点 1.在组合逻辑电路中，任意时刻的输出状态只取决于该时刻输入状态的组合，而与电路原来状态无关。 2.组合电路中没有触发器，全部由门电路组成。
S2
任务3 集成译码器
2. 试用74LS138和必要的门电路实现下列逻辑函数。（1）Y1 AC ABC BC

三人表决电路

三人表决电路
74ls00和74ls10
三人表决电路
2017年2月27日10时39分
榆林职业技术学院神木校区
1
74LS00和74LS10
2017年2月27日10时39分
榆林职业技术学院神木校区
2
问题
晋级设计任务
淘汰
2017年2月27日10时39分
请同学们为中国达人秀的评委设计一个表决器，功能要求: 三个评委各控制 A、B、C三个按键中一个，以少数服从多数的原则表决事件，按下表示同意，否则为不同意。若表决通过，发光二极管点亮，否则不亮。
榆林职业技术学院神木校区
3
方法一（用SSI设计）：（用74LS00，74LS10）
分析：
①设A、B、 C ：三人的意见。同意为逻辑“1”；不同意为逻辑“0”
输入 A 0 0 0 0 1 1 1 1
B
输出 C Y 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1 1
4
Y：表决结果。
事件通过为逻辑“1”；没通过为逻辑“0” 列出真值表如右表所示。 ②由真值表写出逻辑表达式：
2017年2月27日10时39分
榆林职业技术学院神木校区
6
三、画简逻辑电路图
列真值表化简结果：
与或式:
三个两输入与门电路一个三输入或门电路
写逻辑表达式

三人表决器电路原理

一、三人表决器电路简介

三人表决器电路是一种特殊的多路决策门控电路，它由三个输入信号和一个输出组成。如果两个以上的输入信号是高电平（H），则输出信号也是高电平，反之输出信号是低电平（L）。它的主要功能是实现三个以上的信号的决策，以及三路决策门控的功能。

二、三人表决器电路原理

三人表决器电路的工作原理是，当两个输入A、B同时处于高电平（H）时，由于两个输入A、B接在同一个电路中，所以当两个输入A、B为高电平时，则C输出信号也为高电平，当A、B输入信号是低电平（L）时，则C输出信号也是低电平。

三、三人表决器电路应用

三人表决器电路主要用于实现三路决策门控，其中最典型的应用就是微机的中断系统。在微机中断系统中，通常有三个中断源，采用三人表决器电路可以将三个中断源的信号融合在一起，最终将三个中断源的信号转换为一个有效的中断信号，从而实现中断控制。

四、三人表决器电路特点

1、简单易用：三人表决器电路的结构简单，易于接线安装，具有操作简单、安装快捷的特点。

2、对输入信号有效：三人表决器电路的输入信号可以是低电平或高电平，也可以是模拟信号。

3、高精度：经过三人表决器电路的处理，输出信号的高低精度比单独的输入信号高出很多倍。

4、安全可靠：三人表决器电路可以有效地防止非法操作，确保操作的安全性，是一种可靠的控制电路。

实验：裁判电路

值表
电路的逻辑功能
这个电路是一种3人表决用的组合电路：只要有2票或3 票同意，表决就通过。
A
1
A B C
A B C A B C
&
Y1=ABC Y1=ABC
Y1 ≥1
B
1
& & &
C
1
Y1=ABC Y1=ABC
A B C
1、逐级写出逻辑表达式：
Y =ABC+ABC+ABC+ABC 2、化简：
L
1K
+
S3 & & &
≥1 ≥1
ቤተ መጻሕፍቲ ባይዱ
S1 S2
这次要做的实验电路
-
1K
1K
做2 个接线柱
S1 S2 300欧 9V
已做过的与非门实验电路，用1个门电路
这个电路里3个与门，2个或门
&
& &
≥1 ≥1
74LS08集成里有4个：2输入端的与门。
用3个！
74LS32集成里有4个：2输入端的或门。
用2个！
1K C
+
300 1K A 1K B
-
1K C
+
300 1K A 1K B
-
& &

三人多数表决电路

真验十九三人普遍表决电路的安排之阳早格格创做

一、安排脚段

1、掌握用门电路安排拉拢逻辑电路的要领.

2、掌握用中规模集成拉拢逻辑芯片安排拉拢逻辑电路的要领.

3、央供共教们不妨根据给定的题目，用几种要领安排电路.

二、安排央供

1、用三种要领安排三人普遍表决电路.

2、分解百般要领的便宜战缺面.

3、思索四人普遍表决电路的安排要领.

央供用三种要领安排一个三人普遍表决电路.央供自拟真验步调，用所给芯片真止电路.

三、参照电路

设按键共意灯明为输进下电仄（逻辑为1），可则，没有按键共意为输进矮电仄（逻辑为0）.输出逻辑为1表示赞成；输出逻辑为0表示表示阻挡于.

根据题意战以上设定，列逻辑状态表如表19-1.

由逻辑状态表可知，能使输出逻辑为1的惟有四项：第4、6、7、8 项.故，表决器的辑逻表白式应是：

从化简后的逻辑表白式可知，前一项括号中表白的是一个同或者门闭系.果此，做逻辑图如下.

经时常使用去安排拉拢逻辑电路的MSI芯片主假如：译码器战数据采用器.安排步调前几步共上，写出的逻辑函数表白式不妨没有化简，曲交用最小项之战的形式，而后根据题

图19—1 三人表决电路

目央供采用符合的器件，而且绘出本理图真止.

四、真验设备与器件

本真验的设备战器件如下：

真验设备：数字逻辑真验箱，逻辑笔，万用表及工具；

真验器件：74LS00、74LS20、74LS138、74LS153等.

五、真验报告央供

1、写出简曲安排步调，绘出真验线路.

2、根据真验截止分解百般安排要领的便宜及使用场合.

真验二十序列脉冲检测器的安排

一、安排脚段

1、教习时序逻辑电路的安排与调试要领.

74ls00与74ls10三人表决电路真值表

74LS00与74LS10三人表决电路真值表

1. 引言

本文将介绍74LS00与74LS10三人表决电路的真值表。首先，我们将简要介绍

74LS00和74LS10芯片的基本功能，然后详细描述三人表决电路的工作原理，并给出相应的真值表。

2. 74LS00芯片

74LS00是一种集成逻辑门芯片，具有四个二输入与门。每个输入引脚都有一个对应的输出引脚。当且仅当所有输入引脚同时为逻辑高电平（1）时，对应的输出引脚才会输出逻辑高电平（1）。否则，输出引脚将输出逻辑低电平（0）。

3. 74LS10芯片

74LS10是一种集成逻辑门芯片，具有三个三输入与非门。每个输入引脚都有一个对应的输出引脚。当且仅当所有输入引脚同时为逻辑低电平（0）时，对应的输出引脚才会输出逻辑高电平（1）。否则，输出引脚将输出逻辑低电平（0）。

4. 三人表决电路

三人表决电路利用了74LS00和74LS10芯片的逻辑门功能，实现了一种简单的表决机制。该电路由三个输入信号A、B和C组成，以及一个输出信号Y。

三人表决电路的工作原理如下：

•当输入信号A、B和C中有两个或三个为逻辑高电平（1）时，74LS00芯片将输出逻辑低电平（0），此时74LS10芯片不会发挥作用。因此，输出信号Y为逻辑低电平（0）。

•当输入信号A、B和C中只有一个为逻辑高电平（1）时，74LS00芯片将输出逻辑高电平（1），此时74LS10芯片开始工作。根据74LS10的功能，当且仅当所有输入引脚都为逻辑低电平（0）时，对应的输出引脚才会输出逻辑高电平（1）。因此，在这种情况下，输出信号Y为逻辑低电平（0）。•综上所述，在三人表决电路中，只有当输入信号A、B和C中恰好有一个为逻辑高电平（1）时，输出信号Y才会为逻辑高电平（1），否则输出信号Y 为逻辑低电平（0）。

设计三人表决电路

案例一：决策系统
案例描述
某公司董事会需要就一项重大投资决策进行表决，共有三位董事，每位董事有一个表决权。设计一个三人表决电路，当至少两位董事同意时，投资决策才能通过。
电路设计
使用逻辑门电路来实现三人表决电路。可以采用与门和或门来实现输入和输出的逻辑关系。具体而言，每位董事的表决输入信号通过一个与门连接到输出端，当至少两位董事同意时，输出信号为高电平，表示投资决策通过。
电路设计简介
基本概念
电路设计是指根据电路的功能和性能要求，通过电路元件的组合和连接，实现预期的电路行为。
三人表决电路的特点
该电路有三个输入端，对应三个投票者；有一个输出端，表示最终的表决结果。当至少有两个输入为1时，输出为1；否则输出为0。
设计步骤
首先确定输入和输出信号，然后根据逻辑关系选择合适的逻辑门，最后进行电路布局和布线。
设定输入输出
在模拟工具中设定输入和输出端口，并设置相应的投票结果和输出结果。
观察结果
运行模拟过程，观察输出结果是否符合预期的表决逻辑，并根据需要进行调整和优化。
04 表决电路的性能测试和优化
测试方法
单元测试
对表决电路的各个组成部分进行测试，确保每个部分的功能
正常。
集成测试
将表决电路的所有部分集成在一起进行测试，验证整体功能的正确性。

三人多数表决电路

实验十九三人多数表决电路的设计

一、设计目的

1、掌握用门电路设计组合逻辑电路的方法。

2、掌握用中规模集成组合逻辑芯片设计组合逻辑电路的方法。

3、要求同学们能够根据给定的题目，用几种方法设计电路。

二、设计要求

1、用三种方法设计三人多数表决电路。

2、分析各种方法的优点和缺点。

3、思考四人多数表决电路的设计方法。

要求用三种方法设计一个三人多数表决电路。要求自拟实验步骤，用所给芯片实现电路。

三、参考电路

设按键同意灯亮为输入高电平（逻辑为1），否则，不按键同意为输入低电平（逻辑为0）。输出逻辑为1表示赞成；输出逻辑为0表示表示反对。

根据题意和以上设定，列逻辑状态表如表19-1。

A B C F

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

6、7、8 项。故，表决器的辑逻表达式应是：

从化简后的逻辑表达式可知，前一项括号中表达的是一个异或门关系。因此，作逻辑图如下。

图19—1 三人表决电路

经常用来设计组合逻辑电路的MSI芯片主要是：译码器和数据选择器。设计步骤前几步同上，写出的逻辑函数表达式可以不化简，直接用最小项之和的形式，然后根据题目要求选择合适的器件，并且画出原理图实现。

四、实验设备与器件

本实验的设备和器件如下：

实验设备：数字逻辑实验箱，逻辑笔，万用表及工具；

实验器件：74LS00、74LS20、74LS138、74LS153等。

五、实验报告要求

1、写出具体设计步骤，画出实验线路。

2、根据实验结果分析各种设计方法的优点及使用场合。

实验四设计三人表决电路新

4. 根据逻辑表达式画出逻辑图。
(2) 若用与非门74LS00、74LS10实现具体设计
例：设计三人表决电路（A、B、C）。每人一个按键，
如果同意则按下，不同意则不按。结果用指示灯
表示，多数同意时指示灯亮，否则不亮。
真值表
1. 首先指明逻辑符号取“0”、
A 0
B 0
C 0
Y 0
0
0
1
0
“1”的含义。
灯表示，多数同意时指示灯亮，否则不亮。
1. 首先指明逻辑符号取“0”、
真值表
“1”的含义。
ABCY 0000
三个按键A、B、C按下时为
0010
“1”，不按时为“0”。输出是Y， 0 1 0 0
多数赞成时是“1”，否则是 “0”。
0111 1000 1011
2. 根据题意列出真值表。
1101
3. 画出卡诺图，并用卡诺图化简：1 1 1 1
AC
(2) 若用与非门实现
Y AB BC CA
AB BC CA AB BC CA
A
&
B
&
&
C
Y
&
A B C
VCC
&
&
&Y
&
VCC
1C 1Y 3A 3B 3C 3Y