数电填空题答案(1)
数字电子技术试卷及答案(1)
一、单项选择题(每小题1分,共15分)在下列每小题的四个备选答案中选出一个正确的答案,并将其字母标号填入题干的括号内。
1.一位十六进制数可以用多少位二进制数来表示?( C )A . 1B . 2C . 4D . 16 2.以下电路中常用于总线应用的是( A )A.T S L 门B.O C 门C. 漏极开路门D.C M O S 与非门 3.以下表达式中符合逻辑运算法则的是( D )A.C ·C =C 2B.1+1=10C.0<1D.A +1=1 4.T 触发器的功能是( D )A . 翻转、置“0” B. 保持、置“1” C. 置“1”、置“0” D. 翻转、保持 5. 存储8位二进制信息要多少个触发器(D )A.2B.3C.4D.8 6.多谐振荡器可产生的波形是( B )A.正弦波B.矩形脉冲C.三角波D.锯齿波 7.一个16选一的数据选择器,其地址输入(选择控制输入)端的个 数是( C )A.1B.2C.4D.16 8.引起组合逻辑电路中竟争与冒险的原因是( C )A.逻辑关系错;B.干扰信号;C.电路延时;D.电源不稳定。
9.同步计数器和异步计数器比较,同步计数器的最显著优点是( A ) A.工作速度高 B.触发器利用率高C.电路简单D.不受时钟C P 控制10.N 个触发器可以构成能寄存多少位二进制数码的寄存器?( B ) A.N -1 B.N C.N +1 D.2N11.若用J K 触发器来实现特性方程AB Q A Q n 1n +=+,则J K 端的方程应为( B )A.J =A B ,K =B AB.J =A B ,K =B AC.J =B A +,K =A BD.J =B A ,K =A B12.一个无符号10位数字输入的DA C ,其输出电平的级数是( C )A.4B.10C.1024D.10013.要构成容量为4K ×8的RAM ,需要多少片容量为256×4的RAM ?( D )A.2B.4C.8D.3214.随机存取存储器R A M 中的内容,当电源断掉后又接通,则存储器中的内容将如何变换?( C )A.全部改变B.全部为1C.不确定D.保持不变 15.用555定时器构成单稳态触发器,其输出的脉宽为( B )A.0.7RC ;B.1.1RC ;C.1.4RC ;D.1.8RC ;二、多项选择题(每小题1分,共5分)在下列每小题的四个备选答案中有二至四个正确答案,请将正确答案全部选出并将其字母标号填入题干的括号内;少选错选都不得分。
《数字电子技术基础》试题及参考答案_shijuan1
试卷一一、填空题(每空1分,共20分)1、与非门的逻辑功能为。
(全1出0,有0出1)2、数字信号的特点是在上和上都是断续变化的,其高电平和低电平常用和来表示。
3、三态门的“三态”指,和。
4、逻辑代数的三个重要规则是、、。
5、为了实现高的频率稳定度,常采用振荡器;单稳态触发器受到外触发时进入态6、同步RS触发器中R、S为电平有效,基本R、S触发器中R、S为电平有效7、在进行A/D转换时,常按下面四个步骤进行,、、、。
二、选择题(每题1分,共10分)1、有八个触发器的二进制计数器,它们最多有()种计数状态。
A、8;B、16;C、256;D、642、下列触发器中上升沿触发的是()。
A、主从RS触发器;B、JK触发器;C、T触发器;D、D触发器3、下式中与非门表达式为(),或门表达式为()。
A、Y=A+B;B、Y=AB;C、Y=BA+;D、Y=AB4、十二进制加法计数器需要()个触发器构成。
A、8;B、16;C、4;D、35、逻辑电路如右图,函数式为()。
A、F=AB+C;B、F=AB+C;AB+;D、F=A+BCC、F=C6、逻辑函数F=AB+BC的最小项表达式为()A、F=m2+m3+m6B、F=m2+m3+m7C、F=m3+m6+m7D、F=m3+m4+m77、74LS138译码器有(),74LS148编码器有()A、三个输入端,三个输出端;B、八个输入端,八个输出端;C、三个输入端,八个输出端;D、八个输入端,三个输出端。
8、单稳态触发器的输出状态有()A、一个稳态、一个暂态B、两个稳态C、只有一个稳态D、没有稳态三、判断(每题1分,共10分):1、逻辑变量的取值,1比0大。
(×)2、对于MOS门电路多余端可以悬空。
(×)3、计数器的模是指对输入的计数脉冲的个数。
(×)4、JK触发器的输入端J 悬空,则相当于J = 0。
(×)5、时序电路的输出状态仅与此刻输入变量有关。
数电期末试卷及答案(1)
数电期末试卷及答案(1)数电期末试卷及答案第一部分:选择题1. 下列哪段代码可以实现2个二进制数的加法?A. y <= x1 + x2;B. y <= x1 xor x2;C. y <= x1 or x2;D. y <= x1 and x2;答案:A2. 如图,若P=0,Q=1,则S2S1S0的值为(MSI)S0 S1 S20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A. 010B. 001C. 110D. 100答案:A3. 下列哪个逻辑门的输出始终是0?A. 与门B. 或门C. 非门D. 异或门答案:C4. 如图,若编号相同的控制输入端和定时输入端连接,输出端Q1与标志组Z1连接,D1为1,则经计时电路处理后,输出端Q3的值为 [image: 图片]A. 1B. 0C. 不确定D. 未能实现功能答案:B5. 数字电路门电路中,进行加法运算的电路是A. 选择器B. 与门C. 或门D. 全加器答案:D第二部分:填空题6. 数据位错误率BER是信道传输误码率的一种度量方式,其公式为____________。
答案:BER=已传输的数据包中错误数据包的数量÷已传输的数据包的总数量7. 在卡诺图化简时,最小项指的是只有1个取值为1的项,最大项指的是只有1个取值为0的项。
请将下面的卡诺图进行化简,给出化简后的表达式:[image: 图片]答案:B'D+ACD8. SR型触发器的名称是基于其2个输入端S和R的名称组合而来的,其中S和R代表什么?答案:S代表Set(置位),R代表Reset(清零)9. 四位二进制数1011的十进制数值为___________。
答案:1110. 计数器的输出数值加1的功能被称为“向上计数”,输出数值减1的功能被称为“向下计数”,向上计数的计数器称为___________,向下计数的计数器称为___________。
《数字电子技术》习题及答案
第1章 数制和码制 一、填空题1.数制转换:(011010)2 =( )10 =( )8 =( )16。
2.数制转换:(35)10 =( )2 =( )8 =( )16。
3.数制转换:(251)8 =( )2 =( )16 =( )10。
4.数制转换:(4B )16 =( )2 =( )8 =( )10。
5.数制转换:(69)10 =( )2 =( )16 =( )8。
6.将二进制数转换为等值的八进制和十六进制数 (10011011001)2 =( )8 =( )16。
7.将二进制数转换为等值的八进制和十六进制数 (1001010.011001)2 =( )8 =( )16。
一、填空题答案: 1.26、32、1A ; 2.100011、43、 23; 3.10101001、A9、169; 4.1001011、113、75; 5.1000101、45、105; 6.2331、4D9; 7.112.31、4A.64。
第2章 逻辑代数基础 一、填空题1.逻辑函数Y AB A B ''=+,将其变换为与非-与非形式为 。
2.逻辑函数Y A B AB C ''=+,将其变换为与非-与非形式为 。
3. 将逻辑函数AC BC AB Y ++=化为与非-与非的形式,为 。
4.逻辑函数Y A A BC '''=+,化简后的最简表达式为 。
5.逻辑函数Y A B A B ''=++,化简后的最简表达式为 。
6.逻辑函数()()Y A BC AB ''''=+,化简后的最简表达式为 。
7. 逻辑函数Y AB AB A B ''=++,化简后的最简表达式为 。
一、填空题答案1.()()()Y AB A B '''''= ; 2.()()()Y A B AB C '''''=; 3. ()()()()Y AB BC AC ''''=; 4. Y A '=; 5.1Y =; 6.1Y =; 7.Y A B =+。
数字电子技术复习题及答案
21、两个1位二进制数相加,叫做(半加器)。两个同位的加数和来自低位的进位三者相加,叫做(全加器)。
22、比较两个多位二进制数大小是否相等的逻辑电路,称为(数值比较器)。
23、半导体数码显示器的内部接法有两种形式:共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器,应采用(低)电平驱动的七段显示译码器。
43、施密特触发器有两个稳定状态(“0”态和“1”态),其维持与转换完全取决于(输入电压的大小)。
44、单稳态触发器状态有一个(稳定状态)和一个(暂稳状态)。
45、多谐振荡器是一种(自激振荡)电路,它没有(稳态),只有两个(暂稳态)。它不需要外加触发信号,就能自动的输出(矩形)脉冲。
46、石英晶体多谐振荡器的振荡频率仅决定于晶体本身的(谐振频率),而与电路中(RC)的数值无关。
35、时序逻辑电路按触发器时钟端的连接方式不同可以分为(同步时序逻辑电路)和(异步时序逻辑电路)两类。
36、可以用来暂时存放数据的器件称为(寄存器)。寄存器分为(基本寄存器)和(移位寄存器)两种。
37、若ROM有5根地址输入线,有8根数据输出线,则ROM的字线数为(32),ROM的容量为(256)。
2、试分析图7所示电路的逻辑功能。
解:由电路可直接写出输出的表达式为:
逻辑功能:输入奇数个“1”,输出为“1”。
图7
32、若4位同步二进制加法计数器当前的状态是0111,下一个输入时钟脉冲后,其内容变为(C)。
A、0111B、0110C、1000D、0011
33、
A、0011B、1000C、1001D、0011
34、下图所示为某时序逻辑电路的时序图,由此可判断该时序电路具有的功能是(A)。
数电检测题1-3及答案
数电检测题1及答案一、填空题(20分)1.数字信号只有 和 两种取值。
2.十进制123的二进制数是 ;八进制数是 ;十六进制数是 。
3.设同或门的输入信号为A 和B ,输出函数为F 。
若令B=0,则F= 若令B=1,则F=4.三态门的输出有 、 、 三种状态。
5.设JK 触发器的起始状态Q=1 若令J=1,K=0,则=+1n Q 。
若令J=1,K=1,则=-1n Q 。
6.BCD 七段翻译码器输入的是 位 码,输出有 个。
7.一个N 进制计数器也可以称为 分频器。
8.有一个6位D/A 转换器,设满度输出为6.3V ,输入数字量为110111,则输出模拟电压为 。
9.设ROM 容量为256字×8位,则它应设置地址线 条,输出线 条。
10.用256字×4位RAM ,扩展容量为1024字×8位RAM ,则需要 片。
二 、选择题(20分)1. 离散的,不连续的信号,称为( ) A 、模拟信号 B 、数字信号2. 组合逻辑电路通常由( )组合而成。
A 、门电路 B 、触发器 C 、计数器3. 十六路数据选择器的地址输入(选择控制)端有( )个 A 、16 B 、2 C 、4 D 、84. 一位8421BCD 码译码器的数据输入线与译码输出线的组合是( ) A 、4:6 B 、1:10 C 、4:10 D 、2:4 5. 能实现脉冲延时的电路是( )A 、多谐振荡器B 、单稳态触发器C 、施密特触发器6.8线—3线优先编码器的输入为70I I - ,当优先级别最高的7I 有效时,其输出012Y Y Y 的值是( )A 、111B 、010C 、000D 、1017.JK 触发器在CP 作用下,若状态必须发生翻转,则应使( ) A 、J=K=0 B 、J=K=1 C 、J=O ,K=18.有一个左移位寄存器,当预先置入1011后,其串行固定接0,在4个移位脉冲CP 作用下,四位数据的移位过程是( )A 、1011—0110—1100—1000—0000B 、1011—0101—0010—0001—0000 9.有一位二进制数码需要暂时存放起来,应选用( )A、触发器B、2选1数据选择器C、全加器10.EPROM是指()A、随机读写存储器B、可编程逻辑阵列可编程只读存储器 D、可擦除可编程只读存储器三、判断题(10分)1、n个变量的逻辑函数,其全部最小项共有n个。
数字电路试题五套(含答案)汇总
《数字电子技术》试卷一一、 填空(每空1分,共25分)1、(10110)2=( )10=( )16(28)10=( )2=( )16(56)10=( )8421BCD2、最基本的门电路是: 、 、 。
3、有N 个变量组成的最小项有 个。
4、基本RS 触发器的特征方程为_______ ,约束条件是 __.5、若存储器的容量是256×4RAM ,该RAM 有 ___存储单元,有 字,字长_____位,地址线 根。
6、用N 位移位寄存器构成的扭环形计数器的模是________.7、若令JK 触发器的J=K=T 则构成的触发器为_______.8、如图所示,Y= 。
9、如图所示逻辑电路的输出Y= 。
10、已知Y=D AC BC B A ++,则Y = ,Y/= 。
11、组合逻辑电路的特点是_________、___________;与组合逻辑电路相比,时序逻辑电路的输出不仅仅取决于此刻的_______;还与电路 有关。
二、化简(每小题5分,共20分)1、公式法化简++++(1)Y=ABC ABC BC BC A=+++(2)Y ABC A B C2、用卡诺图法化简下列逻辑函数=+++(1)Y BCD BC ACD ABDY=∑+∑(2)(1,3,4,9,11,12,14,15)(5,6,7,13)m d三、设下列各触发器初始状态为0,试画出在CP作用下触发器的输出波形(10分)四、用74LS161四位二进制计数器实现十进制计数器(15分)五、某汽车驾驶员培训班结业考试,有三名评判员,其中A 为主评判员,B 、C 为副评判员,评判时,按照少数服从多数原则,但若主评判员认为合格也可以通过。
试用74LS138和与非门实现此功能的逻辑电路。
(15分)P Q A Q B Q C Q D C T 74LS161 LD CPA B C D CrQ A 、Q B 、Q C 、Q D :数据输出端; A 、B 、C 、D :数据输入端; P 、T :计数选通端;r C :异步复位端;CP :时钟控制输入端;D L :同步并置数控制端;C :位输出端;六、试分析如图电路的逻辑功能,设各触发器的初始状态为0(15分)《数字电子技术》试卷一参考答案一、填空(每空1分,共25分)1、10(22)、16(16);2(11100)、16(1)C ;8421(01010110)BCD 。
数字电子技术基础试题及答案(1)
数字电子技术基础期末考试试卷一、填空题1. 时序逻辑电路一般由 和 两分组成。
2. 十进制数(56)10转换为二进制数为 和十六进制数为 。
3. 串行进位加法器的缺点是 ,想速度高时应采用 加法器。
4. 多谐振荡器是一种波形 电路,它没有稳态,只有两个 。
5. 用6个D 触发器设计一个计数器,则该计数器的最大模值M= 。
二、化简、证明、分析综合题:1.写出函数F (A,B,C,D) =A B C D E ++++的反函数。
2.证明逻辑函数式相等:()()BC D D B C AD B B D ++++=+ 3.已知逻辑函数F= ∑(3,5,8,9,10,12)+∑d(0,1,2) (1)化简该函数为最简与或式:(2)画出用两级与非门实现的最简与或式电路图:4.555定时器构成的多谐振动器图1所示,已知R 1=1K Ω,R 2=Ω,C=μF 。
试求脉冲宽度T ,振荡频率f 和占空比q 。
图15.某地址译码电路如图2所示,当输入地址变量A7-A0的状态分别为什么状态 时,1Y 、6Y 分别才为低电平(被译中)。
………………………密……………………封…………………………装…………………订………………………线………………………系别 专业(班级) 姓名 学号………线………………………图26.触发器电路就输入信号的波形如图3所示,试分别写出D触发器的Q和Q1的表达式,并画出其波形。
图3D= Q n+1= Q1=7. 已知电路如图4所示,试写出:①驱动方程;②状态方程;③输出方程;④状态表;⑤电路功能。
图4三、设计题:(每10分,共20分)1.设计一个三变量偶检验逻辑电路。
当三变量A、B、C输入组合中的“1”的个数为偶数时F=1,否则F=0。
选用8选1数选器或门电路实现该逻辑电路。
要求:(1)列出该电路F(A,B,C)的真值表和表达式;(2)画出逻辑电路图。
2.试用74161、3-8译码器和少量门电路,实现图5所示波形VO1、VO2,其中CP 为输入波形。
数电题库答案
数电题库答案数电题库答案填空题。
1. (1001010)2=( 74 )102. (111001)2=(57)103.(54)10=(110110)24.(47)10=(101111)2 5、(58A )16=(10110001010)2=(1418)10 6、(CE)16=(11001110)2=(206)10=(001000000110)8421BCD 7、最基本的门电路是:与、或、⾮。
8、有N 个变量组成的最⼩项有 2N 个。
9、基本RS 触发器的特征⽅程为 ,约束条件是。
1n nQS RQRS +=+=10、组合逻辑电路的特点是___即刻输⼊__、____即刻输出___;与组合逻辑电路相⽐,时序逻辑电路的输出不仅仅取决于此刻的__输⼊信号___;还与电路原来状态有关。
11、三态门输出的三种状态分别为:⾼电平、低电平和⾼阻。
12、主从型JK 触发器的特性⽅程。
13、⽤4个触发器可以存储四位⼆进制数。
14、逻辑函数有四种表⽰⽅法,它们分别是真值表、逻辑图、逻辑表达式和卡诺图。
15、将2004个“1”异或起来得到的结果是0 。
16、TTL 器件输⼊脚悬空相当于输⼊⾼电平。
17、基本逻辑运算有:与、或和⾮运算。
18、采⽤四位⽐较器对两个四位数⽐较时,先⽐较最⾼位。
19、⽬前我们所学的双极型集成电路和单极型集成电路的典型电路分别是TTL 电路和CMOS 电路。
20、两⼆进制数相加时,不考虑低位的进位信号是半加器。
21、不仅考虑两个__本位(低位)_相加,⽽且还考虑来⾃___低位进位___相加的运算电路,称为全加器。
22、计数器按CP 脉冲的输⼊⽅式可分为同步计数器和异步计数器。
23、触发器根据逻辑功能的不同,可分为T 触发器、RS 触发器、JK 触发器、T ˊ触发器、D 触发器_等。
24、对于JK 触发器,若K J =,则可完成 T 触发器的逻辑功能;若K J =,则可完成 D 触发器的逻辑功能。
数电习题及答案
数电习题及答案(总32页)--本页仅作为文档封面,使用时请直接删除即可----内页可以根据需求调整合适字体及大小--一、时序逻辑电路与组合逻辑电路不同,其电路由组合逻辑电路和存储电路(触发器)两部分组成。
二、描述同步时序电路有三组方程,分别是驱动方程、状态方程和输出方程。
三、时序逻辑电路根据触发器的动作特点不同可分为同步时序逻辑电路和异步时序逻辑电路两大类。
四、试分析图时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图和时序图。
解:驱动方程:001101J KJ K Q====状态方程:100111010nnQ QQ Q Q Q Q++==+输出方程:10Y Q Q=状态图:功能:同步三进制计数器五、试用触发器和门电路设计一个同步五进制计数器。
解:采用3个D触发器,用状态000到100构成五进制计数器。
(1)状态转换图(2)状态真值表(3)求状态方程(4)驱动方程(5)逻辑图(略)[题] 分析图所示的时序电路的逻辑功能,写出电路驱动方程、状态转移方程和输出方程,画出状态转换图,并说明时序电路是否具有自启动性。
解:触发器的驱动方程2001021010211J Q K J Q J QQ K Q K ====⎧⎧⎧⎨⎨⎨==⎩⎩⎩ 触发器的状态方程120011010112210n n n Q Q Q Q Q Q Q Q Q Q Q Q +++==+=⎧⎪⎪⎨⎪⎪⎩输出方程 2Y Q = 状态转换图如图所示所以该电路的功能是:能自启动的五进制加法计数器。
[题] 试分析图时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,并检查电路能否自启动。
解:驱动方程输出方程 状态方程状态转换图如图 所示功能:所以该电路是一个可控的3进制计数器。
[题] 分析图时序电路的功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,并检查电路能否自启动。
数电复习题有标准答案
第一章一、填空题1.二进制数是以2为基数的计数体制,十进制数是以10 为基数的计数体制,十六进制数是以 16 为基数的计数体制。
2.二进制数只有 0 和 1 两个数码,其计数的基数是 2 ,加法运算进位关系为逢2进一。
3.十进制数转换为二进制数的方法是:整数部分是除2取余法,小数部分用乘2取整法。
4.十进制数(23.76)转换为二进制数为(10111.110)2,8421BCD码(00100011.01110110)8421BCD,余三码为(01010110.10101001)余3BCD。
5.二进制数转换为十进制数的方法为各位加权系数之和。
6.将二进制数(1011011)表示为加权系数之和的形式 2×1+2×1+2×1+2×1+2×1 。
7.格雷码的特点是相连不同,其余各位相邻两组代码只有一位代码不同,其余代码都相同。
8.数字电路主要是输出与输入之间的逻辑关系,故数字电路又称逻辑电路。
二、判断题。
1.二进制数是以2为基数的计数体制(√)2.二进制数的权值是10的幂。
(×)3.十进制数整数转换为二进制数的方法是采用“除2取余法”(√)4.BCD码是用4位二进制数表示1位十进制数。
(√)5.二进制数转换为十进制数的方法是各位加权系数之和。
(√)6.模拟电路又称逻辑电路。
(×)7.余3BCD码是用3位二进制数表示1位十进制数。
(×)8.二进制数整数最低位的权值为2。
(×)三、选择题。
1.1010的基数是(B)A10 B2 C16 D任意数2.下列数中,不是余3码的是(D)A 1011 B1010 C 0110 D 00003.二进制数最低位的权值是(B)A 0B 1C 2D 44.十进制数的权值是(A)A 10的幂B2的幂C16的幂 D 8的幂5.二进制数的权值为(B)A 10的幂B2的幂 C 16的幂 D 8的幂6.在二进制计数系统中每个变量的取值为(A)A 0和1B 0—7C 0—10D 0—167.十进制计数系统包含(B)A 六个数字B 十个数字C 十六个数字D 三十二个数字8.(1000100101110101)8421BCD对应的十进制数为(B)A 8561B 8975 C7AD3 7971第二章一、填空题。
数电考试题及答案大学
数电考试题及答案大学一、选择题(每题3分,共30分)1. 在数字电路中,最基本的逻辑关系不包括以下哪一项?A. 与(AND)B. 或(OR)C. 非(NOT)D. 异或(XOR)答案:D2. 二进制数1011转换为十进制数是多少?A. 8B. 11C. 13D. 15答案:D3. 下列哪个触发器可以实现边沿触发?A. SR触发器B. JK触发器C. D触发器D. T触发器答案:C4. 在CMOS技术中,一个N型MOSFET在其栅极施加()时导通。
A. 低电平B. 高电平C. 任意电平D. 不确定答案:B5. 一个4位二进制计数器的最大计数范围是多少?A. 4B. 8C. 16D. 32答案:C6. 以下哪个是数字电路的优点?A. 高速度B. 低功耗C. 高稳定性D. 所有以上答案:D7. 在数字电路中,逻辑0通常对应于哪个电压范围?A. 0VB. 接近0VC. 接近电源电压D. 任意电压答案:B8. 一个简单的RAM存储单元通常由多少个晶体管组成?A. 4B. 6C. 8D. 16答案:A9. 在数字电路设计中,布尔代数主要用于实现什么?A. 逻辑简化B. 信号放大C. 电源管理D. 时钟分配答案:A10. 以下哪个不是数字电路中的存储元件?A. 触发器B. 寄存器C. 计数器D. 门电路答案:D二、填空题(每题4分,共20分)11. 在数字电路中,一个基本的逻辑门至少需要________个输入端。
答案:212. 一个8位的寄存器可以存储的最大十进制数是________。
答案:25513. 在TTL电路中,逻辑1的最小输出电压是________V。
答案:2.014. CMOS门电路的功耗主要取决于________。
答案:开关频率15. 一个3-8线译码器可以将3位二进制信号转换为________个独立信号。
答案:8三、简答题(每题10分,共30分)16. 解释什么是同步计数器和异步计数器,并说明它们的区别。
数字电子技术基础试题及答案1_阎石第五版
一、填空题:(每空3分,共15分)1.逻辑函数有四种表示方法,它们分别是()、()、()和()。
2.将2004个“1”异或起来得到的结果是()。
3.由555定时器构成的三种电路中,()和()是脉冲的整形电路。
4.TTL器件输入脚悬空相当于输入()电平。
5.基本逻辑运算有: ()、()和()运算。
6.采用四位比较器对两个四位数比较时,先比较()位。
7.触发器按动作特点可分为基本型、()、()和边沿型;8.如果要把一宽脉冲变换为窄脉冲应采用()触发器9.目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是()电路和()电路。
10.施密特触发器有()个稳定状态.,多谐振荡器有()个稳定状态。
11.数字系统按组成方式可分为、两种;12.两二进制数相加时,不考虑低位的进位信号是()加器。
13.不仅考虑两个____________相加,而且还考虑来自__________相加的运算电路,称为全加器。
14.时序逻辑电路的输出不仅和_________有关,而且还与_____________有关。
15.计数器按CP脉冲的输入方式可分为___________和___________。
16.触发器根据逻辑功能的不同,可分为___________、___________、___________、___________、___________等。
17.根据不同需要,在集成计数器芯片的基础上,通过采用___________、___________、___________等方法可以实现任意进制的技术器。
18.4. 一个JK 触发器有个稳态,它可存储位二进制数。
19.若将一个正弦波电压信号转换成同一频率的矩形波,应采用电路。
20.把JK触发器改成T触发器的方法是。
二.数制转换(5分):1、(11.001)2=()16=()102、(8F.FF)16=()2=()103、(25.7)10=()2=()164、(+1011B)原码=()反码=( )补码5、(-101010B)原码=()反码=( )补码三.函数化简题:(5分) 1、 化简等式Y ABC ABC ABC =++ C B AC B A Y ++=D C A C B A B A D C Y ++⊕=)(,给定约束条件为:AB+CD=02 用卡诺图化简函数为最简单的与或式(画图)。
数字电子技术基础测试题及其答案
数字电子技术基础测试题测试题A一、填空题1.晶体管作为开关使用,是指它的工作状态处于()状态和()状态。
2.TTL逻辑门电路的典型高电平值是()V,典型低电平值是()V。
3.触发器的特点是()和()。
③画逻辑图。
如图【解A7】。
【解A7】真值表八、1.十进制数513对应的二进制数( ),对应的8421BCD 码是( ),对应的十六进制数是( )。
2.平时的负载。
3.CMOS 当接到( )电平。
4.施密特触发器有(5.JK 二、单项选题1.在图B.1 ①1种;②2种;③32.3.③D/A 转换器;④JK4.( )。
①异或门;②同或门;③5.电路和波形如图B.2形是( )。
1.C B BC A AC Y +++=2. ∑∑(d,,,mDYABC),12=)+,9,8,5,4,3,1,0(1110,2(,)14四、数据表B.1所示真值表写出最简与非表达式,并画出逻辑图。
真值表B.1②函数表达式。
8403210321032101m m m A A A A A A A A A A A A Y ++=++=97531321032103210321032102m m m m m A A A A A A A A A A A A A A A A A A A A Y ++++=++++=。
③将21,Y Y 与4线-10线译码输出函数比较。
令D A C A B A A A ====3210,,,,则有8401Y Y Y Y '+'+'=;975312Y Y Y Y Y Y '+'+'+'+'=。
④连线图。
如图【解B6】。
②计数器输出状态为0110010101230123=''''=Q Q Q Q Q Q Q Q S N ; ③计数器状态相应的十进制数。
65)01100101(8421=BCD ; ④六十五进制计数器。
(完整版)数字电子技术基础试题及答案(1)
数字电子技术基础期末考试试卷一、填空题1. 时序逻辑电路一般由 和 两分组成。
2. 十进制数(56)10转换为二进制数为 和十六进制数为 。
3. 串行进位加法器的缺点是 ,想速度高时应采用 加法器。
4. 多谐振荡器是一种波形 电路,它没有稳态,只有两个 。
5. 用6个D 触发器设计一个计数器,则该计数器的最大模值M= 。
二、化简、证明、分析综合题:1.写出函数F (A,B,C,D) =A B C D E ++++的反函数。
2.证明逻辑函数式相等:()()BC D D B C AD B B D ++++=+ 3.已知逻辑函数F= ∑(3,5,8,9,10,12)+∑d(0,1,2) (1)化简该函数为最简与或式:(2)画出用两级与非门实现的最简与或式电路图:4.555定时器构成的多谐振动器图1所示,已知R 1=1K Ω,R 2=8.2K Ω,C=0.1μF 。
试求脉冲宽度T ,振荡频率f 和占空比q 。
图15.某地址译码电路如图2所示,当输入地址变量A7-A0的状态分别为什么状态 时,1Y 、6Y 分别才为低电平(被译中)。
图2………………………密……………………封…………………………装…………………订………………………线………………………系别 专业(班级) 姓名 学号……线………………………6.触发器电路就输入信号的波形如图3所示,试分别写出D触发器的Q和Q1的表达式,并画出其波形。
图3D= Q n+1= Q1=7. 已知电路如图4所示,试写出:①驱动方程;②状态方程;③输出方程;④状态表;⑤电路功能。
图4三、设计题:(每10分,共20分)1.设计一个三变量偶检验逻辑电路。
当三变量A、B、C输入组合中的“1”的个数为偶数时F=1,否则F=0。
选用8选1数选器或门电路实现该逻辑电路。
要求:(1)列出该电路F(A,B,C)的真值表和表达式;(2)画出逻辑电路图。
2.试用74161、3-8译码器和少量门电路,实现图5所示波形VO1、VO2,其中CP为输入波形。
数字电子技术试题及答案(题库)
数字电子技术基础试题(一)一、填空题 : (每空1分,共10分)1. (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为:、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器,其地址线为条、数据线为条。
二、选择题: (选择一个正确的答案填入括号内,每题3分,共30分 )1.设图1中所有触发器的初始状态皆为0,找出图中触发器在时钟信号作用下,输出电压波形恒为0的是:()图。
图 12.下列几种TTL电路中,输出端可实现线与功能的电路是()。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路,其多余输入端正确的处理方法是()。
A、通过大电阻接地(>1.5KΩ)B、悬空C、通过小电阻接地(<1KΩ)D、通过电阻接V CC4.图2所示电路为由555定时器构成的()。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路()。
图2A、计数器B、寄存器C、译码器D、触发器6.下列几种A/D转换器中,转换速度最快的是()。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7.某电路的输入波形 u I 和输出波形 u O 如图 3所示,则该电路为()。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8.要将方波脉冲的周期扩展10倍,可采用()。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为()。
A、B、C、D、10、一个数据选择器的地址输入端有3个时,最多可以有()个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简(每题5分,共10分)1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D,约束条件:A C + A CD+AB=0四、分析下列电路。
数字电子技术试题及答案
广东技术师范学院《数字电子技术》试卷及答案一、填空题(每空1分,共20分)1. 有一数码10010011,作为自然二进制数时,它相当于十进制数( 147 ),作为8421BCD 码时,它相当于十进制数( 93 )。
2.三态门电路的输出有高电平、低电平和( 高阻 )3种状态。
3.TTL 与非门多余的输入端应接( 高电平或悬空 )。
4.TTL 集成JK 触发器正常工作时,其d R 和d S 端应接( 高 )电平。
5. 已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ,该函数的反函数F =( D C B A D C A B ++ )。
6. 如果对键盘上108个符号进行二进制编码,则至少要(7)位二进制数码。
7. 典型的TTL 与非门电路使用的电路为电源电压为( 5 )V ,其输出高电平为( 3.6 )V ,输出低电平为( 0.35 )V , CMOS 电路的电源电压为( 3—18 ) V 。
8.74LS138是3线—8线译码器,译码为输出低电平有效,若输入为A 2A 1A 0=110时,输出 01234567Y Y Y Y Y Y Y Y 应为( 10111111 )。
9.将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。
该ROM 有( 11 )根地址线,有( 16 )根数据读出线。
10. 两片中规模集成电路10进制计数器串联后,最大计数容量为(100 )位。
11. 下图所示电路中, Y 1=( Y 1=A 反B );Y 2 =( Y 2=A B 反+ A B ); (Y 3=A B ); YY 3=A B 反12. 某计数器的输出波形如图1所示,该计数器是( 5 )进制计数器。
13.驱动共阳极七段数码管的译码器的输出电平为( 低 )有效。
二、单项选择题(本大题共15小题,每小题2分,共30分)(在每小题列出的四个备选项中只有一个是最符合题目要求的,请将其代码填写在题后的括号内。
数电试题及答案(五套)
《数字电子技术基础》试题一一、 填空题(22分 每空2分)1、=⊕0A , =⊕1A 。
2、JK 触发器的特性方程为: 。
3、单稳态触发器中,两个状态一个为 态,另一个为 态.多谐振荡器两个状态都为 态, 施密特触发器两个状态都为 态.4、组合逻辑电路的输出仅仅只与该时刻的 输入 有关,而与 电路原先状态 无关。
5、某数/模转换器的输入为8位二进制数字信号(D 7~D 0),输出为0~25.5V 的模拟电压。
若数字信号的最低位是“1”其余各位是“0”,则输出的模拟电压为 。
6、一个四选一数据选择器,其地址输入端有 个。
二、 化简题(15分 每小题5分)用卡诺图化简逻辑函数,必须在卡诺图上画出卡诺圈1)Y (A,B,C,D )=∑m (0,1,2,3,4,5,6,7,13,15)2)∑∑+=)11,10,9,3,2,1()15,14,13,0(),,,(d m D C B A L 利用代数法化简逻辑函数,必须写出化简过程3)__________________________________________________)(),,(B A B A ABC B A C B A F +++=三、 画图题(10分 每题5分)据输入波形画输出波形或状态端波形(触发器的初始状态为0). 1、2、四、 分析题(17分)1、分析下图,并写出输出逻辑关系表达式,要有分析过程(6分)2、电路如图所示,分析该电路,画出完全的时序图,并说明电路的逻辑功能,要有分析过程(11分)五、设计题(28分)1、用红、黄、绿三个指示灯表示三台设备的工作情况:绿灯亮表示全部正常;红灯亮表示有一台不正常;黄灯亮表示两台不正常;红、黄灯全亮表示三台都不正常。
列出控制电路真值表,要求用74LS138和适当的与非门实现此电路(20分)A B C R Y G0 0 0 0 0 1 0 1 00 1 11 0 0 1 0 1 1 1 0 1 1 1 1 1 0 0 1 00 1 01 0 00 1 01 0 0 1 0 0 0 0 11)根据题意,列出真值表由题意可知,令输入为A 、B 、C 表示三台设备的工作情况,“1”表示正常,“0”表示不正常,令输出为R ,Y ,G 表示红、黄、绿三个批示灯的 状态,“1”表示亮,“0”表示灭。
数电试卷含答案
一、填空题:(每空1分,共20分)1.门电路按逻辑功能可以分为七种类型,它们分别为: 、 、 、 、 、 和 。
2.描述时序电路逻辑功能的四种常用方法为: 、 、 、 。
3.最常用的两种波形整形电路分别为: 和 。
4.存储器的电路结构中含有三个组成部分,分别为: 、 、 。
5.PLD 这种新型半导体数字集成电路的最大特点是,可以通过 方法设置其逻辑功能,并且需要在 的支持下进行。
6.E 2PROM2864的数据线有 根、地址线有 根。
二、四变量逻辑函数C B A D BC D AB D C B CD B A F ++++=,试用卡诺图法化简,写出逻辑函数F 的最简与或式,然后用或非门和非门实现逻辑函数F ,并画出其逻辑图。
(12分)三、下图中:(a )(b )为TTL 电路,(c )(d )为CMOS 电路,试分别写出各电路的逻辑表达式。
(16分,每题4分)四、已知由维持阻塞D触发器组成的电路及其输入波形如图所示。
(10分)1)写出Q端的表达式;2)说明B端的作用;3)画出Q端与CP的对应波形。
五、已知2421BCD码如表所示,试用一片四位加法器74LS283及最少的与非门,将8421BCD码转换为2421BCD码。
设计并画出接线图,并注明输入端和输出端。
(12分)六、分析下图所示时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图。
(15分)七、用555定时器和同步二进制加法计数器74LS161构成的逻辑电路如图所示。
1)指出555定时器组成什么功能的电路(写出电路名称);2)指出74LS161组成什么功能的电路(写出电路名称),画出电路的状态转换图;3)试画出V A、V B、V C的对应波形。
(15分)[答案一、填空题:1. 与门、或门、非门、与非门、或非门、与或非门、异或门;2. 方程组、状态转换图、状态转换表、时序图;3. 施密特触发器、单稳态触发器;4. 地址译码器 、存储矩阵 、输入/输出电路 ;5. 编程、开发系统 ;6.8 、13 ;二、(1) 画卡诺图,(2)由卡诺图包围0,得DB A DC AD B ABD CD A D B F ABDCD A D B F +++++++=++=++=用或非门和非门实现如下:三、B C B A C F +⋅=1F 2=0F E D C B A F +++++=3B A AB F ⋅+=4四、(1)nQ A D ⋅=; n n Q A D Q+==+1 (2)B 为D 触发器清零信号;当B =0时,Q =0;B =1时,D Q n =+1;(3)波形图五、(2)卡诺图化简由卡诺图写出表达式:021*******B B B B B B B B B B Y ⋅⋅=+++= (3)用74LS283和与非门实现六、(1)驱动方程:⎩⎨⎧==XK XJ 00⎪⎩⎪⎨⎧==XK XQ J n101(2)状态方程:⎪⎩⎪⎨⎧⋅+⋅=⋅+⋅⋅=++nn n n n n n Q X Q X Q Q X Q Q X Q 001011011 (3)输出方程:nQ X Z 1⋅= (4)状态转换图:(5)电路的逻辑功能为:当输入三个或三个以上的“1”时,输出为“1”,否则为“0”。
数电试题及答案
《数字电子技术基础》试题一一、 填空题(22分 每空2分)1、=⊕0A , =⊕1A 。
2、JK 触发器的特性方程为: 。
3、单稳态触发器中,两个状态一个为 态,另一个为 态.多谐振荡器两个状态都为 态, 施密特触发器两个状态都为 态.4、组合逻辑电路的输出仅仅只与该时刻的 有关,而与 无关。
5、某数/模转换器的输入为8位二进制数字信号(D 7~D 0),输出为0~的模拟电压。
若数字信号的最低位是“1”其余各位是“0”,则输出的模拟电压为 。
6、一个四选一数据选择器,其地址输入端有 个。
二、 化简题(15分 每小题5分)用卡诺图化简逻辑函数,必须在卡诺图上画出卡诺圈1)Y (A,B,C,D )=∑m(0,1,2,3,4,5,6,7,13,15)2)∑∑+=)11,10,9,3,2,1()15,14,13,0(),,,(d m D C B A L 利用代数法化简逻辑函数,必须写出化简过程3)__________________________________________________)(),,(B A B A ABC B A C B A F +++=三、 画图题(10分 每题5分)据输入波形画输出波形或状态端波形(触发器的初始状态为0). 1、2、四、 分析题(17分)1、分析下图,并写出输出逻辑关系表达式,要有分析过程(6分)2、电路如图所示,分析该电路,画出完全的时序图,并说明电路的逻辑功能,要有分析过程(11分)五、设计题(28分)1、用红、黄、绿三个指示灯表示三台设备的工作情况:绿灯亮表示全部正常;红灯亮表示有一台不正常;黄灯亮表示两台不正常;红、黄灯全亮表示三台都不正常。
列出控制电路真值表,要求用74LS138和适当的与非门实现此电路(20分)2、中规模同步四位二进制计数器74LS161的功能表见附表所示;请用反馈预置回零法设计一个六进制加法计数器。
(8分)六、分析画图题(8分)V作用下,输出电压的波形和电压传输特性画出下图所示电路在i《数字电子技术基础》试题一答案一、填空题(22分每空2分) 1、A , 2、n n n Q K Q J Q +=+13、稳态,暂稳态,暂稳态,稳态4、输入,电路原先状态5、6、两二、化简题(15分 每小题5分)1)Y (A,B,C,D )=∑m(0,1,2,3,4,5,6,7,13,15)=BD A +2) AC AD B A d m D C B A L++=+=∑∑)11,10,9,3,2,1()15,14,13,0(),,,(3)0)(),,(__________________________________________________________________________________=+++=++++=+++=A BC B A B A AB BC B A B A B A ABC B A C B A F三、画图题(10分 每题5分) 1、 2、四、分析题(17分) 1、(6分)B A L ⊕= 2、(11分)五进制计数器五、设计题(28分) 1、(20分)1)根据题意,列出真值表由题意可知,令输入为A 、B 、C 表示三台设备的工作情况,“1”表示正常,“0”表示不正常,令输出为R ,Y ,G 表示红、黄、绿三个批示灯的 状态,“1”表示亮,“0”表示灭。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
声明:老师没有给答案!这只是我自己(俊丰)的答案,给过老师看过的。
答案仅供参考,有错请指出。
大家共勉。
由于有些字符打不出,所以有些题没打。
如需对其他答案或者想求解答,可以找我,大家一起学习。
希望大家逢考必过!
一、
1、(1011.11)2 = 13.6 8 = B.C 16
2、逻辑表达式中,异或的符号是⊕,同或的符号是⊙。
3、组合逻辑电路是指:在任何时刻,逻辑电路的输出状态只取决于电路的
当前输入状态。
4、用“1”表示高电平,用“0”表示低电平,称为正逻辑。
5、JK触发器的特征方程为:。
6、时序逻辑电路按照其触发器是否由统一的信号控制分为同步时
序逻辑电路和异步时序逻辑电路。
8、逻辑关系的五种表示方式:逻辑表达式、逻辑图、卡诺图、真值表、波形图。
9、74ls138译码器有 3 个译码输入端和8 个译码输出端。
10、任何逻辑相邻项有 1 个变量取不同值。
11、触发器是时序逻辑电路的基本单元。
12
13、卡诺图是将表示最小项的小方块,按几何相邻且逻辑相邻
的规则进行排列的图形。
14、二进制加法计数器从0计数到十进制25时,需要 5 个触发器构成,
有 6 无效状态。
15、逻辑代数的三大规则分别是:代入规则、反演规则、对偶规则。
17、逻辑代数又称布尔代数(开关代数)。
最基本的逻辑关系有与、或、非
三种。
18、N个变量一共可以组成N^2 个最小项。
19、数字信号的特点是在时间和数值上都离散的信号。
20、最小项ABC的逻辑相邻项有、、。
21、D触发器的特征方程为:。
22、时序逻辑电路按照其触发器是否由统一的信号控制分为同步时序逻辑
电路和异步时序逻辑电路。
23、时序逻辑电路通常用输出方程、(次)状态方程、激励方
程来描述。
24、二进制数1101转换为十进制为13 。
将十进制数28用8421BCD表
示为00101000 。
25、逻辑电路按其逻辑功能和结构特点可以分为组合逻辑电路和时序
逻辑电路两大类。
26、摩根定律表达式A+B=及A B
= 。
27、时序逻辑电路由组合逻辑电路和存储电路两部分组成。
28、变量为A、B、C的逻辑函数对应的卡诺图小方格有8 个。
29、数字信号只有0 和 1 两种取值。
30、处理数字信号的电路是数字电路。
31、在全1 输入条件下,“与非”运算的结果是逻辑“0”
32、3-8译码器使能端
S S S为100 时,芯片实现译码功能。
123
33、数字逻辑中机器识别和常用的数制是二进制。
34、引起组合逻辑电路中竞争与冒险的原因是两个相反变量在传输时存在延时(暂定答案)。
35、16选1选择器的选择控制端有 4 个。
36、若JK触发器的J=K,则实现 D 触发器的逻辑功能。
37、三变量的全部最小项有8 个。
38、一位的十六进制数可以用 4 位二进制数来表示。
39、组合逻辑电路通常由门电路组合而成。
40、一个8选1选择器的输入端有8 个。
41、卡洛图中,把8个相邻想合并可以消除的变量数为 3 个。
42、(01010010)8421BCD转化为十进制数为52 。
43、最小项ABCD的逻辑相邻项是。
44、函数F AC AB BC
=++,当变量取值为BC=10 或AC=10 时。
将出现冒险现象。
45、JK触发器在CP脉冲作用下,欲使Q n+1=1,则必须使J=1,K=0 。
46、数字逻辑中机器识别和常用的数制是二进制。
47、16选1选择器的选择控制端有 4 个。
48、在全1 输入条件下,“与非”运算的结果是逻辑“0”
49、二进制数11101转换为十进制数为29 。
+=,应使输入D= Q 的n次方。
50、对于D触发器,欲使1n n
Q Q。