第四章组合逻辑电路的分析与设计

=1
S
C = AB 画出逻辑电路图。 画出逻辑电路图。
S = AB + AB = A ⊕ B
&
C
2．全加器——能同时进行本位数和相邻低位的进位信号的加法运算。 全加器 能同时进行本位数和相邻低位的进位信号的加法运算。
由真值表直接写出逻辑表达式，再经代数法化简和转换得： 由真值表直接写出逻辑表达式，再经代数法化简和转换得：
每一个输出变量是全部或部分 输入变量的函数： 输入变量的函数： L1=f1（A1、A2、…、Ai） 、 L2=f2（A1、A2、…、Ai） 、 …… Lj=fj（A1、A2、…、Ai） 、
4.1 组合逻辑电路的分析方法
分析过程一般包含4个步骤： 分析过程一般包含4个步骤：
例4.1.1：组合电路如图所示，分析该电路的逻辑功能。 组合电路如图所示，分析该电路的逻辑功能。
第四章 组合逻辑电路的分析与设计
组合逻辑电路的概念： 组合逻辑电路的概念： 电路任一时刻的输出状态只决定于该时刻 各输入状态的组合，而与电路的原状态无关。 各输入状态的组合，而与电路的原状态无关。
组合电路就是由门电路组合而成， 组合电路就是由门电路组合而成 ， 电路中没有记 忆单元，没有反馈通路。 忆单元，没有反馈通路。
= Ai Bi + ( Ai ⊕ Bi )C i- 1
S i = Ai ⊕ Bi ⊕ C i 1
C i = Ai Bi + ( Ai ⊕ Bi )C i- 1
根据逻辑表达式画出全加器的逻辑电路图： 根据逻辑表达式画出全加器的逻辑电路图：
& Ai Bi Ci-1 =1 Si ≥1 =1 Ci
Ai Bi Ci-1 CI ∑ CO Si Ci
4.3.3 译码器
一．译码器的基本概念及工作原理
译码器——将输入代码转换成相应的输出信号 ， 将输入代码转换成相应的输出信号， 译码器 将输入代码转换成相应的输出信号 是编码的逆向过程。 是编码的逆向过程。
例：2线—4线译码器 4
写出各输出函数表达式： 写出各输出函数表达式：
Y0 = EI AB
。（注意利用无关项 （2）用卡诺图进行化简。（注意利用无关项） ）用卡诺图进行化简。（注意利用无关项）
化简后得到的逻辑表达式为： 化简后得到的逻辑表达式为：
（3）由逻辑表达式画出逻辑图。 ）由逻辑表达式画出逻辑图。
4.3组合逻辑模块及其应用 组合逻辑模块及其应用
4.3.1 加法器
一、加法器的基本概念及工作原理
EO
GS
A0 ≥1
A1 ≥1 & &
A2 ≥1
≥1
&
&
1
1
1
1
1
1
1
1
1
1
1
1
I0
I1
I2
I3
I4
I5
I6
I7
EI
编码器的扩展--用两片74148优先编码器 编码器的扩展--用两片74148优先编码器 --用两片74148 串行扩展实现的16 16线 4 串行扩展实现的16线—4线优先编码器
Y3 Y2 & Y1 Y0 GS &
（3）根据要求，将上式转换为与非表达式： ）根据要求，将上式转换为与非表达式：
（4）画出逻辑图。 ）画出逻辑图。
码变换成8421BCD码的组合逻辑电路。 码的组合逻辑电路。 例3：设计一个将余3码变换成 设计一个将余 码变换成 码的组合逻辑电路 解：（1）根据题目要求，列出真值表： ）根据题目要求，列出真值表：
4.3.2
编码器
一.编码器的基本概念及工作原理 编码——将特定的逻辑信号编为一组二进制代码。 编码 将特定的逻辑信号编为一组二进制代码。 将特定的逻辑信号编为一组二进制代码 能够实现编码功能的逻辑部件称为编码器。 能够实现编码功能的逻辑部件称为编码器。 一般而言，N个不同的信号，至少需要n位二 一般而言， 个不同的信号，至少需要 位二 个不同的信号 进制数编码。 进制数编码。 N和n之间满足下列关系 和 之间满足下列关系 之间满足下列关系: 2 n≥N
S i = Ai Bi C i 1 + Ai Bi C i 1 + Ai Bi C i 1 + Ai Bi C i 1
= ( Ai ⊕ Bi )C i 1 + ( Ai ⊕ Bi )C i 1 = Ai ⊕ Bi ⊕ C i 1
C i = Ai Bi C i 1 + Ai Bi C i 1 + Ai Bi C i 1 + Ai Bi C i 1
加法器——实现两个二进制数的加法运算 加法器 实现两个二进制数的加法运算 半加器——只能进行本位加数 被加数的加法运算而不考虑低位进位。 只能进行本位加数、 1．半加器 只能进行本位加数、被加数的加法运算而不考虑低位进位。
列出半加器的真值表： 列出半加器的真值表：
A B
由真值表直接写出表达式: 由真值表直接写出表达式:
A3
A 2 A 1 A0
E
2．实现组合逻辑电路
试用译码器和门电路实现逻辑函数： 例1 试用译码器和门电路实现逻辑函数：
L = AB + BC + AC
解：将逻辑函数转换成最小项表达式， 将逻辑函数转换成最小项表达式， 再转换成与非—与非形式。 再转换成与非 与非形式。 与非形式
L &
L = ABC + A BC + ABC + ABC
画出逻辑图如图所示。 画出逻辑图如图所示。
设计一个电话机信号控制电路。电路有I 火警） 盗警） 例2：设计一个电话机信号控制电路。电路有 0（火警）、I1（盗警）和 I2（日常业务）三种输入信号，通过排队电路分别从 0、L1、L2输出， 日常业务）三种输入信号，通过排队电路分别从L 输出， 在同一时间只能有一个信号通过。如果同时有两个以上信号出现时， 在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应 首先接通火警信号，其次为盗警信号，最后是日常业务信号。 首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上 述轻重缓急设计该信号控制电路。要求用集成门电路 述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含 （ 4个2输入端与非门）实现。 个 输入端与非门 实现。 输入端与非门） 解：（1）列真值表： ）列真值表： （2）由真值表写出各输出的逻辑表达式： ）由真值表写出各输出的逻辑表达式：
Y2 = EI AB
画出逻辑电路图： 画出逻辑电路图：
Y3 = EI AB
Y0 Y1 Y2 Y3
& EI
1
&
&
&
A
1
B
1
二、集成译码器
二进制译码器74138 二进制译码器74138——3线—8线译码器 74138 3 8
Y0 &
Y1 &
Y2 &
Y3 &
Y4 &
Y5 &
Y6 &
Y7 &
1
1
1
&
1
1
允许同时输入两个以上信号， 二．优先编码器——允许同时输入两个以上信号，并按优先级输出。 优先编码器 允许同时输入两个以上信号 并按优先级输出。 集成优先编码器举例——74148（8线-3线） 74148（ 集成优先编码器举例 74148 注意：该电路为反码输出。 为使能输入端(低电平有效) 注意：该电路为反码输出。EI为使能输入端(低电平有效)，EO为使能 输出端(高电平有效) 为优先编码工作标志(低电平有效) 输出端(高电平有效) ，GS为优先编码工作标志(低电平有效)。
=m3+m5+m6+m7 =
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 74138 G1 G2AG2B 1 0 0 A 2 A 1 A0 A B C
m3 m5 m6 m7
用一片74138加一个与非门 用一片74138加一个与非门 74138 就可实现该逻辑函数。 就可实现该逻辑函数。
例2 某组合逻辑电路的真 值表如右表所示， 值表如右表所示，试用译 码器和门电路设计该逻辑 电路。 电路。 解 ： 写出各输出的最小 项表达式， 再转换成 项表达式 ， 与非—与非形式 与非 与非形式: 与非形式
二、多位数加法器
4位串行进位加法器 位串行进位加法器
C3 S3 S2 S1 S0
Ci
Si
Ci
Si
Байду номын сангаас
Ci
Si
Ci
Si
∑ Ai B i Ci-1
∑ Ai B i Ci-1
∑ Ai B i Ci-1
∑ Ai B i Ci-1
A3 B 3 C2
A2 B 2 C1
A1 B 1 C0
A0 B 0 C-1
串行进位加法器，电路简单，但运算速度慢。 为此产生了超前进位加法器，详见P109。
3．构成数据分配器 ．
数据分配器——将一路输入数据根据地址选择码分配给 将一路输入数据根据地址选择码分配给 数据分配器 多路数据输出中的某一路输出。 多路数据输出中的某一路输出。
D0 D1 … D 2 n-1 n位地址选择信号 数据分配器示意图
数 据 D 输 入
数 据 输 出
用译码器设计一个“ 线 线 用译码器设计一个“1线-8线”数据分配器
L = ABC + ABC + ABC + ABC = m1 + m 2 + m 4 + m 7 = m1 m 2 m 4 m 7
F = ABC + A BC + ABC = m 3 + m 5 + m 6 = m3 m5 m 6