Protel99se中常见的ERC错误
Protel中ERC错误中英对照大全
Protel中ERC错误中英对照大全在PROTEL DXP2004中的DRC规则检查项目,对于一些英文水平较薄弱的朋友是一个大难题,英文水平有限,仅供参考:PROTEL DXP2004 DRC 规则英文对照一、Error Reporting 错误报告A：Violations Associated with Buses 有关总线电气错误的各类型（共12项）bus indices out of range 总线分支索引超出范围Bus range syntax errors 总线范围的语法错误Illegal bus range values 非法的总线范围值Illegal bus definitions 定义的总线非法Mismatched bus label ordering 总线分支网络标号错误排序Mismatched bus/wire object on wire/bus 总线/导线错误的连接导线/总线Mismatched bus widths 总线宽度错误Mismatched bus section index ordering 总线范围值表达错误Mismatched electrical types on bus 总线上错误的电气类型Mismatched generics on bus (first index) 总线范围值的首位错误Mismatched generics on bus (second index) 总线范围值末位错误Mixed generics and numeric bus labeling 总线命名规则错误B：Violations Associated Components 有关元件符号电气错误（共20项）Component Implementations with duplicate pins usage 元件管脚在原理图中重复被使用Component Implementations with invalid pin mappings 元件管脚在应用中和PCB封装中的焊盘不符Component Implementations with missing pins in sequence 元件管脚的序号出现序号丢失Component contaning duplicate sub-parts 元件中出现了重复的子部分Component with duplicate Implementations 元件被重复使用Component with duplicate pins 元件中有重复的管脚Duplicate component models 一个元件被定义多种重复模型Duplicate part designators 元件中出现标示号重复的部分Errors in component model parameters 元件模型中出现错误的的参数Extra pin found in component display mode 多余的管脚在元件上显示Mismatched hidden pin component 元件隐藏管脚的连接不匹配Mismatched pin visibility 管脚的可视性不匹配Missing component model parameters 元件模型参数丢失Missing component models 元件模型丢失Missing component models in model files 元件模型不能在模型文件中找到Missing pin found in component display mode 不见的管脚在元件上显示Models found in different model locations 元件模型在未知的路径中找到Sheet symbol with duplicate entries 方框电路图中出现重复的端口Un-designated parts requiring annotation 未标记的部分需要自动标号Unused sub-part in component 元件中某个部分未使用C：violations associated with document 相关的文档电气错误（共10项）conflicting constraints 约束不一致的duplicate sheet symbol name 层次原理图中使用了重复的方框电路图duplicate sheet numbers 重复的原理图图纸序号missing child sheet for sheet symbol 方框图没有对应的子电路图missing configuration target 缺少配置对象missing sub-project sheet for component 元件丢失子项目multiple configuration targets 无效的配置对象multiple top-level document 无效的顶层文件port not linked to parent sheet symbol 子原理图中的端口没有对应到总原理图上的端口sheet enter not linked to child sheet 方框电路图上的端口在对应子原理图中没有对应端口D：violations associated with nets 有关网络电气错误（共19项）adding hidden net to sheet 原理图中出现隐藏网络adding items from hidden net to net 在隐藏网络中添加对象到已有网络中auto-assigned ports to device pins 自动分配端口到设备引脚duplicate nets 原理图中出现重名的网络floating net labels 原理图中有悬空的网络标签global power-objects scope changes 全局的电源符号错误net parameters with no name 网络属性中缺少名称net parameters with no value 网络属性中缺少赋值nets containing floating input pins 网络包括悬空的输入引脚nets with multiple names 同一个网络被附加多个网络名nets with no driving source 网络中没有驱动nets with only one pin 网络只连接一个引脚nets with possible connection problems 网络可能有连接上的错误signals with multiple drivers 重复的驱动信号sheets containing duplicate ports 原理图中包含重复的端口signals with load 信号无负载signals with drivers 信号无驱动unconnected objects in net 网络中的元件出现未连接对象unconnected wires 原理图中有没连接的导线E：Violations associated with others有关原理图的各种类型的错误(3项)No Error 无错误Object not completely within sheet boundaries 原理图中的对象超出了图纸边框Off-grid object原理图中的对象不在格点位置F：Violations associated with parameters 有关参数错误的各种类型same parameter containing different types 相同的参数出现在不同的模型中same parameter containing different values 相同的参数出现了不同的取值二、Comparator 规则比较A：Differences associated with components 原理图和PCB上有关的不同(共16项)Changed channel class name 通道类名称变化Changed component class name 元件类名称变化Changed net class name 网络类名称变化Changed room definitions 区域定义的变化Changed Rule 设计规则的变化Channel classes with extra members 通道类出现了多余的成员Component classes with extra members 元件类出现了多余的成员Difference component 元件出现不同的描述Different designators 元件标示的改变Different library references 出现不同的元件参考库Different types 出现不同的标准Different footprints 元件封装的改变Extra channel classes 多余的通道类Extra component classes 多余的元件类Extra component 多余的元件Extra room definitions 多余的区域定义B：Differences associated with nets 原理图和PCB上有关网络不同（共6项）Changed net name 网络名称出现改变Extra net classes 出现多余的网络类Extra nets 出现多余的网络Extra pins in nets 网络中出现多余的管脚Extra rules 网络中出现多余的设计规则Net class with Extra members 网络中出现多余的成员C：Differences associated with parameters 原理图和PCB上有关的参数不同（共3项）Changed parameter types 改变参数类型Changed parameter value 改变参数的取值Object with extra parameter 对象出现多余的参数【Violations Associated with Buses】栏——总线电气错误类型（1）【Bus indices out ofrange】：总线分支索引超出范围。
Protel DXP编译(ERC检查)后出现的错误信息
最新日志 ·JTAG 与 ISP 区别 ·S3F9498 读写 24C02.OK · 蜂鸣器发声音频率 ·mega128 写 24C02 程序,晶振 7.3728M.测试通过 ·典点 24Cxx 读写程序最新评论xiantaozeng 评论 2009/3/16 9:20:28 支持，经验之谈，实用fwg 评论 2009/3/14 20:50:58 谢谢楼主oo7oo7ooedn 评论 2009/3/14 16:14:44 好东西，收藏了yannzi 评论 2009/2/18 15:15:18 还没研究这个方面，先看看友情链接 博客统计 文章：29 篇 评论：4 篇 访问：15278 访客记录zsy118wnhblu_huiqsjitliang030704guoyin日志档案 发表于 2009/2/13 10:42:08 标签： 无标签Protel DXP 编译（ERC 检查）后出现的错误信息？我在使用 Protel DXP 画完 MP3 电路图后，执行编译操作（ERC 检查），得到 许多的显示错误的信息， 可是我看不懂，不知错在何处。
我找了很多的书都没有说错误信息的。
着急啊！ 请高手给看一下，我的问题到底出在哪里？ 万分的感谢！ 具体信息如下：Class DocumentMessage[Warning] AUDIO.SCH Extra Pin R509-1 in Normal of part R509[Warning] AUDIO.SCH Extra Pin R509-2 in Normal of part R509[Warning] AUDIO.SCH Extra Pin R509-1 (Inferred) in Alternate 1 of partR509[Warning] AUDIO.SCH Extra Pin R509-2 (Inferred) in Alternate 1 of partR509[Warning] AUDIO.SCH Extra Pin R511-1 in Normal of part R511[Warning] AUDIO.SCH Extra Pin R511-2 in Normal of part R511[Warning] AUDIO.SCH Extra Pin R511-1 (Inferred) in Alternate 1 of partR511[Warning] AUDIO.SCH Extra Pin R511-2 (Inferred) in Alternate 1 of partR511[Warning] AUDIO.SCH Extra Pin R520-1 in Normal of part R520[Warning] AUDIO.SCH Extra Pin R520-2 in Normal of part R520[Warning] AUDIO.SCH Extra Pin R520-2 in Normal of part R520[Warning] AUDIO.SCH Extra Pin R520-1 (Inferred) in Alternate 1 of partR520[Warning] AUDIO.SCH Extra Pin R520-2 (Inferred) in Alternate 1 of partR520[Warning] AUDIO.SCH Extra Pin R521-1 in Normal of part R521[Warning] AUDIO.SCH Extra Pin R521-2 in Normal of part R521[Warning] AUDIO.SCH Extra Pin R521-1 (Inferred) in Alternate 1 of partR521[Warning] AUDIO.SCH Extra Pin R521-2 (Inferred) in Alternate 1 of partR521[Warning] AUDIO.SCH[Warning] AUDIO.SCH Extra Pin R517-2 (Inferred) in Alternate 1 of partR517[Warning] POWER.SCH Global Power-Object 3.3V at 73000000,49000000has been reduced to local level by presence of port at 810,490[Warning] POWER.SCH Sheet contains duplicate ports Port 3.3V at 810,490 and 770,330[Warning] POWER.SCH Sheet contains duplicate ports Port 3.3V at 770,330 and 160,630[Warning] POWER.SCH Sheet contains duplicate ports Port USB5V at 330,490 and 160,610[Warning] MP3.SCH Unconnected Sheet Entry POWER-3.3V(Passive) at190,1390 [Warning] MP3.SCH Unconnected Sheet Entry AUDIO-3.3V(Passive) at 60, 1380 [Warning] MP3.SCH Unconnected Sheet Entry AUDIO-AGND(Passive) at 60,1360 [Warning] MP3.SCH Unconnected Sheet Entry POWER-GND(Passive) at 190,1370 [Warning] MP3.SCH Unconnected Sheet Entry AUDIO-LRCLK(Passive) at 160,1420 [Warning] MP3.SCH Unconnected Sheet Entry AUDIO-MCLK(Passive) at 160,1400 [Error] MP3.SCH Net NetU2_8 contains floating input pins (Pin U28) [Warning] MP3.SCH Unconnected Pin U2-8 at 510,14 0 [Error] MP3.SCH Net NetU2_10 contains floating input pins (Pin U2-1 0) [Warning] MP3.SCH Unconnected Pin U2-10 at 660,15 0 [Warning] MP3.SCH Unconnected Sheet Entry AUDIO-SCLK(Passive) at 1 60,1380 [Warning] MP3.SCH Unconnected Sheet Entry AUDIO-SDATA(Passive) at 160,1360 [Warning] MP3.SCH Unconnected Sheet Entry POWER-USB5V(Passive) a t 190,1410 [Warning] MP3.SCH Unconnected Sheet Entry POWER-VLCD(Passive) at 190,1350 [Warning] MP3.SCH Nets Wire P1.6 has multiple names (Net Label P1.6, Net Label SCL) [Warning] MP3.SCH Nets Wire P1.7 has multiple names (Net Label P1.7, Net Label SDA) [Warning] POWER.SCH Sheet contains duplicate ports Port 3.3V at 160,6 30 and 770,330 [Warning] POWER.SCH Sheet contains duplicate ports Port 3.3V at 770,3 30 and 810,490 [Warning] POWER.SCH Sheet contains duplicate ports Port USB5V at 16 0,610 and 330,490 [Error] AUDIO.SCH Net NetU5_3 contains floating input pins (Pin U5-3)[Error] AUDIO.SCH Net NetU5_4 contains floating input pins (Pin U5-4) [Error] AUDIO.SCH Net NetU5_1 contains floating input pins (Pin U5-1) [Error] MP3.SCH 3.3V contains Output Pin and Power Pin objects (Pin U 5-7,Pin U2-16) [Warning] MP3.SCH Net TXD has no driving source (Pin U1-26,Pin U2-1 1) [Warning] MP3.SCH Net RXD has no driving source (Pin U1-25,Pin U2-1 2) [Warning] AUDIO.SCH Net NetU5_3 has no driving source (Pin U5-3) [Warning] AUDIO.SCH Net NetU5_4 has no driving source (Pin U5-4) [Warning] MP3.SCH Net NetJ1_2 has no driving source (Pin J1-2,Pin U213) [Warning] MP3.SCH Net NetU2_8 has no driving source (Pin U2-8) [Warning] MP3.SCH Net NetU2_10 has no driving source (Pin U2-10) [Warning] AUDIO.SCH Net NetU5_1 has no driving source (Pin U5-1) [Warning] AUDIO.SCH Net NetC521_1 has no driving source (Pin C521-1, Pin R517-1,Pin R518-2,Pin U6-6) [Warning] AUDIO.SCH Net NetC526_1 has no driving source (Pin C526-1, Pin R511-2,Pin R520-1,Pin U6-3,Pin U6-5) [Warning] AUDIO.SCH Net NetC528_1 has no driving source (Pin C528-1, Pin R509-2,Pin R510-1,Pin U6-2) [Error] MP3.SCH Duplicate Net Names Wire 3.3 V [Error] MP3.SCH Duplicate Net Names Wire USB5 V ////////////////////////////////////////////////////////////////////// 经过漫长的摸索，我的文件编译操作终于通过了。
Protel99SE 使用中的常见问题
Protel99SE 使用中的常见问题1 ．原理图常见错误：( 1 ) ERC 报告管脚没有接入信号：a ．创建封装时给管脚定义了工／O 属性；b ．创建元件或放置元件时修改了不一致的grid 属性，管脚与线没有连上；c ．创建元件时pin 方向反向，必须非pin name 端连线。
( 2 ）元件跑到图纸界外：没有在元件库图表纸中心创建元件。
( 3 ）创建的工程文件网络表只能部分调入pcb ：生成netlist 时没有选择为global 。
( 4 ）当使用自己创建的多部分组成的元件时，千万不要使用annotate .2 . PCB 中常见错误：( 1 ）网络载入时报告NODE 没有找到：a ．原理图中的元件使用了pcb 库中没有的封装；原理图中的元件使用了pcb 库中名称不一致的封装；原理图中的元件使用了pcb 库中pin ntllnber 不一致的封装。
如三极管：Sch 中pin ntllnber 为e , b , c ，而pcb 中为1 , 2 , 3 。
( 2 ）打印时总是不能打印到一页纸上：创建pcb 库时没有在原点；多次移动和旋转了元件，pcb 板界外有隐藏的字符。
选择显示所有隐藏的字符，缩小pcb , 然后移动字符到边界内。
( 3 ) DRC 报告网络被分成几个部分：表示这个网络没有连通，看报告文件，使用选择coNNEcTED coPPER 查找。
另外提醒朋友尽量使用W 州2000 ，减少蓝屏的机会；多几次导出文件，做成新的DDB 文件，减少文件尺寸和PROTEL 僵死的机会。
如果作较复杂得设计，尽量不要使用自动布线。
在PCB 设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个PCB 中，以布线的设计过程限定最高，技巧最细、工作量最大。
PCB 布线有单面布线、双面布线及多层布线。
布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。
ERC错误产生原因
ERC 错误产生原因绘图错误●错误地将两个或多个不同的电气类型的引脚用导线连在一起●不同的两根或多根导线错误地搭在一起●错误地使用图形线直线（Line ）而不是导线（Wire ）进行电气连线●由于没将锁定栅格（Snap Grind ）打开，造成连线没有连接到引脚、导线或总线的端点上句法错误●有连接关系的图件之间的网络标示名的拼写不一致库元件错误●在自建原理图元件库时，引脚放置的方式不正确，或是引脚电气类型设置有错误等等电路设计错误●电路的设计上存在错误，例如OUTPUT与INTPUT 相连同步过程中典型的宏错误Net not found（没有找到网络）●某个宏操作试图对某个网络添加或删除一人节点，或是对某个网络进行删除或更名，而这个网络在PCB网络表中并不存Component not found（没有找到元件）●某个宏操作试图对某个网络添加或删除一人节点，而相应的元件编号不正确，或是在PCB网络表中找不到相应的元件●某个宏操作试图更改元件的封形式、标示或是注释而这个元件在PCB网络表中并不存在●元件编号过长，或含有“-“及空格Node not found（没有找到节点）●某个宏操作试图从一个元件中添加或删除一个点，而该节点在这个元件上没有对的引脚●从指定网络中删除一个并不存在的节点Net already exists（网络已经存在）●某个宏操作试图添加的网络名与PCB网络表中已经有网络名重名Component already exists（元件已经在）●某个宏操作试图添加的元件与PCB网络表中已有的元件编号重名New footprint matching old footprint（新旧封装形式不匹配）●某个宏操作试图去更改一个元件的封装形式，而新的封装形式所用的引脚与旧封装形式所用的引脚不匹配，比如新旧封装形式引脚数不同，或是引脚编号不同等等Footprint found in library（元件库中找不到此封装形式）●某个宏操作试图添加一个新元件或是更改一个元件的封形式，而这个封装形式又在打开的封装库中找不到常用元件封装1.电阻: AXIAL系列（AXIAL0.３～AXIAL1.0）后缀数字代表Both PadDistance 单位Kmil2.电容:●无极性电容RAD系列( RAD0.1～RAD０.4) 后缀数字代表BothPad Distance 单位Kmil●有极性电容RB系列(RB.2/.4～RB.5/1.0) 后缀数字代表Both PadDistance 单位Kmil3.电位器: VR系列(VR1～VR5) 后缀数字代表形状4.二极管: DIODE0.4 / DIODE0.7后缀数字代表Both Pad Distance 单位Kmil5.三极管: TO系列●小功率TO－92A /B/C 、TO5 /18/39/46●大功率达林顿管TO3/66/126/220)6.MOS管：同三极管7.电源78 / 79 ：TO系列TO126/220/126H/220H8.整流桥( BRIDGE ): D－系列(D－37/44/38/4671)9.插座口( CON ) : 单排SIP－系列双排队IDC－系列10.双排直插: DIP系列11.串行/ 并行口类: DB－系列12.SMT系列：MELF1/2 SOT-23/89 MO/SO/SOL/SOJ- PLCC/PJLCC PGA✧PCB Footpints.lib / Miscellaneous.lib / Transistors.lib / Intem ational rectifiers.libPCB板层1.Signal Layer 信号层2.Internal layer 中间电源层3.Mechanical layer 机械层4.Drin layer 钻孔层5.Solder mask 阻焊层6.Paste mask 锡膏防护层7.Silkscreen 丝印层8.Pad holes 焊盘内孔层9.Via holes 过孔内孔层10.Visible grid 可见栅格11.Keep out layer 禁止布线层12.Multi layer 多层13.Connect 连接层PCB预备知识自建元件库●参数设定：Tools / Libray…. 选中Pad Holes（焊盘内孔层）、via Holes（过孔内孔层）其它保持缺省设置即可。
Protel中ERC错误中英对照大全
Protel中ERC错误中英对照大全星期日, 08/29/2010 - 15:18 —诸葛匠人在PROTEL DXP2004中的DRC规则检查项目,对于一些英文水平较薄弱的朋友是一个大难题,英文水平有限,仅供参考:PROTEL DXP2004 DRC 规则英文对照一、Error Reporting 错误报告A：Violations Associated with Buses 有关总线电气错误的各类型（共12项）bus indices out of range 总线分支索引超出范围Bus range syntax errors 总线范围的语法错误Illegal bus range values 非法的总线范围值Illegal bus definitions 定义的总线非法Mismatched bus label ordering 总线分支网络标号错误排序Mismatched bus/wire object on wire/bus 总线/导线错误的连接导线/总线Mismatched bus widths 总线宽度错误Mismatched bus section index ordering 总线范围值表达错误Mismatched electrical types on bus 总线上错误的电气类型Mismatched generics on bus (first index) 总线范围值的首位错误Mismatched generics on bus (second index) 总线范围值末位错误Mixed generics and numeric bus labeling 总线命名规则错误B：Violations Associated Components 有关元件符号电气错误（共20项）Component Implementations with duplicate pins usage 元件管脚在原理图中重复被使用Component Implementations with invalid pin mappings 元件管脚在应用中和PCB封装中的焊盘不符Component Implementations with missing pins in sequence 元件管脚的序号出现序号丢失Component contaning duplicate sub-parts 元件中出现了重复的子部分Component with duplicate Implementations 元件被重复使用Component with duplicate pins 元件中有重复的管脚Duplicate component models 一个元件被定义多种重复模型Duplicate part designators 元件中出现标示号重复的部分Errors in component model parameters 元件模型中出现错误的的参数Extra pin found in component display mode 多余的管脚在元件上显示Mismatched hidden pin component 元件隐藏管脚的连接不匹配Mismatched pin visibility 管脚的可视性不匹配Missing component model parameters 元件模型参数丢失Missing component models 元件模型丢失Missing component models in model files 元件模型不能在模型文件中找到Missing pin found in component display mode 不见的管脚在元件上显示Models found in different model locations 元件模型在未知的路径中找到Sheet symbol with duplicate entries 方框电路图中出现重复的端口Un-designated parts requiring annotation 未标记的部分需要自动标号Unused sub-part in component 元件中某个部分未使用C：violations associated with document 相关的文档电气错误（共10项）conflicting constraints 约束不一致的duplicate sheet symbol name 层次原理图中使用了重复的方框电路图duplicate sheet numbers 重复的原理图图纸序号missing child sheet for sheet symbol 方框图没有对应的子电路图missing configuration target 缺少配置对象missing sub-project sheet for component 元件丢失子项目multiple configuration targets 无效的配置对象multiple top-level document 无效的顶层文件port not linked to parent sheet symbol 子原理图中的端口没有对应到总原理图上的端口sheet enter not linked to child sheet 方框电路图上的端口在对应子原理图中没有对应端口D：violations associated with nets 有关网络电气错误（共19项）adding hidden net to sheet 原理图中出现隐藏网络adding items from hidden net to net 在隐藏网络中添加对象到已有网络中auto-assigned ports to device pins 自动分配端口到设备引脚duplicate nets 原理图中出现重名的网络floating net labels 原理图中有悬空的网络标签global power-objects scope changes 全局的电源符号错误net parameters with no name 网络属性中缺少名称net parameters with no value 网络属性中缺少赋值nets containing floating input pins 网络包括悬空的输入引脚nets with multiple names 同一个网络被附加多个网络名nets with no driving source 网络中没有驱动nets with only one pin 网络只连接一个引脚nets with possible connection problems 网络可能有连接上的错误signals with multiple drivers 重复的驱动信号sheets containing duplicate ports 原理图中包含重复的端口signals with load 信号无负载signals with drivers 信号无驱动unconnected objects in net 网络中的元件出现未连接对象unconnected wires 原理图中有没连接的导线E：Violations associated with others有关原理图的各种类型的错误(3项)No Error 无错误Object not completely within sheet boundaries 原理图中的对象超出了图纸边框Off-grid object原理图中的对象不在格点位置F：Violations associated with parameters 有关参数错误的各种类型same parameter containing different types 相同的参数出现在不同的模型中same parameter containing different values 相同的参数出现了不同的取值二、Comparator 规则比较A：Differences associated with components 原理图和PCB上有关的不同(共16项)Changed channel class name 通道类名称变化Changed component class name 元件类名称变化Changed net class name 网络类名称变化Changed room definitions 区域定义的变化Changed Rule 设计规则的变化Channel classes with extra members 通道类出现了多余的成员Component classes with extra members 元件类出现了多余的成员Difference component 元件出现不同的描述Different designators 元件标示的改变Different library references 出现不同的元件参考库Different types 出现不同的标准Different footprints 元件封装的改变Extra channel classes 多余的通道类Extra component classes 多余的元件类Extra component 多余的元件Extra room definitions 多余的区域定义B：Differences associated with nets 原理图和PCB上有关网络不同（共6项）Changed net name 网络名称出现改变Extra net classes 出现多余的网络类Extra nets 出现多余的网络Extra pins in nets 网络中出现多余的管脚Extra rules 网络中出现多余的设计规则Net class with Extra members 网络中出现多余的成员C：Differences associated with parameters 原理图和PCB上有关的参数不同（共3项）Changed parameter types 改变参数类型Changed parameter value 改变参数的取值Object with extra parameter 对象出现多余的参数【Violations Associated with Buses】栏——总线电气错误类型（1）【Bus indices out ofrange】：总线分支索引超出范围。
Protel99SE 使用中的常见问题
Protel99SE 使用中的常见问题1 ．原理图常见错误：( 1 ) ERC 报告管脚没有接入信号：a ．创建封装时给管脚定义了工／O 属性；b ．创建元件或放置元件时修改了不一致的grid 属性，管脚与线没有连上；c ．创建元件时pin 方向反向，必须非pin name 端连线。
( 2 ）元件跑到图纸界外：没有在元件库图表纸中心创建元件。
( 3 ）创建的工程文件网络表只能部分调入pcb ：生成netlist 时没有选择为global 。
( 4 ）当使用自己创建的多部分组成的元件时，千万不要使用annotate .2 . PCB 中常见错误：( 1 ）网络载入时报告NODE 没有找到：a ．原理图中的元件使用了pcb 库中没有的封装；原理图中的元件使用了pcb 库中名称不一致的封装；原理图中的元件使用了pcb 库中pin ntllnber 不一致的封装。
如三极管：Sch 中pin ntllnber 为e , b , c ，而pcb 中为1 , 2 , 3 。
( 2 ）打印时总是不能打印到一页纸上：创建pcb 库时没有在原点；多次移动和旋转了元件，pcb 板界外有隐藏的字符。
选择显示所有隐藏的字符，缩小pcb , 然后移动字符到边界内。
( 3 ) DRC 报告网络被分成几个部分：表示这个网络没有连通，看报告文件，使用选择coNNEcTED coPPER 查找。
另外提醒朋友尽量使用W 州2000 ，减少蓝屏的机会；多几次导出文件，做成新的DDB 文件，减少文件尺寸和PROTEL 僵死的机会。
如果作较复杂得设计，尽量不要使用自动布线。
在PCB 设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个PCB 中，以布线的设计过程限定最高，技巧最细、工作量最大。
PCB 布线有单面布线、双面布线及多层布线。
布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。
protel 99 SE 常见错误
（1）FootprintNotAvailable（元件封装无效）
（2）NodeNotFound（引脚遗漏）
2.两种常见错误的解决方法：
2.1错误提示信息“FootprintNotAvailable（元件封装无效）”出现原因的解析。
引起这类错误提示信息出现，主要有以下几个可能的原因：
（3）制作所需的元件封装：
对于这类情况，需要根据实际元件的大小、尺寸去创建一个新的元 件封装，并定义在自建的元件封装库中。元件封装库创建好之后， 需要完成两个步骤定义该元件的封装并保存；二是在PCB编辑环境中把创建好的元件封装库添加进去。
2.2错误提示信息“NodeNotFound（引脚遗漏）”出现原因的解析。
解决方法二：修改封装库元件中的引脚编号。在PCB编辑器中，打开PCB元件库管理器“BrowsePCB”，在“Browse”选项中选择元件库“Libraries”选项，然后在下列元件的封装库中找到要修改的元件封装后。然后单击【Edit...】按钮，进入元件封装库编辑环境，对元件封装的属性进行修改。在元件封装库中直接双击该元件封装的两个焊盘，修改其引脚编号，保证所修改的焊盘的编号要和原理图中元件的引脚编 号一致。修改结束单击左侧浏览器窗口中的 【UpdatePCB】按钮，以达到更新封装库元件中引脚编号的目的。
(
NetR6_1
R6-1
Z1-1
)
…
(
T1-3
U3-13
U4-13
U8-2
Z1-2
)
根据网络表的内容找到要修改的元件的网络连接关系，可将“Z1-1”更改为“Z1-A”,将“Z1-2”更改为“Z1-K”。修改之后保存、关闭 网络表文件，返回到PCB编辑器中， 重新导入修改后的网络表文件。
Protel99网络的表使用及常见错误处理
Protel99网络的表使用及常见错误处理硬件设计过程中肯定会到最后的布板，protel99se是较为常用的工具。
其实任何工具在熟练使用的情况下基本不会出现什么较大的问题或者是麻烦之类的。
可是对于不是很熟的or初学者来来说。
难免会对于一些“报错”无从着手。
这篇写不不错。
顺便摘了：1、网络表的出错信息的处理在电子电路设计过程中，通常是首先完成原理图的设计，然后创建网络表。
尽管在此之前我们通过电气规则检查（ERC）可以发现原理图设计中的许多错误，但这并不能保证网络表不存在问题。
通常PCB图的设计过程中，经常出现的问题之一就是在引入网络表的过程中，对话框中出现错误或警告信息。
实际上最常出现的错误或警告信息主要有二：Error Net not found (网络没有找到)和 Error Component not found (元件没有找到)。
特别要说明的是，通常我们按照Protel99设计教程中关于修改网络表错误的方法（即在网络宏Netlist Macro编辑对话框中进行修改）并不总是奏效，甚至出现越改提示的错误越多的情况，造成无法进行PCB自动布线。
究其原因主要有以下几方面：Protel99的原理图中元件的引脚编号和PCB元件库中的元件封装不一致，PCB元件库中的重名元件之间封装不一致，原理图中元件库中重名的引脚编号不一致，Protel99网络表只能严格按照一一对应的方式建立各元件之间的网络关系。
Protel99网络表没有模糊识别元件引脚之间相互联系的能力。
例如，对二极管、整流器一类元件的引脚编号在Protel99中有几种方式，二极管的正极用1或A表示，负极用2或K表示。
如果原理图中的二极管用1／2表示引脚，而PCB图中系统查找到的二极管封装图使用A／K表示引脚，那么在引入网络表时最容易产生Error Net not found的错误。
由于Protel99元件库非常庞大，而且其分类又不太适合国内电子电路设计人员的工作习惯，往往为了调入元件方便而在设计管理器中预先加载了很多的元件库，甚至是全部的元件库文件。
关于Protel99SE中常见错误操作的分析及解决
关于 Ｐ ｏ ｅ９ Ｓ ｒ ｔ１９ Ｅ中常见错误操作的分析及解决
岳 晓 礼
（ ９职 业技 术 学院机 电与 信 息工程 系 四川 达 州 ６５０） ＇ １ ’ Ｉ Ｉ ３０ １
摘 要 ：ｒｔ ９Ｅ 电子 线路 设 计 中最常 用的 一款Ｅ 软件 ， 实践性 较 强 本 文指 出 了应 用Ｐｏｅ ９ Ｅ Ｐｏｅ ９Ｓ 是 ｌ ＤＡ 其 ｒｔ ９ｓ 设计 电路 时常 出现 的一 些错 误 操 ｌ 作 并分 析 了造 成 错 误 的原 因 ， 时提 出了解 决 方法 。 同 关键 词 ： ｒｔ ９ Ｅ 电路 原理 图 印制 电路 板 错误 操作 Ｐ ｏｅ ９ ｌ Ｓ 中图分 类 号 ： Ｐ ９ Ｔ ３１ 文献标识码 ： Ａ 文章 编号 ： ０ ７９ １ （０ ２０ — １ ８０ １ ０ －４ ６ ２ ｌ ） ３０ ６ —２
２ 、绘 制原 理 图 时 常 见 的 错 误操 作
（） １放置导 线时应该使用命令ｐａ ｅｗｉｅ ｌｃ ｒ或者工具箱 （ ｒｎ ｗｉ ｇ ｉ ｔｏｓ ， ｏ ｌ）但常错误 操作为ｐａｅｌ ｅ ｌｃ ｉ 或者工具箱 （ｒｗｉｇ ｔｏｓ 。 ｎ ｄ ａ ｎ ｏｌ）命 令ｐａｅ ｗｉｅ Ｈ ｌｃ ｉｅ ｌｃ ｒｆ ｐａｅ ｌ 是有 区别的 ， ｎ 前者的ｗｉｅ ｒ是有 电气特性 的， 在生成网络表 （ 映元件及元件 引脚的连接 关系 ） 反 的时候可把引 脚 连 接 起来 形 成 一 个 网络 ， 后者 只 是 一根 线 ， 有 几 何 特性 。 果 但 具 如 使 用 ｐａｅｌ ｅ 令 ， 无 法 反 映 出元 件 引脚 之 问 的 连 接 关 系 ， 成 ｌｃ ｎ 命 ｉ 就 生 的网络表 就会产生错误 ， 后续的Ｐ Ｂ Ｃ 设计工作无法进行 。图１ （ ） （） ２连接导 线不规范 ， 导致生成的网络表有误 ， 出现Ｐ Ｂ图与原 Ｃ 理 图不相符 ， 主要因为没做 到在 元器 件端 点处连线 ， 或者连线有重 叠或者将元器件 的端点用对接 的方法 实现连接 ， 而没用导线。 （） 制原理 图时 由于栅格设置不 当 ， ３绘 导致导线端点 与管脚间 留下不易察觉的间 隙， ＲＣ 在Ｅ 报告 中会 出现 “ 缺少连 线” 的错误提 示。 若捕 获栅 格精度 （ｎ ｐ 设 置太高 ， 当Ｓ ａ 取 １ ｌ而可视栅 Ｓａ ） 如 ｎ ｐ ｍｉ ， 格 （ ｉｂｅ 取得较大如取１ｍｉ 放置 导线（ ｒ） Ｖａ ｌ） ０ ｌ ， ｗｉ 是就会出现间隙。 ｅ 另外在编辑库元件及放置元件 管脚时 ， 如把捕获精度设置太高都 会 类 似 情 况 ， 般 地 在 库 编 辑 和 原 理 图 编 辑 时 应 取相 同 的 栅格 精 度 ， 一 就会避免此类错误 。 （） ４利用系统 已有元件做 为母 本创 建新元件时的错误操作 。 例 把 元 件 库 里 ＮＰ Ｎ三 极 管 （ 圆 圈 ） 改 为 不 带 圈 的 三 极 管 ， 果 在 带 修 如
DXP和99SE中的常见问题
DXP中常见ERC检查错误在Altium Designer 中进行原理图设计，完后要进行ERC检测，也就是编译。
这样可以帮助我们检查出原理图存在的错误。
可问题是，经常会遇到不知道错误在哪儿的时候。
这里，对遇到过的错误描述进行一个汇总。
=========================================Un-Designated Part ...元件名字里有？Duplicate Component Designators ..元件有重名的FLoating Net Label ...网络标号没有连到相应的管脚Unconnected line ... to ...可能是指总线上没有标号Adding items to hidden net GND这里是指在GND上有隐含的管脚需要说明的是，如果有VCC隐含管脚，一定要在电路中有VCC Label，如果电路中普遍用的是5V，就需要将之改过来另外，在检查完错误后，要记着打印元件清单，看看有没有元件缺少封装。
Protel99SE网络表装入常见错误及解决方法网络表装入错误分析在PCB文件中引入网络表后，引入的网络表以网络宏的形式出现在Netlist Macros（网络宏）列表中。
网络宏就是将外部网络表转化为PCB内部网络表时需要执行的操作。
Netlist Macros列表包括3 列属性:No.列（用于显示转化网络表的步骤编号）;Action列（用于显示转化网络表时将要执行的操作内容）;Error列（用于显示转化网络表中出现的错误）。
1. 网络表生成过程中的常见错误1.原理图中未定义元件的封装形式错误提示:Footprint not found in Library（封装未发现）;Component not found（没有元件发现）。
如上图编号2、编号23中的错误。
错因:由于未在原理图中定义元件的封装形式，所以软件在PCB中装入网络表时找不到对应件的封装。
protel 99 se 常见错误分析
1.原理图常见错误：（1）ERC报告管脚没有接入信号：a. 创建封装时给管脚定义了I/O属性；b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上；c. 创建元件时pin方向反向，必须非pin name端连线。
（2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。
（3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为g lobal。
（4）当使用自己创建的多部分组成的元件时，千万不要使用annotate.2.PCB中常见错误：（1）网络载入时报告NODE没有找到：a. 原理图中的元件使用了pcb库中没有的封装；b. 原理图中的元件使用了pcb库中名称不一致的封装；c. 原理图中的元件使用了pcb库中pin number不一致的封装。
如三极管：s ch中pin number 为e,b,c, 而pcb中为1，2，3。
（2）打印时总是不能打印到一页纸上：a. 创建pcb库时没有在原点；b. 多次移动和旋转了元件，pcb板界外有隐藏的字符。
选择显示所有隐藏的字符，缩小pcb, 然后移动字符到边界内。
（3）DRC报告网络被分成几个部分：表示这个网络没有连通，看报告文件，使用选择CONNECTED COPPER查找。
另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会；多几次导出文件，做成新的DDB文件，减少文件尺寸和PROTEL僵死的机会。
如果作较复杂得设计，尽量不要使用自动布线。
在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。
PCB布线有单面布线、双面布线及多层布线。
布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。
必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
DXP和99SE中的常见问题
DXP中常见ERC检查错误在Altium Designer 中进行原理图设计，完后要进行ERC检测，也就是编译。
这样可以帮助我们检查出原理图存在的错误。
可问题是，经常会遇到不知道错误在哪儿的时候。
这里，对遇到过的错误描述进行一个汇总。
=========================================Un-Designated Part ...元件名字里有？Duplicate Component Designators ..元件有重名的FLoating Net Label ...网络标号没有连到相应的管脚Unconnected line ... to ...可能是指总线上没有标号Adding items to hidden net GND这里是指在GND上有隐含的管脚需要说明的是，如果有VCC隐含管脚，一定要在电路中有VCC Label，如果电路中普遍用的是5V，就需要将之改过来另外，在检查完错误后，要记着打印元件清单，看看有没有元件缺少封装。
Protel99SE网络表装入常见错误及解决方法网络表装入错误分析在PCB文件中引入网络表后，引入的网络表以网络宏的形式出现在Netlist Macros（网络宏）列表中。
网络宏就是将外部网络表转化为PCB内部网络表时需要执行的操作。
Netlist Macros列表包括3 列属性:No.列（用于显示转化网络表的步骤编号）;Action列（用于显示转化网络表时将要执行的操作内容）;Error列（用于显示转化网络表中出现的错误）。
1. 网络表生成过程中的常见错误1.原理图中未定义元件的封装形式错误提示:Footprint not found in Library（封装未发现）;Component not found（没有元件发现）。
如上图编号2、编号23中的错误。
错因:由于未在原理图中定义元件的封装形式，所以软件在PCB中装入网络表时找不到对应件的封装。
Protel中ERC错误中英对照大全
Protel中ERC错误中英对照大全星期日, 08/29/2010 - 15:18 —诸葛匠人在PROTEL DXP2004中的DRC规则检查项目,对于一些英文水平较薄弱的朋友是一个大难题,英文水平有限,仅供参考:PROTEL DXP2004 DRC 规则英文对照一、Error Reporting 错误报告A：Violations Associated with Buses 有关总线电气错误的各类型（共12项）bus indices out of range 总线分支索引超出范围Bus range syntax errors 总线范围的语法错误Illegal bus range values 非法的总线范围值Illegal bus definitions 定义的总线非法Mismatched bus label ordering 总线分支网络标号错误排序Mismatched bus/wire object on wire/bus 总线/导线错误的连接导线/总线Mismatched bus widths 总线宽度错误Mismatched bus section index ordering 总线范围值表达错误Mismatched electrical types on bus 总线上错误的电气类型Mismatched generics on bus (first index) 总线范围值的首位错误Mismatched generics on bus (second index) 总线范围值末位错误Mixed generics and numeric bus labeling 总线命名规则错误B：Violations Associated Components 有关元件符号电气错误（共20项）Component Implementations with duplicate pins usage 元件管脚在原理图中重复被使用Component Implementations with invalid pin mappings 元件管脚在应用中和PCB封装中的焊盘不符Component Implementations with missing pins in sequence 元件管脚的序号出现序号丢失Component contaning duplicate sub-parts 元件中出现了重复的子部分Component with duplicate Implementations 元件被重复使用Component with duplicate pins 元件中有重复的管脚Duplicate component models 一个元件被定义多种重复模型Duplicate part designators 元件中出现标示号重复的部分Errors in component model parameters 元件模型中出现错误的的参数Extra pin found in component display mode 多余的管脚在元件上显示Mismatched hidden pin component 元件隐藏管脚的连接不匹配Mismatched pin visibility 管脚的可视性不匹配Missing component model parameters 元件模型参数丢失Missing component models 元件模型丢失Missing component models in model files 元件模型不能在模型文件中找到Missing pin found in component display mode 不见的管脚在元件上显示Models found in different model locations 元件模型在未知的路径中找到Sheet symbol with duplicate entries 方框电路图中出现重复的端口Un-designated parts requiring annotation 未标记的部分需要自动标号Unused sub-part in component 元件中某个部分未使用C：violations associated with document 相关的文档电气错误（共10项）conflicting constraints 约束不一致的duplicate sheet symbol name 层次原理图中使用了重复的方框电路图duplicate sheet numbers 重复的原理图图纸序号missing child sheet for sheet symbol 方框图没有对应的子电路图missing configuration target 缺少配置对象missing sub-project sheet for component 元件丢失子项目multiple configuration targets 无效的配置对象multiple top-level document 无效的顶层文件port not linked to parent sheet symbol 子原理图中的端口没有对应到总原理图上的端口sheet enter not linked to child sheet 方框电路图上的端口在对应子原理图中没有对应端口D：violations associated with nets 有关网络电气错误（共19项）adding hidden net to sheet 原理图中出现隐藏网络adding items from hidden net to net 在隐藏网络中添加对象到已有网络中auto-assigned ports to device pins 自动分配端口到设备引脚duplicate nets 原理图中出现重名的网络floating net labels 原理图中有悬空的网络标签global power-objects scope changes 全局的电源符号错误net parameters with no name 网络属性中缺少名称net parameters with no value 网络属性中缺少赋值nets containing floating input pins 网络包括悬空的输入引脚nets with multiple names 同一个网络被附加多个网络名nets with no driving source 网络中没有驱动nets with only one pin 网络只连接一个引脚nets with possible connection problems 网络可能有连接上的错误signals with multiple drivers 重复的驱动信号sheets containing duplicate ports 原理图中包含重复的端口signals with load 信号无负载signals with drivers 信号无驱动unconnected objects in net 网络中的元件出现未连接对象unconnected wires 原理图中有没连接的导线E：Violations associated with others有关原理图的各种类型的错误(3项)No Error 无错误Object not completely within sheet boundaries 原理图中的对象超出了图纸边框Off-grid object原理图中的对象不在格点位置F：Violations associated with parameters 有关参数错误的各种类型same parameter containing different types 相同的参数出现在不同的模型中same parameter containing different values 相同的参数出现了不同的取值二、Comparator 规则比较A：Differences associated with components 原理图和PCB上有关的不同(共16项)Changed channel class name 通道类名称变化Changed component class name 元件类名称变化Changed net class name 网络类名称变化Changed room definitions 区域定义的变化Changed Rule 设计规则的变化Channel classes with extra members 通道类出现了多余的成员Component classes with extra members 元件类出现了多余的成员Difference component 元件出现不同的描述Different designators 元件标示的改变Different library references 出现不同的元件参考库Different types 出现不同的标准Different footprints 元件封装的改变Extra channel classes 多余的通道类Extra component classes 多余的元件类Extra component 多余的元件Extra room definitions 多余的区域定义B：Differences associated with nets 原理图和PCB上有关网络不同（共6项）Changed net name 网络名称出现改变Extra net classes 出现多余的网络类Extra nets 出现多余的网络Extra pins in nets 网络中出现多余的管脚Extra rules 网络中出现多余的设计规则Net class with Extra members 网络中出现多余的成员C：Differences associated with parameters 原理图和PCB上有关的参数不同（共3项）Changed parameter types 改变参数类型Changed parameter value 改变参数的取值Object with extra parameter 对象出现多余的参数【Violations Associated with Buses】栏——总线电气错误类型（1）【Bus indices out ofrange】：总线分支索引超出范围。
protel99se的erc检查,网络表的生成,报表的生成,打印原理图
33
• Sheets to Netlist：本选项的功能是设定ERC 的检查范围
2021/5/27
9
ERC的检查范围
• Active sheet：只对当前打开的电路图文件进 行ERC检查
• Active project：对当前打开电路图的整个项 目进行ERC检查
• Active sheet plus sub sheets：对当前打开 的电路图及其子电路图进行ERC检查
2021/5/27
21
网络表的生成
• 设置完毕后,单击ok出现：
2021/5/27
22
网络表格式
• Protel网络表格式
– 标准的Protel网络表格式 – 所有字符均为ASCII文本字符 – 由2部分组成，分别为“元件描述”和“电路的所
有网络”
• Protel 2网络表格式
– 扩展的Protel网络表格式 – 由三部分组成，分别为：元件描述，网络描述 ，
原理图编号附加到网络名称上，可以识别网络在哪一 张电路图上，使用这个选项有利于跟踪错误。 • Descend into sheet parts复选框：如果电路中有电路 图式元件，确定是否将生成网络表的处理深入到元件 的电路图内部，将它也作为电路图一并处理，并生成 网络表。 • Include un-named single pin nets复选框：确定是否 将电路中没有命名的单个元件转换为网络。
Set Defaults按钮
规则设置阵列
2021/5/27
12
Legend选项区域
• No Report：表示正确的，用绿色小方格表示。 在进行ERC检查时，会认为这种连接没有问题， 不会给出任何错误或警告信息
• Error：表示错误的，用红色小方格表示。在 进行ERC检查时，若发现这种连接将给出含有 Error的错误信息
Protel 99SE 电气规则检查(ERC)时遇到的错误中文解释
4. duplicate nets 原理图中出现重名的网络
5. floating net labels 原理图中有悬空的网络标签
6. global power-objects scope changes 全局的电源符号错误
11. nets with no driving source 网络中没有驱动
12. nets with only one pin 网络只连接一个引脚
13. nets with possible connection problems 网络可能有连接上的错误
14. signals with multiple drivers 重复的驱动信号
1. Component Implementations with duplicate pins usage 元件管脚在原理图中重复被使用
2. Component Implementations with invalid pin mappings 元件管脚在应用中和PCB封装中的焊盘不符
3. Component Implementations with missing pins in sequence 元件管脚的序号出现序号丢失
A：Violations Associated with Buses 有关总线电气错误的各类型（共12项）
1. bus indices out of range 总线分支索引超出范围
2. Bus range syntax errors 总线范围的语法错误
3. Illegal bus range values 非法的总线范围值
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Protel99se中常见的ERC错误
1、Multiple net names on net:检测“同一网络命名多个网络名称”的错误
2、Unconnected net labels:“未实际连接的网络标号”的警告性检查
3、Unconnected power objects:“未实际连接的电源图件”的警告性检查
4、Duplicate sheet mnmbets:检测“电路图编号重号”
解决方法是：在弹出的option对话框中，单击organization标签，在下面的sheet NO.里面填好标号，不要重复了。
5、Duplicate component designator:“元件编号重号”
6、bus label format errors:“总线标号格式错误”
7、Floating input pins:“输入引脚浮接”
8、Suppress warnings:“检测项将忽略所有的警告性检测项,不会显示具有警告性错误的测试报告”
9、Create report file:“执行完测试后程序是否自动将测试结果存在报告文件中”
10、Add error markers:是否会自动在错误位置放置错误符号。