门电路1 ppt课件
合集下载
数字逻辑课件——门电路概述
其中，i为流过二极管的电流；u为加到二极
管两端的电压；UT
kT q
k为玻耳兹曼常数，T为热力学温度，q为电子电荷， 在常温下（即结温为27℃，T = 300K），VT ≈26mV； IS为反相饱和电流。
它和二极管的材料、工艺和尺寸有关，但对每只二 极管而言，它是一个定值。
9
i
二极管的特性也可用图 2-1-4的伏安特性曲线描 述。
5
2.1.2 半导体器件的开关特性
▪ 1. 半导体二极管的开关特性
因为半导体二极管具有单向导
电性，即外加正电压时导通，
+VCC
外加反电压时截止，所以它相
当于一个受外加电压极性控制
D
R
的开关，
uI
uO
S
如果用它取代图2-1-1中的S， 图2-1-3 二极管开关电路 就得到了图2-1-3所示的二极
管开关电路。
•以图2-1-10为例，设图中MOS管为
N沟道增强型，它的开启电压为UTN ， 则当uI = uGS < UTN时，MOS管工作
在截止区，D-S之间没有形成导电 沟道，沟道间电阻为109～1010Ω， 呈高阻状态，因此D-S间的状态就
像开关断开一样。
图2-1-10 MOS管的 开关电路
20
当uI = uGS > UTN时，且uGD > UTN，则
当uI ≤ 0时，uBE ≤ 0，三极管工
作在截止区，其工作特点是基极电
流iB ≈ 0，集电极电流iC = ICE
≈ 0，因此三极管的集-射极之间 相当于一个断开的开关。
输出电压为uo = UOH ≈ VCC 。
图2-1-7 双极型三 极管开关电路
16
(数字电子技术基础)第2章. 门电路
（2-13）
• 小规模集成电路(SSI-Small Scale 小规模集成电路(SSI(SSI Integration)， 每片组件内包含10~100 10~100个元件 Integration)， 每片组件内包含10~100个元件 10~20个等效门 个等效门) (或10~20个等效门)。 • 中规模集成电路(MSI-Medium Scale 中规模集成电路(MSI (MSIIntegration)，每片组件内含100~1000 100~1000个元件 Integration)，每片组件内含100~1000个元件 20~100个等效门 个等效门) (或20~100个等效门)。 • 大规模集成电路(LSI-Large Scale 大规模集成电路(LSI (LSIIntegration)， 每片组件内含1000~100 000个 Integration)， 每片组件内含1000~100 000个 元件( 100~1000个等效门 个等效门) 元件(或100~1000个等效门)。 • 超大规模集成电路(VLSI-Very Large Scale 超大规模集成电路(VLSI (VLSIIntegration)， 每片组件内含100 000个元件 Integration)， 每片组件内含100 000个元件 1000个以上等效门 个以上等效门) (或1000个以上等效门)。
•
+5V
R1
T1
T5 R3
•
（2-30）
前级
后级
灌电流的计算
饱和
I OL
5 − T5压降 − T1的be结压降 = R1
5 − 0.3 − 0.7 ≈ 1.4mA = 3
（2-31）
关于电流的技术参数
名称及符号 输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL（max） IOH 及其极限 IOH (max) 含义 输入为低电平时流入输 入端的电流-1 入端的电流 .4mA。 。 输入为高电平时流入输 入端的电流几十 几十μ 。 入端的电流几十μA。 当 IOL> IOL(max)时，输出 不再是低电平。 不再是低电平。 当 IOH >IOH(max)时， 输出 不再是高电平。 不再是高电平。
• 小规模集成电路(SSI-Small Scale 小规模集成电路(SSI(SSI Integration)， 每片组件内包含10~100 10~100个元件 Integration)， 每片组件内包含10~100个元件 10~20个等效门 个等效门) (或10~20个等效门)。 • 中规模集成电路(MSI-Medium Scale 中规模集成电路(MSI (MSIIntegration)，每片组件内含100~1000 100~1000个元件 Integration)，每片组件内含100~1000个元件 20~100个等效门 个等效门) (或20~100个等效门)。 • 大规模集成电路(LSI-Large Scale 大规模集成电路(LSI (LSIIntegration)， 每片组件内含1000~100 000个 Integration)， 每片组件内含1000~100 000个 元件( 100~1000个等效门 个等效门) 元件(或100~1000个等效门)。 • 超大规模集成电路(VLSI-Very Large Scale 超大规模集成电路(VLSI (VLSIIntegration)， 每片组件内含100 000个元件 Integration)， 每片组件内含100 000个元件 1000个以上等效门 个以上等效门) (或1000个以上等效门)。
•
+5V
R1
T1
T5 R3
•
（2-30）
前级
后级
灌电流的计算
饱和
I OL
5 − T5压降 − T1的be结压降 = R1
5 − 0.3 − 0.7 ≈ 1.4mA = 3
（2-31）
关于电流的技术参数
名称及符号 输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL（max） IOH 及其极限 IOH (max) 含义 输入为低电平时流入输 入端的电流-1 入端的电流 .4mA。 。 输入为高电平时流入输 入端的电流几十 几十μ 。 入端的电流几十μA。 当 IOL> IOL(max)时，输出 不再是低电平。 不再是低电平。 当 IOH >IOH(max)时， 输出 不再是高电平。 不再是高电平。
深入详解逻辑门电路
输入端悬空时，VCC通过R1加在 T1集电结、T2、T5发射结上，使T2、T5 导通，输出低电平。故相当于输入端 接高电平。 ★
R1 4kΩ
VCC VB1=2.1V
T1
be2
be5
28
二、输出特性（输出电压随负载电流的变化情况）
1.高电平输出特性 输出高电平时，T4导通，T5截止,
R2
VCC R4
b1 c1 T1
T3
T2
R5
T4
+5V F
F ABC
R3
输入级 倒相级
T5
输出级15
R1 3k b1
R2 750
c2
V3
V1 c1
V2
A B C
e1 e2 e3
R3
R4 3k
360
UCC＝ ＋5 V R5 100
V4 F
V5 UO
UCC
R1 b
e1e2e3 c ABC
UCC
A e1 VD1 B e2 VD2 C e3 VD3
2.1.4 半导体三极管的开关特性
1. 三极管开关电路
VCC
RB + vI iB -
Rc iC +
vO
-
③vI继续增加，RC上的压降也随之增 大，vCE下降，当vCE↓≈0时，三极管 处于深度饱和状态， vO≈0，为低电 平。
注：当VCE=VBE时，三极管为临界饱和导通；
集电极临界饱和导通电流 ICS≈VCC/RC 基极临界饱和导通电流 IBS=ICS/β=VCC/ (β RC)
★
负号表示输入电流流出门.
26
2.vI=VIH=3.6V时
VIH=3.6V IIH=?
R1 4kΩ
VCC VB1=2.1V
T1
be2
be5
28
二、输出特性（输出电压随负载电流的变化情况）
1.高电平输出特性 输出高电平时，T4导通，T5截止,
R2
VCC R4
b1 c1 T1
T3
T2
R5
T4
+5V F
F ABC
R3
输入级 倒相级
T5
输出级15
R1 3k b1
R2 750
c2
V3
V1 c1
V2
A B C
e1 e2 e3
R3
R4 3k
360
UCC＝ ＋5 V R5 100
V4 F
V5 UO
UCC
R1 b
e1e2e3 c ABC
UCC
A e1 VD1 B e2 VD2 C e3 VD3
2.1.4 半导体三极管的开关特性
1. 三极管开关电路
VCC
RB + vI iB -
Rc iC +
vO
-
③vI继续增加，RC上的压降也随之增 大，vCE下降，当vCE↓≈0时，三极管 处于深度饱和状态， vO≈0，为低电 平。
注：当VCE=VBE时，三极管为临界饱和导通；
集电极临界饱和导通电流 ICS≈VCC/RC 基极临界饱和导通电流 IBS=ICS/β=VCC/ (β RC)
★
负号表示输入电流流出门.
26
2.vI=VIH=3.6V时
VIH=3.6V IIH=?
门电路
电路图
13
5.MOS管的四种类型
(1)N沟道增强型 (2)P沟道增强型
(3)N沟道耗尽型 (4)P沟道耗尽型 P沟道增强型： 开启电压 夹断电压
14
15
第三节 最简单的与、或、非门电路 由于这些电路有严重的缺点，在集成电路中 并不使用，但可帮助理解集成门的工作原理。 一、二极管与门 设：VCC=5V, VIH=3V, VIL=0V VA=VB=0V D1,D2导通，VY=0.7V VA=VB=3V D1,D2导通，VY=3.7V VA=3V,VB=0V D2导通，D1截止，VY=0.7V VA=0V,VB=3V D1导通，D2截止，VY=0.7V
截止时
饱和时
当输入信号使三极管在截止和饱和两种状态之间迅速转换 时，三极管内部电荷的建立和消散都需要时间，因而集电极电 流的变化将滞后于输入电压的变化。从而导致输出电压滞后于 输入电压的变化。 也可以理解为三极管的结电容起作用。 注意：三极管饱和越深，由饱和到截止的延迟时间越长。
9
（二）MOS管的开关特性
它是由于二极管正 向导通时PN结两侧的多 数载流子扩散到对方形 成电荷存储引起的。 D i RL
tre
6
二、半导体三极管的开关特性 （一）双极型三极管的开关特性 1.静态特性 基本开关电路如图： 可用输入输出特性来描述。 可用图解法分析电路：
输入特性
输出特性
7
CE =VCC-iCRC
开关特性可归纳为下表：
一、TTL反向器的电路结构和工作原理 20 TTL (Transistor-Transistor Logic):三极管—三极管逻辑电路。
1.电路结构（以74系列非门为例） 4.1? 2.工作原理 VCC=5V,VIH=3.4V,VIL=0.2V I =VIL: 2.1 0.9 T1导通，深饱和 3.4 0.3 T2,T5截止。因为T5有漏电 0.2 1.4 流，可等效为大电阻。 T4导通，忽略R2压降，可求出 O =3.6V=VOH
门电路及组合逻辑电路(数字电路与数字信号)知识与技术培训课件PPT82页
二、数字信号的主要参数
V(V)
5
Vm
0
tw
T
t(ms)
一个理想的周期性数字信号，可用以下几个参数来描绘：
Vm——信号幅度。 T——信号的重复周期。
tW——脉冲宽度。 q——占空比。其定义为：
q(%) tW 100% T
V (V)
图中所示为
5
三个周期相同 (a)
（T=20ms），但
幅度、脉冲宽度
一、 逻辑代数的基本运算规则和定理
（1）常量之间的关系
与运算：0 0 0 或运算：0 0 0
非运算： 1 0
01 0 0 11
0 1
1 0 0 1 0 1
111 1 11
（2）基本运算
与运算： A 0 0 A 1 A A A A A A 0 或运算： A 0 A A 1 1 A A A A A 1
＝(5.25)10
各数位的权是２的幂
二进制数只有0和1两个数码，它的每一位都可以用电子元件来实现，且运算规则 简单，相应的运算电路也容易实现。
运算 规则
加法规则：0+0=0，0+1=1，1+0=1，1+1=10 乘法规则：0.0=0， 0.1=0 ，1.0=0，1.1=1
（1）数制：十六进制
数码为：0～9、A～F；基数是16。 运算规律：逢十六进一，即：F＋1＝10。 十六进制数的权展开式： 如：(D8.A)2＝ 13×161 ＋8×160＋10 ×16－1＝(216.625)10
证明： A AB (A A)( A B)
分配率 A+BC=(A+B)(A+C)
1 (A B)
A+A=1
AB
《门电路的概念》课件
或门是实现逻辑或运算的电子元件。当输入两个或两个以上的信号时，只要有一个输入信号为高电平（或逻辑1），或门就 会输出高电平（或逻辑1）；只有当所有输入信号都为低电平（或逻辑0）时，或门才会输出低电平（或逻辑0）。
非门的工作原理
逻辑非运算的执行者
非门是实现逻辑非运算的电子元件。当输入高电平（或逻辑1）时，非门会输出低电平（或逻辑0）； 当输入低电平（或逻辑0）时，非门会输出高电平（或逻辑1）。
满足功能需求：门电路的设计应满足系统的功能需求，确保信号的正常传输和处理 。
门电路的设计原则与步骤
优化性能参数：在满足功能需求的前提下，应尽量优化门电路的性能参数，如功耗、响应速 度、稳定性等。
降低成本：选择合适的器件和工艺，以降低门电路的制作成本。
总结词：设计步骤
门电路的设计原则与步骤
01
02
《门电路的概念》ppt课件
目录
• 门电路的简介 • 基本门电路 • 门电路的工作原理 • 门电路的特性与参数 • 门电路的设计与实现 • 门电路的发展趋势与展望
01
门电路的简介
门电路的定义
总结词
基本逻辑单元
详细描述
门电路是数字电路中的基本逻辑单元，用于实现基本的逻辑功能。
门电路的分类
总结词
与门、或门、非门等
详细描述
根据实现不同逻辑功能，门电路可分为与门、或门、非门、与非门、或非门等类 型。
门电路的应用
总结词
数字系统、计算机等
详细描述
门电路广泛应用于数字系统、计算机、通信等领域，是实现逻辑控制和数据处理的基础元件。
02
基本门电路
与门
01
02
03
功能描述
只有当所有输入都为高电 平时，输出才为高电平。
非门的工作原理
逻辑非运算的执行者
非门是实现逻辑非运算的电子元件。当输入高电平（或逻辑1）时，非门会输出低电平（或逻辑0）； 当输入低电平（或逻辑0）时，非门会输出高电平（或逻辑1）。
满足功能需求：门电路的设计应满足系统的功能需求，确保信号的正常传输和处理 。
门电路的设计原则与步骤
优化性能参数：在满足功能需求的前提下，应尽量优化门电路的性能参数，如功耗、响应速 度、稳定性等。
降低成本：选择合适的器件和工艺，以降低门电路的制作成本。
总结词：设计步骤
门电路的设计原则与步骤
01
02
《门电路的概念》ppt课件
目录
• 门电路的简介 • 基本门电路 • 门电路的工作原理 • 门电路的特性与参数 • 门电路的设计与实现 • 门电路的发展趋势与展望
01
门电路的简介
门电路的定义
总结词
基本逻辑单元
详细描述
门电路是数字电路中的基本逻辑单元，用于实现基本的逻辑功能。
门电路的分类
总结词
与门、或门、非门等
详细描述
根据实现不同逻辑功能，门电路可分为与门、或门、非门、与非门、或非门等类 型。
门电路的应用
总结词
数字系统、计算机等
详细描述
门电路广泛应用于数字系统、计算机、通信等领域，是实现逻辑控制和数据处理的基础元件。
02
基本门电路
与门
01
02
03
功能描述
只有当所有输入都为高电 平时，输出才为高电平。
《基本门电路》课件
04
基本门电路的实例分析
与门的实例分析
总结词
实现逻辑与运算
详细描述
与门是一种基本的逻辑门电路，它实现逻辑与运算。当 输入信号同时为高电平时，输出信号为高电平；当输入 信号中至少有一个为低电平时，输出信号为低电平。
或门的实例分析
总结词
实现逻辑或运算
详细描述
或门是一种基本的逻辑门电路，它实现逻辑或运算。当输入信号中至少有一个为高电平时，输出信号为高电平； 当输入信号同时为低电平时，输出信号为低电平。
总结词
与非门是一种逻辑门电路，其输出信号在任一输入信号为高电平时为低电平，在所有输 入信号都为低电平时为高电平。
详细描述
与非门的符号通常是一个方框，其中有两个输入端和一个输出端。当两个输入端中至少 有一个输入高电平时，输出端输出低电平；当两个输入端都输入低电平时，输出端输出
高电平。与非门具有与非逻辑功能，可以实现信号的逻辑组合、控制和互锁等功能。
门电路的分类
总结词：分类标准
详细描述：根据其功能和结构，门电路可以分为多种类型，如与门、或门、非门 等。这些不同类型的门电路具有不同的输入和输出逻辑关系。
门电路的应用
总结词：实际应用
详细描述：门电路在计算机、通信、控制等领域有广泛的应用。例如，计算机的CPU内部就大量使用了门电路来实现各种逻 辑运算和数据处理功能。
或非门的符号与特性
总结词
或非门是一种逻辑门电路，其输出信号仅在所有输入信 号都为低电平时才为低电平。
详细描述
或非门的符号通常是一个方框，其中有两个输入端和一 个输出端。当两个输入端中至少有一个输入低电平时， 输出端输出低电平；当两个输入端都输入高电平时，输 出端输出高电平。或非门具有或非逻辑功能，可以实现 信号的逻辑组合、控制和互锁等功能。
第三章(1)门电路---CMOS
G2 门 v I 范围
输入低电平的上限值 VIL(max)
输入高电平的下限值 VIH(min)
输出高电平的下限值 VOH(min)
输出低电平的上限值 VOL(max)
3.1.2 逻辑门电路的一般特性
2.噪声容限：在保证输出电平不 变的条件下，输入电平允许波动 的范围。它表示门电路的抗干扰
驱动门
01 1
数据输入端
EN A B
其他三态与非门： A
&
逻辑符号 B
低电平有效
2.产生的高、低电平半导体器件
iC
VCC Rc
Rb vI
VCC Rc
vo
vCE VCC
工作在饱和区:输出低电平 工作在截止区:输出高电平
3.1.3 MOS开关及其等效电路
场效应三极管
利用电场效应来控制电流的三极管，称为场效应管，也 称单极型三极管。
由金属、氧化物和半导体制成。称为金属 -氧化物-半导体场 效应管，或简称 MOS 场效应管。
2、 逻辑门电路的分类 分立门电路
逻辑门电路 集成门电路
二极管门电路 三极管门电路
MOS门电路
TTL门电路
NMOS 门 PMOS门 CMOS门
TTL系列门
开关速度较快 平均延迟时间：3~10ns 结构复杂、集成度低 功耗高（2~20mw ）
MOS门
开关速度稍低
平均延迟时间：75ns 结构和制造工艺简单 容易实现高密度制作 功耗低（0.01mw）
IOL= nIIL
IIL
…
灌电流
1
IIL n个
NOL
?
I OL (驱动门) I IL (负载门)
3.1.2 逻辑门电路的一般特性
输入低电平的上限值 VIL(max)
输入高电平的下限值 VIH(min)
输出高电平的下限值 VOH(min)
输出低电平的上限值 VOL(max)
3.1.2 逻辑门电路的一般特性
2.噪声容限：在保证输出电平不 变的条件下，输入电平允许波动 的范围。它表示门电路的抗干扰
驱动门
01 1
数据输入端
EN A B
其他三态与非门： A
&
逻辑符号 B
低电平有效
2.产生的高、低电平半导体器件
iC
VCC Rc
Rb vI
VCC Rc
vo
vCE VCC
工作在饱和区:输出低电平 工作在截止区:输出高电平
3.1.3 MOS开关及其等效电路
场效应三极管
利用电场效应来控制电流的三极管，称为场效应管，也 称单极型三极管。
由金属、氧化物和半导体制成。称为金属 -氧化物-半导体场 效应管，或简称 MOS 场效应管。
2、 逻辑门电路的分类 分立门电路
逻辑门电路 集成门电路
二极管门电路 三极管门电路
MOS门电路
TTL门电路
NMOS 门 PMOS门 CMOS门
TTL系列门
开关速度较快 平均延迟时间：3~10ns 结构复杂、集成度低 功耗高（2~20mw ）
MOS门
开关速度稍低
平均延迟时间：75ns 结构和制造工艺简单 容易实现高密度制作 功耗低（0.01mw）
IOL= nIIL
IIL
…
灌电流
1
IIL n个
NOL
?
I OL (驱动门) I IL (负载门)
3.1.2 逻辑门电路的一般特性
第三章_门电路
空穴
+3
硼原子
+4
10
归纳
1、杂质半导体中两种载流子浓度不同，分为多 ◆数载流子和少数载流子（简称多子、少子）。 2、杂质半导体中多数载流子的数量取决于掺杂 ◆ 浓度，少数载流子的数量取决于温度。
◆ 3、杂质半导体中起导电作用的主要是多子。 ◆ 4、N型半导体中电子是多子，空穴是少子；
P型半导体中空穴是多子，电子是少子。
多数载流子（多子）：电子。取决于掺杂浓度； 少数载流子（少子）：空穴。取决于温度。
8
N型半导体
磷原子
+4
+4
多余电子
+5
+4
9
2）P型半导体
在硅或锗晶体（四价）中掺入少量的三价元素硼， 使空穴浓度大大增加。 多数载流子（多子）：空穴。取决于掺杂浓度； 少数载流子（少子）：电子。取决于温度。
+4
+4
D
+ vＩ -
当vI=VIH时，D截止，vO=VCC=VOH
用vI的高低电平控制二极管的开关状态， 在输出端得到高、低电平输出信号
33
二极管的开关特性
i
E
D
正向导通时
20℃
UD(ON)≈0.7V（硅） 0.3V（锗）
U(BR) IS 0 Uon u
RD≈几Ω ～几十Ω
相当于开关闭合
34
二极管的等效模型
求： uO的波形 解： 此类电路的分析方法： 将二极管看成理想二极管
当D的阳极电位高于阴极电位时， D导通，将D作为一短路线； 当D的阳极电位低于阴极电位时， D截止，将D作为一断开的开关； 10V 5V
uO
ui
t
门电路
19
2. 3. 5电压传输特性 电压传输特性
& Ui Uo 输出低电平
开门电压：VON 关门电压：VOFF
输出高电平 UON UOH
UOLUOff
高电平噪声容限：VNL=VOFF-VOL=0.8-0.4=0.4V 低电平噪声容限：VNH=VOH-VON=2.4-2.0=0.4V
20
负载能力
21
CMOS门电路
iB＞IBS 发射结正偏 集电结正偏 uBE>0，uBC>0 iC＝ICS uCE＝UCES＝ 0.3V 很小， 相当开关闭合 11
三极管非门
+5V +3V
uA
R1
uF 0.3V 3.7V
A R2
iB
uo(F)
3V 0V
12
b c e c b
e
Vcc=5V b1
A B C
2.8K c1 A B C
4
2.2二极管和三极管的开关特性
Vcc R Vi K 三极管开关 Vo
Vcc
高电平下限
1
低电平上限
0.3V
0
K打开---Vo=Vcc， 输出高电平 K闭合---Vo=0.3V，输出低电平
5
二极管的开关特性
（1）单向导电性→正向导通与反向截止 ）单向导电性→ （2）说明： ）说明： 必须限制正向电流； 必须限制正向电流；
u = (3×0.7)V = 2.1 V 3.6 V B1
uC1 = uB2 = 1.4 V uE2 = uB4 = 0.7 V
T4
T1 正常放大时 :发射结正偏，集电结反偏，即 uC> uB > uE 发射结正偏，集电结反偏， 发射结正偏 现在 : uE> uB > uC ，即 β i ≈ 0.02 i b 发射结反偏 倒置放大 i c′′ = βi ib i e′′ =(1+ βi )ib c e 集电结正偏
2. 3. 5电压传输特性 电压传输特性
& Ui Uo 输出低电平
开门电压：VON 关门电压：VOFF
输出高电平 UON UOH
UOLUOff
高电平噪声容限：VNL=VOFF-VOL=0.8-0.4=0.4V 低电平噪声容限：VNH=VOH-VON=2.4-2.0=0.4V
20
负载能力
21
CMOS门电路
iB＞IBS 发射结正偏 集电结正偏 uBE>0，uBC>0 iC＝ICS uCE＝UCES＝ 0.3V 很小， 相当开关闭合 11
三极管非门
+5V +3V
uA
R1
uF 0.3V 3.7V
A R2
iB
uo(F)
3V 0V
12
b c e c b
e
Vcc=5V b1
A B C
2.8K c1 A B C
4
2.2二极管和三极管的开关特性
Vcc R Vi K 三极管开关 Vo
Vcc
高电平下限
1
低电平上限
0.3V
0
K打开---Vo=Vcc， 输出高电平 K闭合---Vo=0.3V，输出低电平
5
二极管的开关特性
（1）单向导电性→正向导通与反向截止 ）单向导电性→ （2）说明： ）说明： 必须限制正向电流； 必须限制正向电流；
u = (3×0.7)V = 2.1 V 3.6 V B1
uC1 = uB2 = 1.4 V uE2 = uB4 = 0.7 V
T4
T1 正常放大时 :发射结正偏，集电结反偏，即 uC> uB > uE 发射结正偏，集电结反偏， 发射结正偏 现在 : uE> uB > uC ，即 β i ≈ 0.02 i b 发射结反偏 倒置放大 i c′′ = βi ib i e′′ =(1+ βi )ib c e 集电结正偏
数字电子技术基础第二章门电路课件
内内电电场场
IF
外加的正向电压有一 部分降落在PN结区，方 向与PN结内电场方向相 反，削弱了内电场。于是， 内电场对多数载流子扩散 运动的阻碍减弱，扩散电 流加大。扩散电流远大于 漂移电流，可忽略漂移电 流的影响，PN结呈现低 阻性。
数字电子技术基础第二章门电路课件
反向截至
PN结 P 外电场 NN
数字电子技术基础第二章门电路课件
• PN节的动态开关特性
– 动态开关特性是指二极管由导通到截止，或由截止到 导通，瞬变状态下的特性
v
动态时，加到两边的电压突
t
然反向时，电流的变化要稍
微滞后，这是因为PN结要建
i
立起足够的电荷梯度后才有
扩散运动
t
数字电子技术基础第二章门电路课件
三极管的开关特性
数字电路中，三极管作为开关使用， 它工作在饱和区和截 止区，对应电路的两个状态
R 1A
0
&
B
&
&
Y
C
&
数字电子技术基础第二章门电路课件
【例3】 三层楼房，楼道只有一盏灯。试设计该楼道灯控制电 路。要求：在每一层均可控制开关。
开关—A、B、C
合——“1” 开——“0”
灯—Y
亮——“1” 灭——“0”
A、B、C Y
000
0
001
010
1
100
011
101 0
110 111 1
CB A Y 0 00 0 001 1 010 1 011 0 10 0 1 10 1 0 110 0 111 1
数字电子技术基础第二章门电路课件
组合逻辑电路设计
（1）根据设计要求，定义输入、输出逻辑变量，并给输 入、输出逻辑变量赋值，即用0和1表示信号的有关 状态；
IF
外加的正向电压有一 部分降落在PN结区，方 向与PN结内电场方向相 反，削弱了内电场。于是， 内电场对多数载流子扩散 运动的阻碍减弱，扩散电 流加大。扩散电流远大于 漂移电流，可忽略漂移电 流的影响，PN结呈现低 阻性。
数字电子技术基础第二章门电路课件
反向截至
PN结 P 外电场 NN
数字电子技术基础第二章门电路课件
• PN节的动态开关特性
– 动态开关特性是指二极管由导通到截止，或由截止到 导通，瞬变状态下的特性
v
动态时，加到两边的电压突
t
然反向时，电流的变化要稍
微滞后，这是因为PN结要建
i
立起足够的电荷梯度后才有
扩散运动
t
数字电子技术基础第二章门电路课件
三极管的开关特性
数字电路中，三极管作为开关使用， 它工作在饱和区和截 止区，对应电路的两个状态
R 1A
0
&
B
&
&
Y
C
&
数字电子技术基础第二章门电路课件
【例3】 三层楼房，楼道只有一盏灯。试设计该楼道灯控制电 路。要求：在每一层均可控制开关。
开关—A、B、C
合——“1” 开——“0”
灯—Y
亮——“1” 灭——“0”
A、B、C Y
000
0
001
010
1
100
011
101 0
110 111 1
CB A Y 0 00 0 001 1 010 1 011 0 10 0 1 10 1 0 110 0 111 1
数字电子技术基础第二章门电路课件
组合逻辑电路设计
（1）根据设计要求，定义输入、输出逻辑变量，并给输 入、输出逻辑变量赋值，即用0和1表示信号的有关 状态；
逻辑门电路任务一认识基本门电路ppt课件
2．与门
CD4081BCN外形图
CD4081BCN引脚排列图
病原体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
3．或门
CD4071BCN外形图
CD4071BCN引脚排列图
病原体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
运算规则：
0＋0 = 0体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
二极管或门电路
或门的真值表
二极管或门电路
“有1出1，全0出0” 或门的逻辑表达式为：Y = A + B
（3）检查无误后，按集成电路标记口的方向插上集成 电路，方可通电测试。
病原体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
4．测试步骤及要求
测试记录表
真值表
二极管与门电路 二极管与门输入、输出关系表
病原体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
真值表——用1和0表示的所有可能的输入状态的取值 和相应的输出状态的取值所组成的表格。
与门的真值表
“有0出0，全1出1” 与门的逻辑表达式：Y = AB
1）4000系列
CMOS器件型号组成符号及意义
CMOS器件型号的符号和意义举例
病原体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
CD4081BCN外形图
CD4081BCN引脚排列图
病原体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
3．或门
CD4071BCN外形图
CD4071BCN引脚排列图
病原体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
运算规则：
0＋0 = 0体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
二极管或门电路
或门的真值表
二极管或门电路
“有1出1，全0出0” 或门的逻辑表达式为：Y = A + B
（3）检查无误后，按集成电路标记口的方向插上集成 电路，方可通电测试。
病原体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
4．测试步骤及要求
测试记录表
真值表
二极管与门电路 二极管与门输入、输出关系表
病原体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
真值表——用1和0表示的所有可能的输入状态的取值 和相应的输出状态的取值所组成的表格。
与门的真值表
“有0出0，全1出1” 与门的逻辑表达式：Y = AB
1）4000系列
CMOS器件型号组成符号及意义
CMOS器件型号的符号和意义举例
病原体侵入机体，消弱机体防御机能 ，破坏 机体内 环境的 相对稳 定性， 且在一 定部位 生长繁 殖，引 起不同 程度的 病理生 理过程
数电第三章 门电路1
3.3.4 CMOS反相器的动态特性
一 CMOS反相器传输延迟时间 输出电压的变化滞后于输入电压的变化 二 交流噪声容限 传输延迟时间越长，交流噪声容限越大 三 动态功耗 从一种稳定状态到另一种稳定状态的过程所附加的功耗
3.3.5 其它类型的CMOS门电路
一 CMOS与非门
Y AB
A=1 B=0 T4断、T3通 Y=1
352ttl反相器的电路结构和工作原理电路结构工作原理d1d2作用ttl反相器的电压传输特性截止区线性区转折区饱和区输入端噪声容限示意图输入为高电平的噪声容限vnhvohminvihmin输入为低电平的噪声容限vnlvilmaxvolmaxttl反相器的静态输入特性和输出特性一输入特性输入电压与输入电流的关系当输入电压是低电平时得到的iil1ma当输入电压是高电平时得到的iih40ua以下ttl反相器的输入端等效电路及输入特性曲线二输出特性输出电压随负载电流的变化情况1高电平输出特性74系列门电路的运用条件规定输出为高电平时最大负载电流不能超过04mattl反相器高电平输出等效电路及输出特性曲线2低电平输出特性74系列门电路的运用条件规定输出为低电平时最大负载电流不能超过16marlilt5饱和程度vcesvolttl反相器低电平输出等效电路及输出特性例
CMOS反相器的低电平输出特性
实际是T2管的漏极特性曲线
同样的IOL下，由于VOL=IOL×RON VDD↑→VGS ↑ →RON↓ →VOL ↓
CMOS反相器的高电平输出特性
由于VOH=VDD-IOH×RON IOH ↑→IOH×RON ↑ → VOH ↓ 同样的IOH下， VDD ↑ → |VGS | ↑ →RON↓ →VOH 下降幅度↓
扇出系数
三 输入端负载特性（负载电阻和输入电压的关系）
门电路.v.ppt
一、电路结构
vI=VIL=0
|vGS1|=VDD>|VGS(th)P| T1导通
vGS2=0<VGS(th)N
T2截止
vO=VDD
vI=VIH=VDD
vGS1=0<|VGS(th)P|
T1截止
vGS2=VDD>VGS(th)N
T2导通
vO=0
实现反相器的逻辑功能
2.6.1 CMOS反相器的工作原理
vI VEE R1 R2
R1
5 5 (8) 3.3 3.3 10
1.8V
VBE=1.8V>VON，T导通
2.3.3 三极管非门
A=1（VI=3V）
iB
vI vB ຫໍສະໝຸດ 1vB VBE R2
5 0.7 0.7 (8)
3.3
10
0.43mA
tPLH：输出低电平高电 平的传输延迟时间。
tPHL：输出高电平低电 平的传输延迟时间。
tPLH≥tPHL tPD为两者的平均值
2.4.3 TTL反相器的动态特性
二、交流噪声容限
正脉冲噪声容限：输出高电平降至2.0V时输入正脉冲的 幅度。
负脉冲噪声容限：输出低电平上升至0.8V时输入负脉冲 的幅度。
i VCC VD RL RD
VCC
(1
VD VCC
)
RL
(1
RD RL
)
VCC VD RL
2.2.1 半导体二极管的开关特性
反向截止
i≈0，仅有少量漏电流
动态特性
正向：延迟 反向：相对较大的反向
电流
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
➢当Vin逐渐增大，P沟道晶体管截止，N沟道 场效应晶体管导通，在1.5v-3.5v期间为不 稳定区间，变化很快，最终N沟道导通，P 沟道截止，输出为低电平。
Sec 2.2 CMOS 逻辑门
➢ CMOS 与非门 ➢ CMOS 或非门 ➢ CMOS 同向缓冲逻辑门 ➢ 与-或-非门 ➢ 异或门 ➢ 三态门
根据上面的逻辑函数图画出逻辑电路图
--------------------------------------
----------------------------------------------------------
应用实例7: 使用异或门相位的检测电路 ➢ 右图中如果A和B输 入信号分别为同向或 反向时，问电路的输 出是什么
第二章 门电路
概述
• 门电路的分类： • １．按门电路的结构分类: • CMOS：CMOS逻辑门电路 • TTL: TTL逻辑门电路 • ECL: 射极耦合逻辑门电路 • ２．按门电路的规模分类: • SSI：小规模集成电路 • MSI：中规模集成电路 • LSI：大规模集成电路 • VLSI：超大规模集成电路（ＣＰＬＤ-复杂可编程逻辑器
H L T2T3通 L
≥1
T1T4止 H H T3T4通 L
T1T2止
CMOS 同向驱动门的电路及符号
或-与-非门电路与逻辑符号
与-或-非门逻辑电路及符号
p p
p
p
N N
N N
Sec2.3.异或门和其他逻辑门
• 1. 异或门及其应用 • 2. 传输门及其应用 • 3. 三态门 • 4. 漏极开路门 • 5. “线与”逻辑
0
1
010
1
1
011
1
0
100
1
1
101
1
0
110
0
0
111
0
1
当三个变量输入为奇数个‘1’时， F2输出为‘1’
应用实例2：可编程异或/同或门
f=A⊕B⊕C=C(A⊕B)+C(A⊕B) 当C=‘0’时 f= A⊕B 当C=‘1’时 f= A⊕B 由逻辑函数可以看出
3输入逻辑变量具有可编程性质
应用实例3： 使用偶校验发生电路，产生偶校验位
解： A B X Y
2.CMOS 传输门
En
TG
A
B
使能端En=‘1’时，两个场 效应晶体管（P沟道和N沟道） 全导通，信号从A-B或B-A传 送。
PS：由于场效应晶体管沟道内阻很小，也常用于传输模拟信号
CMOS传输门的应用
P-MOS 用两个CMOS传输门，加一个反向门。
N-MOS
反向门的输出作为P沟道 场效应管的使能控制端
当Ai≠ Bi,即每对 A、B都不相等时
≥1
f=10 Y
应用实例 6
➢ 设计一个电路，将4位格雷码 G1G2G3G4 转换成 二进制码D1D2D3D4.
解：格雷码和二进制（8421）码真值表
G3 G2 G1 G0 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000
奇偶校验电路
74LS280 9位
No. of inputs
(A-I) that are high
outputs ∑even
0,2,4,6,8,
H
1,3,5,7,9,
L
∑odd L H
应用实例5: 判断两个二进制数是否相等的比较电路
当Ai=Bi,即每对 A、B都相等时
B3A3 B2A2 B1A1 B0A0
0.0v
Vin Q1 Q2 Vout 0.0V off on 5.0v 5.0v on off 0.0
VDD=+5v
Ip Q2
p-Channel
Vout IN N-Channel Q1
Vout
＋５v
3.5v
0 1.5v
开关
门门
+5v Vin
CMOS 反向器
说明
➢当Vin加低电平时，P沟道场效应晶体管导 通，有电流流过沟道，沟道电阻很小，输 出电压Vout约为+5v；
3.带有缓冲器的“与非”门
A
B Y
WITH-BUFFER-AND-NOT +
电路图及等效逻辑电路
件／ＦＰＧＡ-现场可编程逻辑器件） • ☆ASIC：专用集成电路
按门电路的逻辑功能分类
• ＡＮＤ门 • ＯＲ门 • ＮＡＮＤ门 • ＮＯＲ门 • ＡＮＤ－ＯＲ－ＮＯＴ门 • ＯD门 • ＥＸ－ＯＲ门 • 三态门
Sec2.1 CMOS 反向器
• 1.CMOS逻辑电路的逻辑电平 • 2.CMOS 反向器
三输入“与非” 二输入“与”
门
门
CMOS 与非门
A B 工作状态 F
L L T1T2通 H T3T4止
L H T2T3通 H T1T4止
=1
H L T1T4通 H
T2T3止
=0
H H T3T4通 L
&
T1T2止
CMOS 或非门
=1
A B 工作状态 F
L L T1T2通 H
=0T3T4止来自L H T1T4通 L T2T3止
B3 B2 B1 B0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
B3=G3
B2=B3 ⊕G2= G3⊕ G2
B1=B2 ⊕ G1= G3⊕G2⊕G1 B0=B1 ⊕ G0= G3⊕G2⊕G1⊕G0
使 ‘01’ 码串成 偶数个 （6个） ‘1’
1
将 输 出 补 充 到 最 高 位
把1011101加到A0-A6 1 01 11 01
奇数（5）个‘1’
1
应用实例4: 可编程偶/奇校验发生器
C=0时 C=1时
输出为0则为偶校验电路 输出为1则为奇校验电路
输出为0则为奇校验电路 输出为1则为偶校验电路
CMOS逻辑电路的逻辑电平
5.0v
Logic 1(high)
3.5v Undefined state
1.5v Logic 0(Low)
0v
MOS 晶体管作为压控电阻
D
D
G +G
S +
D
G S +
S
-G
-S N-MOS
-D P-MOS
D
G R
(U in)
S
CMOS 反向器
Vin
5.0v
3.5V 1.5V
1.异或逻辑门电路及符号
F=AB’+A’B
=1 p
ABF
000
异或 逻辑
0
1
1
关系 1 0 1
110
异或门的性质
控 制
C(A) B 00 01
F同
0
向 驱
1
动 门
1 0 1反 向
1 1 0门
异或门的可编程性
应用实例1：奇校验功能
A⊕B A⊕B⊕C
真值表
ABC
A⊕B
F2=A⊕B⊕C
000
0
0
001
Sec 2.2 CMOS 逻辑门
➢ CMOS 与非门 ➢ CMOS 或非门 ➢ CMOS 同向缓冲逻辑门 ➢ 与-或-非门 ➢ 异或门 ➢ 三态门
根据上面的逻辑函数图画出逻辑电路图
--------------------------------------
----------------------------------------------------------
应用实例7: 使用异或门相位的检测电路 ➢ 右图中如果A和B输 入信号分别为同向或 反向时，问电路的输 出是什么
第二章 门电路
概述
• 门电路的分类： • １．按门电路的结构分类: • CMOS：CMOS逻辑门电路 • TTL: TTL逻辑门电路 • ECL: 射极耦合逻辑门电路 • ２．按门电路的规模分类: • SSI：小规模集成电路 • MSI：中规模集成电路 • LSI：大规模集成电路 • VLSI：超大规模集成电路（ＣＰＬＤ-复杂可编程逻辑器
H L T2T3通 L
≥1
T1T4止 H H T3T4通 L
T1T2止
CMOS 同向驱动门的电路及符号
或-与-非门电路与逻辑符号
与-或-非门逻辑电路及符号
p p
p
p
N N
N N
Sec2.3.异或门和其他逻辑门
• 1. 异或门及其应用 • 2. 传输门及其应用 • 3. 三态门 • 4. 漏极开路门 • 5. “线与”逻辑
0
1
010
1
1
011
1
0
100
1
1
101
1
0
110
0
0
111
0
1
当三个变量输入为奇数个‘1’时， F2输出为‘1’
应用实例2：可编程异或/同或门
f=A⊕B⊕C=C(A⊕B)+C(A⊕B) 当C=‘0’时 f= A⊕B 当C=‘1’时 f= A⊕B 由逻辑函数可以看出
3输入逻辑变量具有可编程性质
应用实例3： 使用偶校验发生电路，产生偶校验位
解： A B X Y
2.CMOS 传输门
En
TG
A
B
使能端En=‘1’时，两个场 效应晶体管（P沟道和N沟道） 全导通，信号从A-B或B-A传 送。
PS：由于场效应晶体管沟道内阻很小，也常用于传输模拟信号
CMOS传输门的应用
P-MOS 用两个CMOS传输门，加一个反向门。
N-MOS
反向门的输出作为P沟道 场效应管的使能控制端
当Ai≠ Bi,即每对 A、B都不相等时
≥1
f=10 Y
应用实例 6
➢ 设计一个电路，将4位格雷码 G1G2G3G4 转换成 二进制码D1D2D3D4.
解：格雷码和二进制（8421）码真值表
G3 G2 G1 G0 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000
奇偶校验电路
74LS280 9位
No. of inputs
(A-I) that are high
outputs ∑even
0,2,4,6,8,
H
1,3,5,7,9,
L
∑odd L H
应用实例5: 判断两个二进制数是否相等的比较电路
当Ai=Bi,即每对 A、B都相等时
B3A3 B2A2 B1A1 B0A0
0.0v
Vin Q1 Q2 Vout 0.0V off on 5.0v 5.0v on off 0.0
VDD=+5v
Ip Q2
p-Channel
Vout IN N-Channel Q1
Vout
＋５v
3.5v
0 1.5v
开关
门门
+5v Vin
CMOS 反向器
说明
➢当Vin加低电平时，P沟道场效应晶体管导 通，有电流流过沟道，沟道电阻很小，输 出电压Vout约为+5v；
3.带有缓冲器的“与非”门
A
B Y
WITH-BUFFER-AND-NOT +
电路图及等效逻辑电路
件／ＦＰＧＡ-现场可编程逻辑器件） • ☆ASIC：专用集成电路
按门电路的逻辑功能分类
• ＡＮＤ门 • ＯＲ门 • ＮＡＮＤ门 • ＮＯＲ门 • ＡＮＤ－ＯＲ－ＮＯＴ门 • ＯD门 • ＥＸ－ＯＲ门 • 三态门
Sec2.1 CMOS 反向器
• 1.CMOS逻辑电路的逻辑电平 • 2.CMOS 反向器
三输入“与非” 二输入“与”
门
门
CMOS 与非门
A B 工作状态 F
L L T1T2通 H T3T4止
L H T2T3通 H T1T4止
=1
H L T1T4通 H
T2T3止
=0
H H T3T4通 L
&
T1T2止
CMOS 或非门
=1
A B 工作状态 F
L L T1T2通 H
=0T3T4止来自L H T1T4通 L T2T3止
B3 B2 B1 B0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
B3=G3
B2=B3 ⊕G2= G3⊕ G2
B1=B2 ⊕ G1= G3⊕G2⊕G1 B0=B1 ⊕ G0= G3⊕G2⊕G1⊕G0
使 ‘01’ 码串成 偶数个 （6个） ‘1’
1
将 输 出 补 充 到 最 高 位
把1011101加到A0-A6 1 01 11 01
奇数（5）个‘1’
1
应用实例4: 可编程偶/奇校验发生器
C=0时 C=1时
输出为0则为偶校验电路 输出为1则为奇校验电路
输出为0则为奇校验电路 输出为1则为偶校验电路
CMOS逻辑电路的逻辑电平
5.0v
Logic 1(high)
3.5v Undefined state
1.5v Logic 0(Low)
0v
MOS 晶体管作为压控电阻
D
D
G +G
S +
D
G S +
S
-G
-S N-MOS
-D P-MOS
D
G R
(U in)
S
CMOS 反向器
Vin
5.0v
3.5V 1.5V
1.异或逻辑门电路及符号
F=AB’+A’B
=1 p
ABF
000
异或 逻辑
0
1
1
关系 1 0 1
110
异或门的性质
控 制
C(A) B 00 01
F同
0
向 驱
1
动 门
1 0 1反 向
1 1 0门
异或门的可编程性
应用实例1：奇校验功能
A⊕B A⊕B⊕C
真值表
ABC
A⊕B
F2=A⊕B⊕C
000
0
0
001