数字电路第4章 组合逻辑电路(下)
《数字电子技术基础》第五版：第四章 组合逻辑电路
74HC42
二－十进制译码器74LS42的真值表
序号 输入
输出
A3 A2 A2 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9
0 0 000 0 111111111
1 0 001 1 011111111
2 0 010 1 101111111
3 0 011 1 110111111
4 0 100 1 111011111
A6 A4 A2
A0
A15 A13 A11 A9
A7 A5 A3
A1
I7 I6 I5 I4 I3 I2 I1 I00
S
74LS 148(1)
YS
YEE Y2 Y1
Y0
XX
I7 I6 I5 I4 I3 I2 I1 I0
S
74LS 148(2)
YS
YE Y2 Y1
Y0
X
&
G3
&
G2
&
G3
Z3
Z2
Z1
&
G3
0时1部分电路工作在d0a1a0d7d6d5d4d3d2d1d074ls153d22d20d12d10d23d21s2d13d11s1y2y1a1a0在d4a0a1a2集成电路数据选择器集成电路数据选择器74ls15174ls151路数据输入端个地址输入端输入端2个互补输出端74ls151的逻辑图a2a1a02274ls15174ls151的功能表的功能表a2a1a0a将函数变换成最小项表达式b将使能端s接低电平c地址a2a1a0作为函数的输入变量d数据输入d作为控制信号?实现逻辑函数的一般步骤cpcp000001010011100101110111八选一数据选择器三位二进制计数器33数据选择器数据选择器74ls15174ls151的应用的应用加法器是cpu中算术运算部件的基本单元
人邮社数字电路逻辑设计习题答案
习题参考解答第1章基本知识1．什么是数字信号？什么是模拟信号？（注：所有蓝色标题最后均去掉！）答案：数字信号：指信号的变化在时间上和数值上都是断续的，或者说是离散的，这类信号有时又称为离散信号。
例如，在数字系统中的脉冲信号、开关状态等。
模拟信号：指在时间上和数值上均作连续变化的信号。
例如，温度、交流电压等信号。
2．数字系统中为什么要采用二进制？答案：二进制具有运算简单、物理实现容易、存储和传送方便、可靠等优点。
3．机器数中引入反码和补码的主要目的是什么？答案：将减法运算转化为加法运算，统一加、减运算，使运算更方便。
4．BCD码与二进制数的区别是什么?答案：二进制数是一种具有独立进位制的数，而BCD码是用二进制编码表示的十进制数。
5．采用余3码进行加法运算时，应如何对运算结果进行修正？为什么？答案：两个余3码表示的十进制数相加时，对运算结果修正的方法是：如果有进位，则结果加3；如果无进位，则结果减3。
为了解决四位二进制运算高位产生的进位与一位十进制运算产生的进位之间的差值。
6．奇偶检验码有哪些优点和不足？答案：奇偶检验码的优点是编码简单，相应的编码电路和检测电路也简单。
缺点是只有检错能力，没有纠错能力，其次只能发现单错，不能发现双错。
7．按二进制运算法则计算下列各式。
答案：（1）110001 （2）110.11 （3）10000111 （4）1018．将下列二进制数转换成十进制数、八进制数和十六进制数。
答案：（1）（117）10 ，（165）8 ，（75）16（2）（0.8281）10 ，（0.65）8 ，（0.D4）16（3）（23.25）10 ，（27.2）8 ，（17. 4）169．将下列十进制数转换成二进制数、八进制数和十六进制数（精确到二进制小数点后4位）。
答案：（1）（1000001）2 ，（101）8 ，（41）16（2）（0.0100）2 ，（0.20）8 ，（0.40）16（3）（100001.0101）2 ，（41.24）8 ，（21.50）1610．写出下列各数的原码、反码和补码。
数字电子技术基础 第4章
在将两个多位二进制数相加时，除了最低位以外，每一 位都应该考虑来自低位的进位，即将两个对应位的加数 和来自低位的进位3个数相加。这种运算称为全加，所用 的电路称为全加器。
图4.3.26
全加器的卡诺图
图4.3.27 双全加器74LS183 （a）1/2逻辑图 （b）图形符号
二、多位加法器
1、串行进位加法器（速度慢）
数字电子技术基础 第四章 组合逻辑电路
Pan Hongbing VLSI Design Institute of Nanjing University
4.1 概述
数字电路分两类：一类为组合逻辑电路，另一类 为时序逻辑电路。 一、组合逻辑电路的特点
任何时刻的输出仅仅取决于该时刻的输入，与电路原 来的状态无关。 电路中不能包含存储单元。
例4.2.1 P162
图4.2.1
例3.2.1的电路
4.2.2 组合逻辑电路的设计方法
最简单逻辑电路：器件数最少，器件种类最少， 器件之间的连线最少。 步骤：
1、进行逻辑抽象 2、写出逻辑函数式 3、选定器件的类型 4、将逻辑函数化简或变换成适当的形式 5、根据化简或变换后的逻辑函数式，画出逻辑电路 的连接图 6、工艺设计
通常仅在大规模集成电 路内部采用这种结构。 图4.3.7 用二极管与门阵列组成的3线－8线译码器
最小项译码器。
图4.3.8
用与非门组成的3线－8线译码器74LS138
例4.3.2 P177
图4.3.10
用两片74LS138接成的4线－16线译码器
二、二-十进制译码器
拒绝伪码功能。
图4.3.11
4.2.2 组合逻辑电路的设计方法
数字电子基础部分答案（康华光）第04章_组合逻辑习题解答
第四章组合逻辑习题解答4．1．2 组合逻辑电路及输入波形（A.B）如图题4.1.2所示，试写出输出端的逻辑表达式并画出输出波形。
解：由逻辑电路写出逻辑表达式=+=L AB AB A B首先将输入波形分段，然后逐段画出输出波形。
当A.B信号相同时，输出为1，不同时，输出为0，得到输出波形。
如图所示4．2．1 试用2输入与非门设计一个3输入的组合逻辑电路。
当输入的二进制码小于3时，输出为0；输入大于等于3时，输出为1。
解：根据组合逻辑的设计过程，首先要确定输入输出变量，列出真值表。
由卡诺图化简得到最简与或式，然后根据要求对表达式进行变换，画出逻辑图1）设入变量为A.B.C输出变量为L，根据题意列真值表2）由卡诺图化简，经过变换得到逻辑表达式L A BC A BC=+=*3）用2输入与非门实现上述逻辑表达式4．2．7 某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。
当满足以下条件时表示同意；有三人或三人以上同意，或者有两人同意，但其中一人是叫教练。
试用2输入与非门设计该表决电路。
解： 1）设一位教练和三位球迷分别用A和B.C.D表示，并且这些输入变量为1时表示同意，为0时表示不同意，输出L表示表决结果。
L为1时表示同意判罚，为0时表示不同意。
由此列出真值表输入输出A B C D L2）由真值表画卡诺图由卡诺图化简得L=AB+AC+AD+BCD由于规定只能用2输入与非门，将上式变换为两变量的与非——与非运算式 *******L AB AC AD BCD AB AC AD B CD ==3）根据L 的逻辑表达式画出由2输入与非门组成的逻辑电路4．3．3 判断图所示电路在什么条件下产生竞争冒险，怎样修改电路能消除竞争冒险?解： 根据电路图写出逻辑表达式并化简得*L A B BC =+当A=0，C=1时，L B B =+ 有可能产生竞争冒险，为消除可能产生的竞争冒险，增加乘积项使AC ，使 *L A B BC A C =++ ，修改后的电路如图4.4.4 试用74HC147设计键盘编码电路，十个按键分别对应十进制数0～9，编码器的输出为8421BCD码。
脉冲与数字电路第四章 组合电路设计
组合电路的逻辑竞争和冒险
<4>静态险象： 输出本不应变化 产生了毛刺； 动态险象： 输出本应变化 另有毛刺
2、险象的判断：
1〉逻辑险象：当P个（1≤P ≤N）输入变量发生变化， 但函数输出最简与或式中不包含由N-P个不变变量组 成的乘积项，就可能发生逻辑冒险。 2〉功能险象：当P个（P>1）输入变量发生变化时， 若变化前后稳定时，输出在变化前后一致，在卡诺图 中由其余不变的N-P个变量组成的乘积项包含的最小 项既有1又有0，就可能发生功能冒险。
（将3位二进制数译8路输出。）
3、译码器
*〉3-8译码器扩展：（将2片3-8扩展为4-16译码器。）
3、译码器
3〉4-16译码器（74LS154）：
（将4位二进制数译10路输出。）
3、译码器
3〉BCD-10译码器（74LS154）：
（将4位二进制数译10路输出。）
3、译码器
4〉其他码变换电路： <1> BCD/7SEG译码器：
F=A+BC
F=A(B+C)F=A⊕B ⊕C第四章 组合逻辑电路
例2：多重关联的组合电路
F=AC+B
F1=(AB+C) ⊕D
F2=AB +C
X: 表示受影响的 两端短接 A=1, B和C短接 A=0, B和C短接
更多的例子：P123
2、编码器
功能：将十进制输入变成二进制或BCD码输出。
1〉4-2线编码器：（将0-3编码为2位二进制数）
<1> 逻辑险象：由于不同门
电路传输延迟不同，使得同一 信号的变化到达输出时间不一 致而引起的输出尖峰。 功能险象：多个输入信 号变化快慢不一致，引起的输 出尖峰。
数字逻辑设计习题参考答案(第4章)
第4章 组合逻辑电路4—1 分析下图所示电路的逻辑功能，写出输出的逻辑表达式，列出真值表，说明其逻辑功能。
C B)⊙(⊕=A Y经过真值表分析其逻辑功能为当A 、B 、C 三个输入信号中有且只有两个为1时输出为1，其他为0。
4—2 逻辑电路如下图所示： 1、写出S 、C 、P 、L 的函数表达式；2、当取S 和C 作为电路的输出时，此电路的逻辑功能是什么？X Z Y S ⊕⊕= YZ X Z Y C +⋅⊕=)(Z Y P ⊕= Z Y L ⋅=当取S 和C 作为电路的输出时，此电路的逻辑功能是1位全加器，其中X 为低位的进位，S 为当前位的和，C 为进位。
（由真值表可C 与YZ X Z Y +⋅+)(完全一致。
）ZB CBA ⋅CB)⊙(⋅A Z)(Z Y X ⊕⋅ZY X ⊕⋅)(Z Y X ⊕⋅ZY ⋅12344—3 下图是由三个全加器构成的电路，试写出其输出1F ，2F ，3F ，4F 的表达式。
Z Y X F ⊕⊕=1 Z Y X F ⋅⊕=)(2Z XY Z XY F +⋅=3 XYZ F =44—4 下图是由3线/8线译码器74LS138和与非门构成的电路，试写出1P 和2P 的表达式，列出真值表，说明其逻辑功能。
ABC C B A m m m m Y Y P +⋅⋅=+=⋅=⋅=70707016543216543212m m m m m m Y Y Y Y Y Y P +++++=⋅⋅+⋅⋅=C B C A B A ++=P1的逻辑功能为当三个输入信号完全一致时输出为1。
P2的逻辑功能为当上输入信号不完全一致时输出为1。
4—5使用74LS138 译码器及少量门电路对三台设备状态进行监控，由不同指示灯进行指示。
当设备正常工作时，指示灯绿灯亮；当有一台设备出故障时，指示灯红灯亮；当有两台设备出故障时，指示灯黄灯亮；当有三台设备出故障时，指示灯红灯和黄灯都亮。
1234解：设输入变量A 、B 、C 分别对应三台设备的状态，0表示故障，1表示正常；输出变量X 、Y 、Z 表示绿、黄、红三个灯的亮灭，0表示灭，1表示亮，根据题意可得真值表如下：设ABC 分别连入74LS138的A 2A 1A 0 由真值表得 42104210Y Y Y Y m m m m Y ⋅⋅⋅=+++=6530Y Y Y Y Z ⋅⋅⋅=4—6 下图3.6是由八选一数据选择器构成的电路，试写出当1G 0G 为各种不同的取值时的输出Y 的表达式。
数字电子技术第四章课后习题答案（江晓安等编）
第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：SF++⊕=+ABSABS BABS将具体的S值代入，求得F 312值，填入表中。
A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b )所示。
数电四章节
0
1
AB
将C产生00冒险01，相11 切处10 A=00, C=1, B变量变化时
11 1
1
产生1 ； 1 1
1
AB
(a)
AB
(b)
00 01 11 10
00 01 11 10
C 0
AB 00
01
C
110 无10冒险1
AB 100 01
CD
CD
1 1 1 00 1
1
1 00 1
(b) 01
11
(c) 01 1 1
4 组合逻辑电路
4.1 组合逻辑电路的分析
教学要求
1、理解逻辑电路的分类及基本特点； 2、理解组合电路分析的目的； 3、掌握组合电路分析的基本步骤。
路逻 辑 电
逻辑电路的分类
组合 电路
特点：输出只取决于当前的输入 组成：门电路（无记忆元件）
时序 电路
当前的输入 特点：输出取决于
原来的状态 组成：组合电路 + 记忆元件
Y AC AB
ABC00 01 11 10
01 1 0 1
10 0 0 0
AB
AC
课堂练习
2、由真值表填卡诺图,并化为最简与或式:
输入
ABC 000 100 010 001 011 101
110 111
输出
R GY 111 110 011 101 000
000
000 000
R AB BC G BC AC Y AB AC
组合电路中的竞争-冒险
例：与门的竞争-冒险
A
F
UT
0
B1
UT
AB F 0 t
1 t
数字电子技术_第四章课后习题答案_(江晓安等编)
第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：ABSF+⊕=++ABSSSABB将具体的S值代入，求得F 312值，填入表中。
A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b)所示。
《数字电子技术基础》复习指导（第四章）
《数字电⼦技术基础》复习指导（第四章）第四章组合逻辑电路⼀、本章知识点(⼀)概念1.组合电路：电路在任⼀时刻输出仅取决于该时刻的输⼊，⽽与电路原来的状态⽆关。
电路结构特点：只有门电路，不含存储（记忆）单元。
2.编码器的逻辑功能：把输⼊的每⼀个⾼、低电平信号编成⼀个对应的⼆进制代码。
优先编码器：⼏个输⼊信号同时出现时，只对其中优先权最⾼的⼀个进⾏编码。
3.译码器的逻辑功能：输⼊⼆进制代码，输出⾼、低电平信号。
显⽰译码器：半导体数码管(LED数码管)、液晶显⽰器(LCD)4.数据选择器：从⼀组输⼊数据中选出某⼀个输出的电路，也称为多路开关。
5.加法器半加器：不考虑来⾃低位的进位的两个1位⼆进制数相加的电路。
全加器：带低位进位的两个 1 位⼆进制数相加的电路。
超前进位加法器与串⾏进位加法器相⽐虽然电路⽐较复杂，但其速度快。
6.数值⽐较器：⽐较两个数字⼤⼩的各种逻辑电路。
7.组合逻辑电路中的竞争⼀冒险现象竞争：门电路两个输⼊信号同时向相反跳变(⼀个从1变0，另⼀个从0变1)的现象。
竞争-冒险：由于竞争⽽在电路输出端可能产⽣尖峰脉冲的现象。
消除竞争⼀冒险现象的⽅法：接⼊滤波电容、引⼊选通脉冲、修改逻辑设计(⼆)组合逻辑电路的分析⽅法分析步骤：1.由图写出逻辑函数式，并作适当化简；注意：写逻辑函数式时从输⼊到输出逐级写出。
2.由函数式列出真值表；3.根据真值表说明电路功能。
(三)组合逻辑电路的设计⽅法设计步骤：1.逻辑抽象：设计要求----⽂字描述的具有⼀定因果关系的事件。
逻辑要求---真值表(1) 设定变量--根据因果关系确定输⼊、输出变量；(2)状态赋值：定义逻辑状态的含意输⼊、输出变量的两种不同状态分别⽤0、1代表。
(3)列出真值表2.由真值表写出逻辑函数式真值表→函数式，有时可省略。
3.选定器件的类型可选⽤⼩规模门电路，中规模常⽤组合逻辑器件或可编程逻辑器件。
4.函数化简或变换式(1)⽤门电路进⾏设计：从真值表----卡诺图/公式法化简。
数字电路第四章组合逻辑电路
(3)逻辑表达式：
Y A B C A B C A B C ABC A B CB C A B CB C ABC R AB BC AC AB BC AC
（4）画出电路（见仿真）
2、下图所示是具有两个输入X、Y和三个输出Z1、Z2、 Z3的组合电路。写出当X>Y时Z1 ＝1；X=Y时 Z2 ＝1；当X<Y时Z3 ＝1，写出电路的真值表， 求出输出方程。 解：A、列真值表： B、写出函数表达式：
可在K图中直接圈1化简得最简与或式。再对最简与或式 两次求反进行变换。 A C A B C B C
n 1 n n n n n n
B n Cn A n Cn A n B n B n C n A n Cn A n B n
C、 画出逻辑电路：
4、设计一组合电路，当接收的4位二进制数能被4整除 时，使输出为1。 A 、列真值表：数N＝8A+4B+2C+D 注：0可被任何数整除 B、写逻辑函数式：画出F的K图
3、优先编码器
优先编码器常用于优先中断系统和键盘编码。与普 通编码器不同，优先编码器允许多个输入信号同时有效， 但它只按其中优先级别最高的有效输入信号编码，对级 别较低的输入信号不予理睬。
常用的MSI优先编码器有10线—4线(如74LS147)、
8线—3线(如74LS148)。
Cn 1 Cn 1 Bn Cn A n Cn A n Bn
2)、用异或门实现Dn：
An Bn C n An Bn C n An Bn C n
3)、用与非门实现 Cn+1：
Dn An Bn C n An Bn C n An BnC n An BnC n
《数字电子技术》详细目录
《数字电子技术》目录第1章数制与编码1.1 数字电路基础知识1.1.1 模拟信号与数字信号1.1.2 数字电路的特点1.2 数制1.2.1 十进制数1.2.2 二进制数1.2.3 八进制数1.2.4 十六进制数1.3 数制转换1.3.1 二进制数与八进制数的相互转换1.3.2 二进制数与十六进制数的相互转换1.3.3 十进制数与任意进制数的相互转换1.4 二进制编码1.4.1 加权二进制码1.4.2 不加权的二进制码1.4.3 字母数字码1.4.4 补码1.5带符号二进制数的加减运算1.5.1 加法运算1.5.2 减法运算第2章逻辑门2.1 基本逻辑门2.1.1 与门2.1.2 或门2.1.3 非门2.2 复合逻辑门2.2.1 与非门2.2.2 或非门2.2.3 异或门2.2.4 同或门2.3 其它逻辑门2.3.1 集电极开路逻辑门2.3.2 集电极开路逻辑门的应用2.3.3 三态逻辑门2.4 集成电路逻辑门2.4.1 概述2.4.2 TTL集成电路逻辑门2.4.3 CMOS集成电路逻辑门2.4.4 集成逻辑门的性能参数2.4.5 TTL与CMOS集成电路的接口*第3章逻辑代数基础3.1 概述3.1.1 逻辑函数的基本概念3.1.2 逻辑函数的表示方法3.2 逻辑代数的运算规则3.2.1 逻辑代数的基本定律3.2.2 逻辑代数的基本公式3.2.3 摩根定理3.2.4 逻辑代数的规则3.3 逻辑函数的代数化简法3.3.1 并项化简法3.3.2 吸收化简法3.3.3 配项化简法3.3.4 消去冗余项法3.4 逻辑函数的标准形式3.4.1 最小项与最大项3.4.2 标准与或表达式3.4.3 标准或与表达式3.4.4 两种标准形式的相互转换3.4.5 逻辑函数表达式与真值表的相互转换3.5 逻辑函数的卡诺图化简法3.5.1 卡诺图3.5.2 与或表达式的卡诺图表示3.5.3 与或表达式的卡诺图化简3.5.4 或与表达式的卡诺图化简3.5.5 含无关项逻辑函数的卡诺图化简3.5.6 多输出逻辑函数的化简*第4章组合逻辑电路4.1 组合逻辑电路的分析4.1.1 组合逻辑电路的定义4.1.2 组合逻辑电路的分析步骤4.1.3 组合逻辑电路的分析举例4.2 组合逻辑电路的设计4.2.1 组合逻辑电路的一般设计步骤4.2.2 组合逻辑电路的设计举例4.3 编码器4.3.1 编码器的概念4.3.2 二进制编码器4.3.3 二－十进制编码器4.3.4 编码器应用举例4.4 译码器4.4.1 译码器的概念4.4.2 二进制译码器4.4.3 二－十进制译码器4.4.4 用译码器实现逻辑函数4.4.5 显示译码器4.4.6 译码器应用举例4.5 数据选择器与数据分配器4.5.1 数据选择器4.5.2 用数据选择器实现逻辑函数4.5.3 数据分配器4.5.4 数据选择器应用举例4.6 加法器4.6.1 半加器4.6.2 全加器4.6.3 多位加法器4.6.4 加法器应用举例4.6.5 加法器构成减法运算电路*4.7 比较器4.7.1 1位数值比较器4.7.2 集成数值比较器4.7.3 集成数值比较器应用举例4.8 码组转换电路4.8.1 BCD码之间的相互转换4.8.2 BCD码与二进制码之间的相互转换4.8.3 格雷码与二进制码之间的相互转换4.9 组合逻辑电路的竞争与冒险4.9.1 冒险现象的识别4.9.2 消除冒险现象的方法第5章触发器5.1 RS触发器5.1.1 基本RS触发器5.1.2 钟控RS触发器5.1.3 RS触发器应用举例5.2 D触发器5.2.1 电平触发D触发器5.2.2 边沿D触发器5.3 JK触发器5.3.1 主从JK触发器5.3.2 边沿JK触发器5.4 不同类型触发器的相互转换5.4.1 概述5.4.2 D触发器转换为JK、T和T＇触发器5.4.3 JK触发器转换为D触发器第6章寄存器与计数器6.1 寄存器与移位寄存器6.1.1 寄存器6.1.2 移位寄存器6.1.3移位寄存器应用举例6.2 异步N进制计数器6.2.1 异步n位二进制计数器6.2.2 异步非二进制计数器6.3 同步N进制计数器6.3.1 同步n位二进制计数器6.3.2 同步非二进制计数器6.4 集成计数器6.4.1 集成同步二进制计数器6.4.2 集成同步非二进制计数器6.4.3 集成异步二进制计数器6.4.4 集成异步非二进制计数器6.4.5 集成计数器的扩展6.4.6 集成计数器应用举例第7章时序逻辑电路的分析与设计7.1 概述7.1.1 时序逻辑电路的定义7.1.2 时序逻辑电路的结构7.1.3 时序逻辑电路的分类7.2 时序逻辑电路的分析7.2.1时序逻辑电路的分析步骤7.2.2 同步时序逻辑电路分析举例7.2.3 异步时序逻辑电路分析举例7.3 同步时序逻辑电路的设计7.3.1 同步时序逻辑电路的基本设计步骤7.3.2 同步时序逻辑电路设计举例第8章存储器与可编程器件8.1 存储器概述8.1.1 存储器的分类8.1.2 存储器的相关概念8.1.3 存储器的性能指标8.2 RAM8.2.1 RAM分类与结构8.2.2 SRAM8.2.3 DRAM8.3 ROM8.3.1 ROM分类与结构8.3.2 掩膜ROM8.3.3 可编程ROM8.3.4 可编程ROM的应用8.4 快闪存储器（Flash Memory）8.4.1 快闪存储器的电路结构8.4.2 闪存与其它存储器的比较8.5 存储器的扩展8.5.1 存储器的位扩展法8.5.2 存储器的字扩展法8.6 可编程阵列逻辑8.6.1 PAL的电路结构8.6.2 PAL器件举例8.6.3 PAL器件的应用8.7 通用阵列逻辑8.7.1 GAL的性能特点8.7.2 GAL的电路结构8.7.3 OLMC8.7.4 GAL器件的编程与开发8.8 CPLD、FPGA和在系统编程技术8.8.1 数字可编程器件的发展概况8.8.2数字可编程器件的编程语言8.8.3数字可编程器件的应用实例第9章D/A转换器和A/D转换器9.1 概述9.2 D/A转换器9.2.1 D/A转换器的电路结构9.2.2 二进制权电阻网络D/A转换器9.2.3 倒T型电阻网络D/A转换器9.2.4 D/A转换器的主要技术参数9.2.5 集成D/A转换器及应用举例9.3 A/D转换器9.3.1 A/D转换的一般步骤9.3.2 A/D转换器的种类9.3.3 A/D转换器的主要技术参数9.3.4 集成A/D转换器及应用举例第10章脉冲波形的产生与整形电路10.1 概述10.2 多谐振荡器10.2.1 门电路构成的多谐振荡器10.2.2 采用石英晶体的多谐振荡器10.3 单稳态触发器10.3.1 门电路构成的单稳态触发器10.3.2 集成单稳态触发器10.3.3 单稳态触发器的应用10.4 施密特触发器10.4.1 概述10.4.2 施密特触发器的应用10.5 555定时器及其应用10.5.1 电路组成及工作原理10.5.2 555定时器构成施密特触发器10.5.3 555定时器构成单稳态触发器10.5.4 555定时器构成多谐振荡器第11章数字集成电路简介11.1 TTL门电路11.1.1 TTL与非门电路11.1.2 TTL或非门电路11.1.3 TTL与或非门电路11.1.4 集电极开路门电路与三态门电路11.1.5 肖特基TTL与非门电路11.2 CMOS门电路11.2.1 概述11.2.2 CMOS非门电路11.2.3 CMOS与非门电路11.2.4 CMOS或非门电路11.2.5 CMOS门电路的构成规则11.3 数字集成电路的使用。
数字电路与逻辑设计欧阳星明第四章组合逻辑电路习题
第四章 | 本章练习本章练习1．组合逻辑电路是由什么器件构成的？其结构有何特点？重置2．图4。
14所示电路是否为组合电路？说明理由.图4.14重置3．分析图4。
15所示电路，说明电路功能。
重置4．分析图4.16所示电路,试画出用异或门实现该电路功能的最简电路.图4.16重置5．分析图4.17所示电路，试列出真值表,说明电路功能.重置A B C D W X Y Z A B C D W X Y Z0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 11 0 0 11 0 0 06．分析图4。
18所示电路，设输入ABCD为8421码，试列出真值表,说明电路功能。
图4.18重置A B C D W X Y Z A B C D W X Y Z0 0 0 0 1 0 0 1 0 1 0 1 0 1 0 07．设计一个组合逻辑电路，该电路输入端接收两个两位无符号二进制数A=A 1A 0和B=B 1B 0，当A=B 时，输出F 为1，否则F 为0。
试用合适的逻辑门构造出最简电路。
8．设计一个代码转换电路，将一位十进制数的8421码转换成余3码.9．用与非门设计一个组合逻辑电路，该电路输入为一位十进制数的2421码，当输入的数为素数时,输出F 为1,否则F 为0。
重置10．设计一个奇偶检测器，当输入的4位代码中1的个数为偶数时，输出为1，否则输出为0。
重置11．组合逻辑电路中产生竞争的原因是什么？竞争可以分为哪两种类型？重置12．什么叫组合逻辑电路中的险象?有哪几种消除险象的常用方法？。
数字电子技术基础(第四版)-第4章-组合逻辑电路解析PPT课件
-
54
设计实例2：用2N选一数据选择器实现 N+1个变量的逻辑函数。
设计思想： ①将N个变量接数据选择器的选择输入端（即地址端） ②余下的一个变量作为数据选择器的数据输入端。
-
55
例：用74153实现三变量函数。
F (A ,B ,C ) m (1 ,3 ,5 ,6 )
解一：设B接A1，C接A0。
A
' 0
)
m2
'
...
Y7 ' ( A2 A1A0 ) m 7 '
-
45
-
46
-
47
三、用译码器构成函数发生器P186
例1：
请写出Y的逻辑函数式
Y(Y3'Y4'Y5')' Y3Y4 Y5
m3 m4 m5
m(3, 4,5)
Y A 'B C A B 'C ' A B 'C
-
48
例2：用74138构成下 列函数发生器：
F A 'B 'C A 'B C A B 'C A B C ' 0 B 'C ' ( A ' A ) B 'C A B C ' A 'B C
0 m 0 1 m 1 A m 2 A 'm 3
D 0 m 0 D 1 m 1 D 2 m 2 D 3 m 3
-
56
解二：设A接A1，B接A0。
4）画逻辑图（略）
-
31
三、优先编码器 8线-3线优先编码器
74HC148
-
1、功能表
输入：I 0 ~ I 7 ,共8个输入端
数字电子技术第4章组合逻辑电路习题解答
001
0 10
0 11
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
0
1
0
0
1
（2）由真值表得到逻辑函数表达式为：
(3)画出逻辑电路图
4.10、试设计一个8421BCD码的检码电路。要求当输入量DCBA≤4，或≥8时，电路输出L为高电平，否则为低电平。用与非门设计该电路。
解：（1）根据题意列出真值表为：
100
101
110
111
0
1
1
1
1
1
1
0
(2)
电路逻辑功能为：“判输入ABC是否相同”电路。
4.7已知某组合电路的输入A、B、C和输出F的波形如下图所示，试写出F的最简与或表达式。
习题4.7图
解：（1）根据波形图得到真值表：
ABC
F
000
001
010
011
100
101
110
111
1
0
0
1
0
0
1
0
(2)由真值表得到逻辑表达式为
（1）试分析电路，说明决议通过的情况有几种。
（2）分析A、B、C、D四个人中，谁的权利最大。
习题4.4图
解：（1）
（2）
ABCD
L
ABCD
L
0000
0001
0010
0011
0100
0101
0110
0111
0
0
0
1
0
0
1
1
1000
1001
1010
1011
数字逻辑 第四章 组合逻辑电路
1
设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B闭合时为1，断开时为0；灯亮时Y为1， 灯灭时Y为0。根据逻辑要求列出真值表。
A B 0 1 0 1 Y 0 1 1 0
真值表
0 0 1 1
第四章 组合逻辑电路
2
2
逻辑表达式 或卡诺图
化 简 3
Y A B AB
用与非 门实现
A
已为最简与 或表达式
例2
逻辑图
第四章 组合逻辑电路
A B C 1
≥1
Y1 ≥1 Y3 1 Y
≥1 Y2
Y A B C 1
逻辑表 Y A B 2 达式
Y Y Y Y2 B A B C A B B 3 1
Y Y1 2 B Y 3
最简与或 表达式
Y ABC AB B AB B A B
例 5 设计一个组合逻辑电路，用于判别以余3码表示的1 位十进制数是否为合数。 解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。
因为按照余3码的编码规则，ABCD的取值组合不允许为 0000、0001、0010、1101、1110、1111，故该问题为包含无关 条件的逻辑问题，与上述6种取值组合对应的最小项为无关项， 即在这些取值组合下输出函数F的值可以随意指定为1或者为0， 通常记为“d”。
Y A B AB
& & & &
Y
最简与或 表达式
4
B
逻辑变换
5
用异或 门实现
A
Y A B
=1
Y
逻辑电路图
B
第四章 组合逻辑电路
(第七讲)第4章 组合逻辑电路(2)
而四选一数据选择器输出信号的表达式
Y m0 D0 m1 D1 m2 D2 m3 D3
将A、B作为地址输入变量并比较L和Y可得
D0 C、D1 C、D2 0、D3 1
38
画出如图所示的逻辑电路图。
39
4.5.3 数据分配器
数据分配器能把一个输入端信号根据需要分配给 多路输出中的某一路输出。它的作用实际上相当于 一个多个输出的单刀多掷开关。其示意图如图所示 。
13
解：对图进行分析，可知：该 图将高位片的EO接 低位片的EI。当高位片输入端无有效信号输入时， EO=0，使低位片的EI=0，则低位片可以输入信号。 当高位片有有效信号输入时，EO=1，使低位片的 EI=1，禁止低位片工作。 设13有输入信号，因13输入端为高位片的5脚， 此时对应的高位片编码A2A1A0为010、EO=1、 CS=0，低位片的EI=EO=1，所以不工作，此时对应 的低位片输出A2A1A0为111、CS=1、EO=1。所以 A3A2A1A0=0010。
16
4.4.2二进制译码器
二进制译码器通常有n个输入端，2n个输出端，并 且每一个输出端对应一个n个输入端组成的最小项。 常见的MSI集成译码器有2线-4线、3线-8线和4线-16 线译码器。
17
由真值表（P88）可得输出逻辑函数表达式：
Y0 A2 A1 A0 Y4 A2 A1 A0
Y1 A2 A1 A0
（2）由于译码器74LS138的各输出端为最小项的 非，故将上式转化为以下形式：
F ( A, B, C ) m3 m6 m7 m3 m6 m7 Y3 Y6 Y7
22
（3）由上式可画出该函数的逻辑电路图如图所示。
数字电子技术 第4章 组合逻辑电路
图 4.3.8 7448逻辑符号图
数字电子技术
/// 16 ///
图4.3.9 7448驱动BS201A数码管的工作电路 图4.3.10 有灭零控制的8位数码显示系统
数字电子技术
/// 17 ///
3．译码器的应用 由于译码器的输出为最小项取反，而逻辑函数可以写成最小项之和的形式，故可以利用附加的 门电路和译码器实现逻辑函数。
组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。
数字电子技术
/// 4 ///
4.1.2 组合逻辑电路的分析
根据逻辑功能的不同特点，可以把数字电路分成两大类，分别是： （1）是组合逻辑电路（简称组合电路） （2）是时序逻辑电路（简称时序电路） 组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。
图4.5.6 数值比较器逻辑电路图
4.2.3 优先编码器
识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。 在优先编码器电路中，允许同时输入两个以上编码信号。 在设计优先编码器时已将所有的输入信号按优先顺序排了队，当几个编码信号同时出现时，只 对其中优先权最高的一个进行编码。
1．设计优先编码器线（4线-2 线优先编码器）
图4.1.3 组合逻辑电路设计步骤
数字电子技术
/// 6 ///
4.1.4 组合逻辑电路的竞争和冒险
同一个门的一组输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的传输，到 达门输入端的时间会有先有后，这种现象称为竞争。
逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲的现象，称为冒险。
图4.1.6 两种冒险波形图
数字电子技术
/// 7 ///
4.2 编码器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
F1 I1 I 3 I 5 I 7 I1I 3 I 5 I 7
输 F3 F2 F1 入 I0 0 0 0 I1 0 0 1 I2 0 1 0 I3 0 1 1 I4 1 0 0 I5 1 0 1 I6 1 1 0 I7 1 1 1
F2 I 2 I 3 I 6 I 7 I 2 I 3 I 6 I 7 F3 I 4 I 5 I 6 I 7 I 4 I 5 I 6 I 7
I 0 I1 I2 I3 I4I5 I6 I 7 I8 I9
F3F2F1F0
0111111111 1011111111 1101111111 1110111111 1111011111 1111101111 1111110111 1111111011 1111111101 1111111110
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
功能表
A1 A0 Y3 Y2 Y1 Y0
0 0 1 1 1 0
0 1
1 0 1 1
1
1 0
1
0 1
0 1
1 1 1 1
A0
0 0 1
1
1 1
Y0=A1 + A0 =A1A0 Y1=A1 + A0 =A1A0 Y2=A1 + A0 =A1A0
Y3=A1 + A0 =A1A0
至少有一个输入端有有效信号（逻辑0）时，优先标志GS=0，否则为1。
当八个输入端均无低电平请求信号和只有I0低电平输入时，A2A1A0均为111， 可以由S（GS）的状态加以区别。
E0只有当EI=0，且所有输入端都为1时，输出为0，它可以实现器件的扩展， 与另一片同样器件的EI连接，构成更多输入端的优先编码器。
EI EI I 4 I 5 I 6 I 7 EI I 4 I 5 I 6 I 7 EI I 4 I 5 I 6 I 7 EI I 4 I 5 I 6 I 7 EI ( I 4 I 5 I 6 I 7 ) EI I 4 EI I 5 EI I 6 EI I 7
C
1 1 1 0 d d d d 1 1 1 1 0 d d d 1 1 1 1 1 0 d d 1 1 1 1 1 1 0 d
B
1 1 1 1 1 1 1 0
A
ABCD 1000 1001 1010 1011 1100 1101 1110 1111
I0 I1 I2I3I4I5I6I7 I8 I9I10I11I12I13I14I15
逻辑图
F3 I8 I9 I8 I9
0
+5v
F3
&
F2
&
F1
&
F0
&
F2 I4I5I6I7 F1 I 2I 3I6I7 F0 I1I 3I5I7I9
1 2 3 4 5
6
7 8 9
三、优先编码器
优先编码器：在优先编码器中，允许几个有效信号 同时输入，但电路只对其中优先级别最高的信 号进行编码，忽略级别低的信号。
4.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以固 定的含义。具有编码功能的逻辑电路——编码器。
一、二进制编码器
n个二进制代码（n位二进制数）有2 种不同的 n 组合，可以表示2 个信号。
n
对N个信号进行编码时，可以用公式2n≥N来确 定需要使用的二进制数的位数n
设计过程就是一般组合电路的设计过程。
S EO 11 10 01 01 01 01 01 01 01 01
A2 E I E I ( I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 I1 I 2 I 3 I 4 I 5 I 6 I 7 I 2 I3I 4 I5 I6 I7 I3I 4 I5 I6 I7 )
4线-2线编码器 4输入、2位二进制码输出。
符号： I0 I1 真值表：
Y1 Y0
I2
I3I2 0 0 1 0
I3 Y1 0 0 0 0 0 1 1 1
Y0 0 1 0 1
由真值表得出Y1、Y0的逻辑关系和逻辑电路。
教材 P138
8线-3线编码器
I0 I1 I2 I3 I4 I5 I6 I7
常用类型: 2 线— 4线译码器
3 线— 8线译码器 4 线— 16线译码器
型号: 74LS139/74HC139
型号: 74LS138/74HC138 型号: 74LS154/74HC154
一、二进制译码器
1、 2 线— 4线译码器 A1 A0 画关于 Y0 的卡诺图 A1 0 1 Y0 Y1 Y2 Y3
十个输入
I0 I1 I2 I3 I4 I5 I6 I7 I8 I9
需要几位输出？
23 10 24
四位
F3
输入
F2
F1 F0
输出
功能表
输 F3 F2 F1 F0 入 I0 0 0 0 0 I1 0 0 0 1 I2 0 0 1 0 I3 0 0 1 1 I4 0 1 0 0 I5 0 1 0 1 I6 0 1 1 0 I7 0 1 1 1 I8 1 0 0 0 I9 1 0 0 1
F3 F2 F1
实现将0、1、2、 3、…、7八个十进制 数转换编成二进制代 码。
设计编码器的过程与设计一般的组合逻辑电路 相同，首先要列出真值表（或称功能表），然后写 出逻辑表达式并进行化简，最后画出逻辑图。
功能表
I0 I1 I2 I3 I4 I5 I6 I7 F3 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 1 F2 0 0 1 1 0 0 1 1 F1 0 1 0 1 0 1 0 1
C
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
B
1 1 1 1 1 1 1 1
A
ABCD 0000 0001 0010 0011 0100 0101 0110 0111
I0 I1 I2I3I4I5I6I7 I8 I9I10I11I12I13I14I15
S EO 11 10 01 01 01 01 01 01 01 01
4.4.2 译码器
译码是编码的逆过程，即将某二进制编码翻译成电路 的某种状态。
一、二进制译码器
二进制译码器的作用：将n个输入的不同组合译成2n种电路状 态。例如：计算机中的地址译码电路
译码器的输入—— 一组二进制代码
译码器的输出—— 一组高低电平信号
A2 A1 A0
A2 A1 A0
EI
I0 I1 I2 I3 I4 I5 I6 I7
EO
EI
I0I1I2I3I4I5I6I7 dddddddd 11111111 ddddddd0 dddddd01 ddddd011 dddd0111 ddd01111 dd011111 d0111111 01111111
EO I0 I1 I2 I3 I4 I5 I6 I7 EI GS EI：输入使能端 当EI=1时，电路不工作 当EI=0时，电路工作 输出使能端EO
A2 A1 A0
优先标志GS/S
EO I0 I1 I2 I3 I4 I5 I6 I7
S
EI
I0I1I2I3I4I5I6I7
A2A1A0 111 111 000 001 010 011 100 101 110 111
S EO 11 10 01 01 01 01 01 01 01 01
1 dddddddd 0 11111111 A2 0 ddddddd0 0 dddddd01 A1 0 ddddd011 A0 0 dddd0111 0 ddd01111 0 dd011111 0 d0111111 EI 0 01111111 当EI=1时，电路不工作；当EI=0时，电路工作；
EI 1 0 0 0 0 0 0 0 0 0
I0I1I2I3I4I5I6I7 dddddddd 11111111 ddddddd0 dddddd01 ddddd011 dddd0111 ddd01111 dd011111 d0111111 01111111
A2A1A0 111 111 000 001 010 011 100 101 110 111
A2A 1A0 111 111 000 001 010 011 100 101 110 111
S EO 11 10 01 01 01 01 01 01 01 01
GS
A2 A1 A0
EI
I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7
1 0 0 0 0 0 0 0 0 0
EO
EI
A0 A1 A2 S
I0 I 1 I2 I3 I4 I5 I 6 I7
EO EI GS
I8 I9 I10 I11 I12 I13 I14 I15
EO EI GS
I
II
A0 A1 A2
A0 A1 A2
&
&
&
1
D
01111111111 d0111111111 dd011111111 ddd01111111 dddd0111111 ddddd011111 dddddd01111 ddddddd0111
S EO 11 10 01 01 01 01 01 01 01 01
I0 I 1 I2 I3 I4 I5 I 6 I7