锁相与频率合成(总复习)解读
锁相环(PLL)频率合成调谐器
锁相环（PLL）频率合成调谐器调谐器俗称高频头，是对接收来的高频电视信号进行放大（选频放大）并通过内部的变频器把所接收到的各频道电视信号，变为一固定频率的图像中频（38MHz）和伴音中频以利于后续电路（声表面滤波器、中放等）对信号进行处理。
调谐器（高频头）原理：高频放大：把接收来的高频电视信号进行选频放大。
本机振荡器：产生始终高于高频电视信号图像载频38MHz的等幅载波，送往混频器。
混频器：把高频放大器送来的电视信号和本机振荡器送来的本振等幅波，进行混频产生38MHz的差拍信号（即所接收的中频电视信号）输出送往预中放及声表面滤波器。
结论：简单的说：只要改变本机振荡器的频率即可达到选台的目的）一、电压合成调谐器：早期彩色电视接收机大部分均采用电压合成高频调谐器，其调谐器的选台及波段切换均由CPU输出的控制电压来实现（L、H、U波段切换电压及调谐选台电压），其中调谐选台电压用来控制选频回路和本振回路的谐振频率，调谐选台电压的任何变化都将导致本机振荡器频率偏移，选台不准确、频偏、频漂。
为了保证本机振荡器频率频率稳定，必须加上AFT系统。
由于AFT系统中中放限幅调谐回路和移相网络一般由LC谐振回路构成，这个谐振回路是不稳定的，这就造成了高频调谐器本机振荡器频率不稳，也极易造成频偏、频漂。
二、频率合成调谐器1、频率合成的基本含义：是指用若干个单一频率的正弦波合成多个新的频率分量的方法（频率合成调谐器的本振频率是由晶振分频合成的）。
频率合成的方法有很多种。
下图为混频式频率合成器方框图以上图中除了三个基频外还有其“和频”及“差频”输出（还有各个频率的高次谐波输出）。
输出信号的频率稳定性由基准信号频率稳定性决定，而且输出信号频率误差等于各基准信号误差之和，因此要想减少误差除了要提高基准信号稳定度之外还应减少基准信号的个数。
2、锁相环频率合成器：其方框图类似于彩色电视接收机中的副载波恢复电路，只是在输入回路插入了一个基准信号分频器（代替色同步信号输入）而在反馈支路插入一个可编程分频器（代替900移相）。
锁相技术及频率合成
技术优势与挑战
技术优势
PLL和FS的结合可以实现快速频率切 换、低相位噪声、高分辨率等优点。
技术挑战
需要解决PLL和FS之间的相位噪声传 递和杂散抑制等问题，以确保输出信 号的质量。
实际应用案例
通信系统中的频率合成
用于产生稳定的本振信号，确保接收和发射信号的稳定性和准确 性。
雷达系统中的频率合成
锁相技术原理
锁相技术的基本原理是利用负反馈控制，将外部输入信号与 内部振荡信号进行相位比较，并根据比较结果调整内部振荡 器的参数，使两者的相位保持一致。
当外部输入信号的频率与内部振荡信号的频率相差较小时， 锁相环能够自动跟踪输入信号的频率，并保持两者之间的相 位差恒定。
锁相技术的应用
锁相技术在通信、雷达、导航 、测量等领域得到广泛应用。
智能化
利用人工智能和机器学习技术，实 现锁相技术及频率合成的智能化控 制，提高系统的自适应性。
研究热点与前沿
宽频带、高精度频率合成
01
研究宽频带、高精度频率合成技术，以满足通信、雷达、电子
对抗等领域的需求。
快速频率跳变
02
研究快速频率跳变技术，实现快速切换和灵活的通信方式，提
高通信系统的抗干扰能力和保密性。
电子对抗
在电子对抗领域，锁相技术和频率合成技术用于生成干扰信号和探测信
号，对于提高电子设备的抗干扰能力和探测能力具有重要作用。
02
锁相技术概述
锁相技术定义
Байду номын сангаас
01
锁相技术是一种通过相位比较和 调整实现信号频率跟踪和锁定相 位的电子技术。
02
它利用外部输入信号与内部振荡 信号的相位比较，自动调整内部 振荡器的参数，使两者的相位保 持一致。
一文看懂频率合成原理与特点
一文看懂频率合成原理与特点频率合成（Frequeney Synthesis）是指以一个或数个参考频率为基准，在某一频段内，综合产生并输出多个工作频率点的过程。
本文主要介绍频率合成原理与特点，首先介绍了频率合成的分类，其次介绍了频率合成的特点，最后我们以直接数字频率合成来介绍原理，具体的跟随小编一起来了解一下。
频率合成的分类1、直接频率合成用混频器、倍频器和分频器实现频率间的加、减、乘、除来产生新频率，并靠滤波器选择使信号纯净。
图1是直接合成式频率合成器的原理图，用插入除10的分频器来获得十进位。
当开关S1、S2都在1位时，频率合成器输出频率为频率合成当开关S1、S2都在10位时，频率合成器输出频率为由此可知，频率合成器的输出频段为0～9.9fr。
fR是参考源频率，n1、n2、m根据电路实现的可能和有利情况来选择。
直接合成的分辨率高，转换时间短，频段宽，相位噪声小，但设备大而且复杂，成本高。
全数字化的直接合成利用计算机技术，其分辨率高，转换速度可小到1纳秒，但最高频率仅为参考源频率的四分之一，而且还与所采用器件的转换速度有关。
2、间接频率合成用锁相环迫使压控振荡器（VCO）的频率锁定在高稳定的参考频率上，从而获得多个稳定频率，故又称锁相式频率合成。
图2是数字锁相式频率合成器的基本形式，它由压控振荡器、鉴相器、可变分频器和环路滤波器组成。
压控振荡器的输出信号经可变分频器分频后在鉴相器内与参考信号比相。
当压控振荡器发生频率漂移时，鉴相器输出的控制电压也随之变化，从而使压控振荡器频率始终锁定在N倍的参考频率上。
锁定条件为因得从上式可以看出，改变可变分频器的分频比n，便可改变频率合成器的输出频率。
在实用中为了提高分辨率，间接式频率合成器常采用多个锁相环的形式。
间接频率合成器的体积小、成。
如何进行电路的频率合成和分析
如何进行电路的频率合成和分析电路的频率合成和分析是电子领域中的重要技术，它在通信、无线电、音频处理等领域有广泛的应用。
本文将介绍如何进行电路的频率合成和分析。
一、频率合成频率合成是指通过某种技术或装置，将多个频率的信号按照一定的规律组合成一个新的信号。
常见的频率合成方法有锁相环（PLL）和直接数字频率合成（DDS）两种。
1. 锁相环（PLL）锁相环是一种广泛应用于频率合成的技术，它通过反馈控制的方式将输入信号和参考信号的频率和相位同步。
锁相环通常由相位比较器、调频器（VCO）、低通滤波器和分频器组成。
相位比较器用于比较输入信号和参考信号的相位差，得到一个误差信号。
该误差信号被送入调频器，调频器根据误差信号来调整输出频率，使其与参考信号保持同步。
调频器的输出信号经过低通滤波器滤波后作为反馈信号送回相位比较器。
通过不断调整和反馈，最终实现了频率的合成。
2. 直接数字频率合成（DDS）直接数字频率合成是一种通过数字方式生成信号的方法。
它利用数字信号处理技术，将输入的数字相位信号转换为相应的模拟频率信号。
DDS一般由相位累加器、查找表和数字控制模块组成。
相位累加器是DDS的核心部件，它用于产生相位累加序列。
根据输入的相位控制信号，相位累加器不断累加，得到不同的相位值。
查找表将相位累加器输出的相位值映射到具体的幅度值，从而得到对应的模拟频率信号。
数字控制模块用于控制相位累加器的工作模式和频率分辨率。
二、频率分析频率分析是对信号频率成分进行分析和测量的过程。
常用的频率分析方法包括傅里叶变换和频谱分析仪。
1. 傅里叶变换傅里叶变换是一种将时域信号转换为频域信号的数学方法。
通过傅里叶变换，可以将复杂的信号分解为多个不同频率的正弦波成分。
傅里叶变换的结果是频谱，用于表示信号中各频率成分的幅度和相位信息。
2. 频谱分析仪频谱分析仪是一种专门用于测量和分析信号频谱的设备。
它通过将输入信号变换到中频范围，并采用滤波、增益和检波等技术，最终显示出信号在频率和幅度上的分布情况。
锁相技术及频率合成
FM /RF 输入1
FM /RF
12 13
输入2
15
VC O 2 输入
3
VC O
输出 4
Uc 16
PD
A3 1
偏压参考源
环路 滤波器
14
13
LF
VC O
56
接定时 电 容C T
去加重 10
A1
A2
9 FM 解调输出
限幅器
7 跟踪范 围控制
8 － U c或 地
图7.16 L562方框图
运放输入 1 2
第7章 锁相技术及频率合成
相应地，鉴相器输出的误差电压ud(t)=AdsinΔωit。 显然，ud(t)是频率为Δωi的差拍电压。下面分三种情况 进行讨论：
(1)Δωi(t)较小，即VCO的固有振荡频率ωr与输入信 号频率ωi相差较小。
(2)Δωi较大，即ωr与ωi相差较大，使Δωi超出环路 滤波器的通频带，但仍小于捕捉带Δωp。
7.1.2 锁相环路的数学模型
1. 鉴相器
在锁相环路中，鉴相器是一个相位比较装置，用
来检测输入信号电压ui(t)和输出信号电压uo(t)之间的相 位差，并产生相应的输出电压ud(t)。
设压控振荡器的输出电压uo(t)为
uo(t)=Uomcos［ωrt+φo(t)］
(7―1)
设环路输入电压ui(t)为
锁定条件可写成
lim de(t) 0
t dt
(7―21)
把dφe(t)/dt＝0代入式(7―20)，可得
Asine(t)i
(7―22)
第7章 锁相技术及频率合成
上式表明，环路锁定时控制频差等于固有频差。
由于锁定时,φe(t)=φe(∞)，故由上式可得
频率合成技术
1、直接模拟频率合成
直接模拟频率合成技术是一种早期旳频率合成技术，它用一种或几 种参照频率源经谐波发生器变成一系列谐波，再经混频、分频、倍频和 滤波等处理产生大量旳离散频率，这种措施旳优点是频率转换时间短、 相位噪声低，但因为采用大量旳混频、分频、倍频和滤波等途径，使频 率合成器旳体积大、成本高、构造复杂、轻易产生杂散分量且难于克制。 不能实现单片集成，逐渐被锁相频率合成，直接数字频率合成技术替代。
K
累加寄存器输出旳累加相位数据相加，把相加后旳成果送至累加寄存器旳数据输入端。累 加寄存器将加法器在上一种时钟脉冲作用后所产生旳新相位数据反馈到加法器旳输入端， 以使加法器在下一种时钟脉冲旳作用下继续与频率控制字相加。这么，相位累加器在时钟 作用下，不断对频率控制字进行线性相位累加。由此能够看出，相位累加器在每一种时钟 脉冲输入时，把频率控制字累加一次，相位累加器输出旳数据就是合成信号旳相位，相位 累加器旳溢出频率就是DDS输出旳信号频率。
DDS问世之初，构成DDS元器件旳速度旳限制和数字化引起旳噪声这两个主要缺 陷阻碍了DDS旳发展与实际应用。近几年超高速数字电路旳发展以及对DDS旳进一步 研究，DDS旳最高工作频率以及噪声性能已接近并到达锁相频率合成器相当旳水平。
2、锁相频率合成技术 （1）锁相环路工作原理
PD ————产生误差电压 ，LF ————产生控制电压， VCO ————产生瞬时输 出频率
PLL环路在某一原因作用下，利用输入与输出信号旳相位差产生误差电压，并滤除其 中非线性成份与噪声后旳纯净控制信号控制压控振荡器，使相位差朝着缩小固有角频 差方向变化，一旦相位差趋向很小常数（称为剩余相位差）时，则锁相环路被锁定了，
波形存储器设计主要考虑旳问题是其容量旳大小，利用波形幅值旳奇、偶对称特征，能够节省3/4 旳资源，这是非常可观旳。为了进一步优化速度旳设计，能够选择菜单Assign|Global Project Logic Synthesis旳选项Optimize10(速度)，并设定Global Project logic Synthesis Style为FAST，经寄存器性 能分析最高频率到达100MHz以上。用FPGA实现旳DDS能工作在如此之高旳频率主要依赖于FPGA先 进旳构造特点。
锁相环的工作原理讲解
锁相环的工作原理讲解锁相环（Phase-locked loop，简称PLL）是一种常用的控制系统，它通过对输入信号进行频率和相位的调整，使其与参考信号同步。
锁相环广泛应用于通信、测量、数据采集等领域，具有高精度、稳定性好等优点。
锁相环的工作原理可以简单地描述为三个主要步骤：相比较、滤波和控制。
首先，输入信号和参考信号经过相比较器进行相位比较，产生一个误差信号。
然后，误差信号经过滤波器进行滤波处理，得到一个稳定的控制信号。
最后，控制信号通过控制器对振荡器进行调整，使得输出信号与参考信号同步。
在锁相环中，相比较器是关键的元件之一。
相比较器将输入信号与参考信号进行相位比较，产生一个差异信号。
这个差异信号代表了输入信号与参考信号之间的相位偏差。
根据这个相位偏差，锁相环可以控制振荡器的频率和相位，使得输入信号与参考信号同步。
滤波器是另一个重要的组成部分。
它的作用是对误差信号进行滤波处理，去除高频噪声和杂散信号，得到一个稳定的控制信号。
滤波器通常采用低通滤波器的形式，只允许通过低频信号，抑制高频信号的干扰。
滤波器的设计要考虑到系统的带宽和稳定性。
控制器根据滤波后的误差信号来调整振荡器的频率和相位。
控制器通常采用比例-积分-微分（PID）控制算法，根据误差信号的大小和变化率来调整振荡器的输出。
PID控制器具有响应快、稳定性好的特点，可以使锁相环快速跟踪参考信号。
除了上述的基本组成部分，锁相环还可以包括频率分频器、倍频器、反相器等附加元件，用于实现更复杂的功能。
例如，频率分频器可以将输入信号的频率降低到锁相环的工作范围内；倍频器可以将振荡器的输出信号进行倍频，得到更高频率的信号。
这些附加元件可以根据具体的应用需求进行选择和配置。
锁相环具有很多应用，其中一个典型的应用是频率合成器。
频率合成器可以通过锁相环的频率调整功能，将多个不同频率的信号合成为一个特定频率的信号。
这在通信系统中非常常见，可以用于频率调制、解调、时钟同步等方面。
锁相与频率合成技术
1.PLL典型部件
1.鉴相器 鉴相器的种类有很多，但大致可以分为两类。 （1）模拟鉴相器→即以乘法器（混频器作鉴 相器）。
i ( p)
e (t )
V (t ) K
K V sin e (t )
a ( p)
1.PLL典型部件
V
2
2
e (t )
其有效鉴相区域为-π/2~ π/2，且近似线 性区域仅在0点附近。只具备鉴相功能 （必需同频）。目前已较少应用。
1 1 C2 ( ~ )C1 5 10
1 1 R2C2 ( ~ ) R1C1 5 10
1.PLL典型部件
KVCO KVCO N 1 1 R2 ( ~ ) R1 3 10
2. 频率合成
由较少的基准频率源（通常为晶振）合成输 出较多的频率点的信号。 一般分为两类： 1.直接合成
2.间接合成
1.PLL典型部件
（2）脉冲鉴相器→输入信号为脉冲信号。 典型的有异或门鉴相器与双D鉴相器，为大多 数集成芯片所采用。既具鉴相也具鉴频功能。
V
4
2
0
e (t )
2
4
1.PLL典型部件
鉴相区域为-2π~+2 π，在区域内呈线性。 输出大多为两路信号（脉冲），以脉冲宽 度差代表相差。
缩相与频率合成技术
缩相技术的特点
锁定时无剩余频差 良好的窄带载波跟踪性能 良好的宽带调制跟踪性能 门限性能好 易于集成 缩相电路的基本应用：缩相解调、载波提 取与位同步以及频率合成
缩相环的基本组成与原理
缩相环(PLL)由三个基本部件组成：鉴相器、环 路滤波器、压控振荡器
pll频率合成与锁相电路设计
pll频率合成与锁相电路设计频率合成与锁相电路设计是电子工程中非常重要的主题。
频率合成是指通过组合不同频率的信号来生成新的频率信号的技术。
而锁相电路是一种控制系统，用于将一个振荡器的输出信号与另一个参考信号进行比较，并调整振荡器的频率，使其与参考信号同步。
下面我将从频率合成和锁相电路设计两个方面来详细解释。
首先，频率合成是通过将不同频率的信号进行合成来生成新的频率信号。
这可以通过数字信号处理技术或者模拟电路来实现。
在数字信号处理中，可以使用相位锁定环（PLL）来实现频率合成。
PLL是一种反馈系统，它通过比较输入信号和反馈信号的相位差来调整振荡器的频率，从而实现频率合成。
另一种常见的频率合成方法是使用分频器和相位加减器来实现频率倍增或者分频。
在模拟电路中，可以使用混频器和滤波器来实现频率合成。
其次，锁相电路是一种控制系统，用于将一个振荡器的输出信号与另一个参考信号进行比较，并调整振荡器的频率，使其与参考信号同步。
锁相电路通常包括相位比较器、环路滤波器、控制电压发生器和振荡器等组件。
相位比较器用于比较输入信号和参考信号的相位差，然后通过环路滤波器和控制电压发生器来调整振荡器的频率，使其与参考信号同步。
锁相电路在通信系统、雷达系统和惯性导航系统等领域有着广泛的应用。
在设计频率合成和锁相电路时，需要考虑许多因素，包括振荡器的稳定性、相位噪声、环路带宽、锁定时间等。
此外，还需要考虑电源噪声抑制、温度漂移补偿、环路稳定性分析等问题。
因此，频率合成和锁相电路的设计需要综合考虑电路设计、信号处理、控制系统等多个方面的知识。
总之，频率合成和锁相电路设计涉及到广泛的知识领域，包括信号处理、控制系统、电路设计等。
在实际应用中，需要根据具体的要求和限制来选择合适的设计方案，并进行系统级的分析和优化。
希望这个回答能够帮助你更好地理解频率合成和锁相电路设计。
锁相环频率合成器原理
锁相环频率合成器原理锁相环频率合成器是一种广泛应用于无线通信系统和频率合成器中的电路。
它通过将输入信号的频率锁定到参考信号的频率上，实现对输入信号频率的稳定和精确控制。
锁相环频率合成器的原理是基于负反馈控制和锁相环电路。
锁相环频率合成器由三个主要组成部分组成：相位比较器、低通滤波器和电压控制振荡器。
首先，锁相环的参考信号和输入信号都被送入相位比较器。
相位比较器会将两个信号的相位进行比较，并输出相位差。
相位差是参考信号和输入信号之间相位的差异值。
接下来，相位差信号通过低通滤波器进行滤波，目的是消除高频噪声。
滤波器的作用是确保锁相环的输出信号是稳定的且没有抖动的。
经过滤波的相位差信号进入电压控制振荡器（VCO），VCO根据输入信号的相位差来调整自身的输出频率。
如果输入信号的频率低于参考信号的频率，那么相位差将是正值，VCO将增加输出频率。
如果输入信号的频率高于参考信号的频率，相位差将是负值，VCO将减小输出频率。
最后，VCO的输出信号通过反馈回路连接到相位比较器，与输入信号进行反馈。
这个反馈迫使VCO的输出频率与参考信号的频率越来越接近，最终达到精确的锁定。
锁相环频率合成器在无线通信系统中的应用非常广泛。
在接收方面，锁相环可以用于从复杂多路径传输的信号中恢复出原始信号，消除传播路径引起的相位偏差。
在发射方面，锁相环可以用于产生稳定的射频信号，通过倍频器和滤波器将原始频率倍增，然后放大后用于无线电通信。
此外，锁相环频率合成器还被广泛应用于频率合成器中，用于产生非常精确的时钟信号，以供数字电路和通信设备使用。
总结起来，锁相环频率合成器是一种将输入信号的频率锁定到参考信号的频率上的电路。
它通过相位比较、滤波和VCO调频的方式实现对输入信号频率的稳定和精确控制。
锁相环频率合成器在无线通信系统和频率合成器中有着广泛的应用，能够提供稳定的射频信号和精确的时钟信号，为无线通信技术的发展提供了重要支持。
锁相技术第7章频率合成
1
第7章 锁相频率合成器
3. 频率合成器的主要技术指标 ①频率范围：频率合成器的工作频率范围。不同的 用途有不同的频率范围。 ②频率间隔 f r ：频率合成器输出的相邻两个频率之
间的最小间隔。又称频率分辨率。 ③频率转换时间 t s ：频率合成器输出频率转换后，
达到稳定工作所需的时间。它和采用的的方法有关。
比较 频率
锁相频率合成的基本框图
fo f o Nfr 环路锁定后： f r f d N f o 和 f r 有相同的频率稳定度。由于N是可编程 的，不同的分频次数就有不同的频率输出，而且相 邻的两个频率之间的频率增量为 f r 。
《锁相技术》
4
第7章 锁相频率合成器
③. 直接数字频率合成 计算机/ 微处理器
25 工程上可用 f r 和 t s 之间的关系： ts 的经验公式 fr ④频率稳定度：在规定的时间间隔内，频率合成器 输出频率偏离规定值的量。
《锁相技术》
2
第7章 锁相频率合成器
4. 频率合成的方法 ①直接频率合成：利用混频器、倍频器、分频器 和带通滤波器来完成对频率的四则运算。 双混频—分频模块：
《锁相技术》
13
第7章 锁相频率合成器
1、中规模集成频率合成器
MC145106方框图
外接 晶体
选择参考 分频比
外接 LF
外接 VCO
《锁相技术》
选择程序 分频比
14
第7章 锁相频率合成器
特点及功能： ① 外接VCO、晶体及LF构成频率合成器。 ② 采用参考分频器获得参考频率 f r ，程控分频器 获得比较频率 f d ，频率合成器的输出频率为 f r 的 整数倍。 ③ 程序分频器的分频系数可以由机械开关、电子 开关或微处理器进行预置。 ④ 8脚为频率锁定指示。
73锁相频率合成电路
7.3 锁相频率合成电路一、锁相环路PLL(P hase-L ocked L oop)（一）锁相环路组成和工作原理鉴相器是相位比较器部件，能够鉴别出两个输入信号之间的相位误差，其输出电压与两输入信号之间的相位误差成正比。
环路滤波器具有低通特性，用来消除鉴相器输出信号中的高频分量和噪声，改善压控振荡器控制电压的频谱纯度，提高系统的稳定性。
压控振荡器是一个电压频率（相位）变换电路，当uc（t）=0时它有一个固有振荡频率，用ωo0表示，在环路滤波器的输出电压uc（t）的作用下，其振荡频率ωo在ωo0上下发生变化，因此压控振荡器的振荡频率和相位是受uc（t）控制的。
锁定状态：ϕi (t)- ϕo(t)= 常数，ωi= ωo失锁状态：ωi≠ωo（二）集成锁相环路CD4046是低频多功能单片集成锁相环路。
具有电源电压范围宽、功耗低和输入阻抗高等优点，最高工作频率为1MHz，其内部组成框图如下图所示。
二、锁相频率合成器（一）原理框图其原理框图如下图所示。
由石英晶体振荡器产生一高稳定度的标准频率源f s，经固定分频器进行M分频后得到参考频率f r，显然有f r=f s M，它被送到锁相环路的鉴相器的一个输入端，而锁相环路压控振荡器的输出频率为f o，经可编程序分频器N分频后，也送到鉴相器的另一个输入端。
当环路锁定时，一定有f r=f o N 因此，压控振荡器的输出信号频率为f o=NM f s=N f r，亦即输出信号频率f o为输入参考信号频率f r的N倍，改变分频系数N就可得到不同频率的信号输出，f r也是各输出信号频率之间的频率间隔，称为频率合成器的频率分辨率。
（二）应用实例。
锁相与频率合成详解
输出频率为15kHz～2555kHz,频率间隔为5kHz。
(2)带高速前置分频器的锁相频率合成器
(3)双模前置分频锁相频率合成器 （吞脉冲锁相频率合成器）
由双模前置分频器和A计数器、N计数器组成的分 频器的总分频比 NT A(P 1) (N A)P NP A 。
二、频率合成器
1.一个基准源的直接频率合成器
fo
M1 N1
M1 N1
M2 N2
fR
2.锁相频率合成器 (1)典型的锁相频率合成器
MC145106组成频率合成器
参考分频器是由一个÷2电路和÷29/210电路组成，由 FS(6)端控制。若FS=“1”，参考分频比为210，则 fR=10kHz。若FS=“0”，参考分频比为211，则fR=5kHz。
锁相与频率合成
一、锁相环路基本原理
1.锁相环路的主要特点 (1)良好的跟踪特性 (2)良好的窄带滤波特性 (3)锁定状态无剩余频差 (4)易于集成化
2.锁相环路的应用 (1)锁相倍频电路
(调频电路
滤波器为窄带滤波
(5)锁相调频解调电路 (6)锁相调相解调电路
其VCO输出频率
fo (PN A) fR
由双模前置分频器組成的锁相频率合成器的输岀频率为
fo NT fR (PN A) fR
(4)采用混频器的锁相频率合成器
压控振荡器输岀频率为 fo fL NfR
(5)多环锁相频率合成器
MC145106集成锁相环频率合成器
MC145151
MC145152-2集成锁相环频率合成器
锁相频率合成.pptx
20，B = 200~300。求合成器输出频率o 的范围和频率分辨率。
fr
PDA
LFA
M
VCOA
A环
fA
NA
PDC
LFC
C环
BPF
PDB
LFB
VCOB
fB
VCOC
B环
NB
=
=
输出的周期个数为个。也就是说，整个电路的分频因子为，合
成器的输出信号频率为：
o = 1 + 2 r
第12页/共20页
变模分频合成器
合成器集成电路
晶振
参考分频器
fr
PD
N1
LF
VCO
fd
N2
fo
模式控制
V /V 1
➢ 特点
①
双模分频PLL合成器的频率分辨率为r ；
②
两个可编程分频器的工作频率为o /( + 1)或o /；也就是说合成
出频率为o /( + 1)；
d)
双模分频器输出2 个周期的脉冲（输入端输入了2 ( + 1)个周期）后，
2 分频器的计数变为0，此时，模式控制将变为低电平，同时，双模分
频器的分频模数变为，也就是说，双模分频器的输出频率将变为o /；
第9页/共20页
变模分频合成器
合成器集成电路
晶振
b)
双模分频器的输出同时驱动两个可编程分频器，它们分别预置在1
和2 ，其中1 > 2 ；
第8页/共20页
变模分频合成器
合成器集成电路
锁相技术及频率合成
第7章 锁相技术及频率合成
第7章
反馈控制电路
（锁相环路与频率合成技术）
7.1 自动增益控制电路 7.2 自动频率控制电路 7.3 锁相环路（PLL）
第7章 锁相环路与频率合成技术
7.2 自动频率控制电路
7.2.1 工作原理
图7.2.1 AFC电路原理框图
第7章 锁相环路与频率合成技术
7.2.2 应用举例
锁相环路基本组成框图如图所示。锁相环路是由鉴 相器(PD)、环路滤波器（LF）和压控振荡器（VCO）三 个基本部件构成的闭合环路。
参考晶体 振荡器
u i(t) ωi
鉴相器 PD
u d(t)
环路滤波器 LF
u c(t)
压控振荡器 VCO
输出 u o(t) ωo
ωo
u o(t)
压控振荡器的控制特性
第7章 锁相环路与频率合成技术
7.3.5
锁相环路的应用
一、锁相鉴频电路
ωi
输入调 频信号
鉴相器
环路 滤波器
uc 解调 输出
ωo
压控 振荡器
图7.3.13 调频波锁相解调电路组成
第7章 锁相环路与频率合成技术
鉴相器
u i(t) 输入电压
环路 滤波器
压控 振荡器
π/ 2 移相器
同步 检波器
输出电压
图7.3.15 采用锁相环路的同步检波电路框图
图7.2.2 调幅接收机中的AFC系统
图7.2.3
具有AFC电路的调频发射机框图
第7章 锁相环路与频率合成技术
7.3 锁相环路（PLL）
( Phase-Locked Loop)
7.3.1 锁相环路的基本工作原理
两个信号的频率和相位之间的关系
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
调制跟踪与载波跟踪： Ω < Ωc时的调制跟踪状态及调 制跟踪环； Ω >> ωn时的载波跟踪状态及 载波跟踪环。 最大同步扫描速率
e () lim e (t ) lim s e ( s)
t s 0 s 0
lim s H e ( s) 1 ( s)
不同环路的稳态相差
不同的环路对不同输入信号 的跟踪性能； 环路的 “阶”与“型”。 近似线性系统的锁相环对正 弦相位信号的稳态频率响应； 二阶锁相环的频率响应： 闭环频率响应具有低通特性； 误差频率响应具有高通特性。
线性化动态方程 时域表达式 pθe(t) = pθ1(t) － K F(p)θe (t) 复频域表达式 sθe(s) = sθ1(s) － K F(s)θe(s) 环路增益 K = Ko Kd
Kd —— 近似线性鉴相特性的斜率
θ1 ( t )
+
θe(t)
-
K
(a)
F(p)
1/p
θ2 ( t ) θ1 ( s)
pe (t ) p1 (t ) KF ( p)sin e (t )
瞬时频差 = 固有频差 - 控制频差
环路增益
稳态相差
K = KoUd
o e () arcsin KF ( j 0)
输入固定频率信号时一阶环的动态方程 一阶环动态方程的图解法：
相平面、相点、相轨迹及其方向性
理想二阶环
He(s) H(s)
s 2n s s2 2n s n2
2
n2 s s K s2 2n s n2 n2 2 s 2n n K s2 2n s n2
s2 s2 2n s n2 2n s n2 s2 2n s n2
+
θe(s)
-
K
(b)
F(s)
1/s
θ2 ( s)
锁相环的线性相位模型
开环传递函数 闭环传递函数 误差传递函数
2 ( s) F ( s) H o ( s) K 1 ( s ) 开环 s
2 ( s) KF ( s) H ( s) 1 ( s) s KF ( s)
e ( s) s H e ( s) 1 ( s) s KF ( s)
s2 2n s n2
2 n
环路误差的时间响应 求二阶环对输入信号响应的方法：
θ1(s)=L [θ1(t)]
写出H(s)或He(s)
θ2(s)=θ1(s) H(s)， θe(s)=θ1(s) He(s)
θ2(t)=L
-1
[θ2(s)]，θe(t)=L
-1
[θe(s)]
三种锁相环分别对输入相位 阶跃、频率阶跃和频率斜升信号 的暂态响应和稳态响应 从时域求稳态相差 用终值定理求稳态相差
稳定平衡点、不稳定平衡点， 周期跳越（跳周），快捕和快捕带
Δωo < K 时的捕获与锁定
Δωo > K 时的失锁状态
Δωo = K 时的临界状态
求解稳态相差θe(∞)
ΔωH = Δωp = ΔωL = K
e (t ) i v K
2 o
性
PLL
ui(t) PD u d ( t) LF uc(t) VCO uo(t)
锁相环的基本构成
θ1 ( t )
+
θe(t)
-
Ud sin[•]
ud (t)
F(p)
uc(t)
Ko p
θ 2(t)
锁相环相位模型
环路相位模型框图及各参量 之间的关系 鉴相器
正弦鉴相特性：
模型框图、表达式、曲线、
最大输出电压Ud
三个传递函数之间的关系
H o ( s) H ( s) 1 H o ( s) 1 H e ( s) 1 H o ( s)
H e ( s) 1 H ( s)
不同环路的传递函数
环路 函数 RC积分滤波器 的二阶环
1 1 s 1
K
无源比例积分滤波器 的二阶环
1 s 2 1 s 1
K、τ1、τ2
ζ 、 ωn RC积分滤波器 的二阶环 无源比例积分滤 波器的二阶环 理想二阶环
ωn ζ
K 1 1 1 2 K 1
K 1
K 1
1 K 1 2 2 1 K
2 K 2 1
ζ 和 ωn 表示的环路传递函数
环路
函数
RC积分滤波 器的二阶环
无源比例积分滤 波器的二阶环
总复习
第一章
ωo 、Δωo、 θ1 ( t )、 θ2 ( t ) 、 θe ( t ) 捕获过程，同步（跟踪）状态
捕获时间Tp ，捕获带 Δωp，同步
带 ΔωH
同步状态的定义
e ( t ) e ( t ) 2n e
输入固定频率信号时的锁定状态：
瞬时相差 e (t ) 常数 瞬时频差 e (t ) 0
s K 2
s2
s
s2 s
1
K
1
1
s2 s
1
K
s
K 2
1
K
1
K
1
s2 s
K 2
1
K
1
1
二阶系统的性能参数
ωn —— 无阻尼振荡频率 ζ —— 阻尼系数
0 < ζ < 1时的欠阻尼状态；
ζ > 1时的过阻尼状态；
ζ = 1时的临界状态
ζ、ωn与K、τ1、 τ2之间的关系
1 K s 2 1 1 s s2
理想二阶环
1 s 2 s 1
K 2 K s 1 1 s2
s2 K 2
F(s) H o ( s) He(s) H ( s)
1
s2 s2 s
2
s
1
s
1
s
1
K
1
K
1
1 1 K s2 s K 2 1 1 1 1 1 K s2 s K 2 1 1 1
环路滤波器 三种环路滤波器的电路、算
子形式，传递函数的推导，频率
特性，主要参数τ1、τ2与C、R1和 R2的关系
压控振荡器 控制特性
控制灵敏度Ko
模型，固有积分环节
环路动态方程的一般形式
环路增益K=KoUd
瞬时频差=固有频差-控制频差 求解稳态相差θe(∞)，控制电压uc
环路动态方程的一般形式