高密度三维封装技术_李秀清

2. 2 硅效率 芯片在印制电路板 ( PCB)上所占的面积是 封装技术的主要问题之一。 在 M CM 中 , 由于 使 用了 裸 芯片 使 芯片 所 占 面积 减 小 20 %～ 90 %。 而三维封装可更加有效地利用硅电路板 , 即提高了硅效率。与其它二维封装技术相比 , 三
第 35卷 第 6期 1998年 12月
图 1 三维技术与 M CM 技术的硅效率对比
2. 3 延迟 延迟指的是信号在两个系统功能电路块之 间传播所需要的时间 。 在高速系统中 , 总延迟 主要受飞行时间的限制 , 飞行时间即信号沿互 连进行传播 (飞行 ) 所用的时间 , 飞行时间与 互连长度成正比。 若要降低延迟就必须缩短互 连 , 如图 2中所示的那样 , 使用三维封装技术 可最大限度地缩短互连长度 , 并因此降低寄生 电容和电感 , 减小信号的传播延迟 。 M CM 可使 信号延迟降低 300 % , 而与之相比 , 三维封装中 的电子元件则非常紧凑 , 其信号延迟比 M CM 要小得多 。
图 4 用柔性材料实现 IC 的折叠与互连
图 7 Hughes公司开发的微型弹簧 垂直互连方法的原理图 图 5 用引线键合实现垂直互连的方法
半导体情报
27
线板 ( PW B) 上安装时 , 互连约占系统总功耗 的 10 % ; 如果用 M CM 技术 , 系统功耗可降低 1 /5, 其功耗要比使用 PW B低 8 % ; 若采用三维 封装技术 , 由于缩短了互连长度并减小了寄生 效应 , 则可使系统功耗进一步降低。 2. 6 速度 由于三维封装降低了系统功耗 , 因此在不 增加功耗的情况下 , 三维器件的跃迁速度 (频 率 ) 会更快。 此外 , 三维器件的寄生效应 (电 容和电感 )、 体积与噪声均有所降低 , 跃迁速度 显著提高 , 从而改进了系统的性能。 2. 7 互连效率 使用三维封装结构可为叠层中的中心元件 提供 116个相邻元件 , 而在二维封装中可提供 的相邻元件却仅有 8 个 (图 3)。 因此 , 缩短叠 层的互连长度可降低芯片间的传播延迟。 此外 , 与传统封装技术所用的通孔布线互连相比 , 三 维封装的垂直互连可最大限度地利用互连的效 率。
收稿日期 : 1998- 09- 29
积小 、 厚度薄 、 易于携带 、 速度快 、 可靠性高 和价格低的特点。 就目前各个技术领域的发展来看 , 要实现 上述要求 , 关键就在于封装技术 。 进入 90年代 以来 , 微电子封装技术迎来了 “爆炸式 ” 的发 展时期 , 微电子封装正在逐步从传统的面向器 件转为面向系统、 面向最终用户 , 封装的功能 在此基础上得到极大的加强和提高 。 随着各种电子系统复杂程度的日益提高 , 市 场对低功耗 、轻重量小型封装技术的要求也随之 增加。许多航空航天产品也要求在系统功能增加 的同时还必须不断减小系统体积并降低系统重 量。 为了满足这一市场需求 , 近年来出现了许多
High Density 3D Packaging Technology
Li Xi uqi ng
( Hebei Semiconductor Research Inst itu te , Shij iaz huang 050051)
Abstract T his paper i ntroduces a number of bare a nd m ul tichip mo dule stacki ng t echnologi es that a re em ergi ng t o meet the ev er i ncreasi ng dema nds f or lo w po wer consumpti on, lo w weight and compact systems. Vertical interconnect techniques a re review ed in details. T echno logical i ssues such as silico n ef ficiency , co mpl exi ty , speed and po w er consum pti on etc. a re brief ly di scussed. Keywords 3D packagi ng Vertical i nt erconnectio n Bare die stacki ng M CM st acki ng
图 3 二维封装与三维封装的互连效率比较
在折叠柔性电路中 , 先将裸芯片安装在柔 性材料上 , 然后将其折叠 , 形成三维叠层 , 如 图 4 所示 。 引线键合叠层芯片是一种采用引线键合技 术实现垂直互连的方法。 可直接与 M CM 基板 进行引线键合 。 这种方法是采用引线键合工艺 将叠层芯片与平面 M CM 基板键合在一起的 , 如图 5所示 。也可采用基板与 IC引线键合的方 法。 采用这种方法需要有一母芯片和一子芯片 , 母芯片充当子芯片的基板 , 互连就通过子芯片 与母芯片基板上的焊点相连 , 如图 6所示。 3. 2 叠层 IC之间的区域互连 在区域互连中 , 垂直互连并不与叠层元件
图 2 二维结构与三维结构的布线长度比较
2. 4 噪声 通常 , 噪声会对一有用信号产生干扰。 噪 声频率与封装和互连设计的关系很密切 。 数字 系统中的噪声源主要包括反射噪声 、串扰噪声、 同步开关噪声和电磁干扰 。 这些噪声源的大小 取决于信号通过互连时的上升时间 。 上升时间 越快 , 噪声就越大。 如前所述 , 三维封装技术 通过缩短互连长度降低了噪声 , 并因此减小了 相关的寄生效应 ,达到了提高系统性能的目的。 2. 5 功耗 电子系统的寄生电容与互连长度成正比 , 只要减小寄生效应就可降低总功耗 。 在印制布
直互连是指设计三维模块中的电源 、 接地及层 间信号时所需的互连 。 下面介绍互连的类型 。 3. 1 叠层 IC 间的外围互连 叠层互连工艺包括叠层载带、 焊接边缘导 体、 腔面薄膜导体、 互连基板与腔体外部、 折 叠柔性电路和引线键合叠层芯片的连接等。 叠层载带是用载带自动键合 ( T AB) 实现 IC 互连的一种方法。 这种方法可进一步分成 。使 PCB上的叠层 T AB和引线框架上的 T AB 用 PCB上 T AB方法的公司主要有 Intel Japan 和 Ma tsushit a Elect ri c Indust rial Com pany 等 公司 。 这种方法主要应用于高密度存储卡 ; 目 前使用引线框架 T AB 工艺的公司主要有富士 通等 。 这种方法主要用于 DRAM 芯片设计 。 边缘导体键合工艺的目的是利用焊接边缘 导体实现 IC 间的垂直互连 。 该工艺有四个关键 步骤 : 第一是在叠层上滴漏焊料 , 在边缘上形 成垂直导体 ; 第二是用焊料填充芯片载体与隔 板上的通孔 ; 第三是基板通孔间的焊点连接 ; 第 四是在芯片边缘上形成焊料球 。 腔面上的薄膜导体是一层在真空条件下向 基板上溅射或蒸发的导电材料 , 其目的是要在 腔面上形成垂直互连 。 为实现基板与腔面的互 连 , 可采用 Texas Inst rum ent s 等公司开发的 T AB 引线与硅基板焊点相连的方法和叠层面 上的倒装芯片键合方法以及在 T SOP 封装两 侧焊接 PCB板等方法 。
类型 容量 / M b 分立 S R AM 重量 DR AM 1 4 1 4 16 S R AM 体积 DR AM 1 4 1 4 16 1678 872 1357 608 185 3538 1588 2313 862 363 二维 783 249 441 179 69 2540 862 1542 590 227 三维 133 41 88 31 69 195 145 132 113 113 分立 /三维 12. 6 21. 3 15. 4 19. 6 16. 8 18. 1 10. 9 17. 5 7. 6 3. 2 二维 /三维 5. 9 6. 1 5. 0 5. 0 6. 2 13. 0 5. 9 11. 6 5. 2 2. 0
维封装技术的硅效率超过 100 % , 如图 1所示。
2 三维封装技术的优点
2. 1 体积与重量 在三维封装中 , 由于用三维器件取代了单 芯片封装 , 因而封装尺寸和重量显著减小 , 其 减小幅度与垂直互连密度、 热性能以及所需强 度等工艺过程有一定的关系 。 与传统封装相比 , 采用三维封装技术可使系统尺寸与重量降低到 原来的 1 /40 ～ 1 /50 。 表 1对三维裸芯片封装与 分立封装和平面封装 (如 M CM 等 ) 的重量和 体积进行了比较。 很显然 , 三维封装的体积仅 为 M CM 的 1 /5 ～ 1 / 6, 是分立封装技术的 1 / 10 ～ 1 /20; 其重量是 M CM 的 1 /2 ～ 1 / 13, 是分立 元器件的 1 / 3 ～ 1 / 19 。此外 , 在 Aladdi n并行处 理器中应用时 , 其重量和体积仅为 Cray X-M P 基准处理器的 1 / 660和 1 / 2700 。 表 1 三维封装技术与其它二维封装 在体积与重量上的对比
2. 8 带宽 互连带宽 , 尤其是存储带宽经常是影响计 算和通信系统的关键因素 , 低的延迟和宽的总 线非常重要。例如在著名的 Intel Pentium 处理 器中 , CPU 和二级缓冲存储器共同封装在同一 个多腔针栅阵列 ( Pin Grid Array ) 中以获得较 大的存储带宽 。 三维封装技术有望应用于集成 CPU 和存储器芯片 , 且不会增加多腔针栅阵列 的成本 。
26
半导体情报
第 35卷 第 6期 1998年 12月
新型三维封装技术 。 这类封装技术采用将裸芯片 或多芯片模块 ( M CM ) 沿 Z 轴层叠起来的方法 , 使系统的封装体积大大减小 。 由于这种 Z 面技 术大大缩短了总的互连长度 , 系统的寄生电容显 著减小 , 从而使系统的总功耗降低了 30 % 左右 , 达到提高系统工作性能的目的 。
3 三维电子系统的垂直互连
三维封装的关键技术是垂直互连工艺 。 垂