第三章存储器教材
合集下载
计算机组成原理第三章课件
A、电路图： 由两个MOS反相器交叉耦合而成的双稳态触发器。
字线
V
位/读出线 BS0 读/写“0” T2 T0 T1 A T4 T5 B T3 位/读出线 BS1 读/写“1”
6管MOS存储电路
静态MOS存储器
基本存储元—6管静态MOS存储元 B、存储元的工作原理
字线
①写操作。在字线上加一个正电压的字脉 冲，使 T2 、 T3 管导通。若要写“ 0”， 位/读出线 无论该位存储元电路原存何种状态， BS0 只需使写“ 0”的位线 BS0 电压降为地 电位（加负电压的位脉冲），经导通 读/写“0” T2 的Ｔ2 管，迫使节点Ａ的电位等于地电 位，就能使Ｔ1 管截止而Ｔ0 管导通。 写入1，只需使写1的位线BS1 降为地电 位，经导通的 T3 管传给节点Ｂ，迫使 T0 管截止而T1 管导通。 写入过程是字线上的字脉冲和位线上 的位脉冲相重合的操作过程。
静态MOS存储器
用静态MOS存储片组成RAM
字位同时扩展法： 一个存储器的容量假定为 M×N位，若使用l×k位的芯片（l＜M,k＜N）需 要在字向和位向同时进行扩展。此时共需要（M ／l）×（N ／k）个存 储器芯片。 其中， M ／ l 表示把 M×N 的空间分成（ M ／ l ）个部分（称为页或区）， 每页（N／k）个芯片。 地址分配： （A）用log2 l位表示低位地址：用来选择访问页内的l个字 （B ） 用log2 （M／l）位表示高位地址：用来经片选译码器产生片 选信号。
• 片选有效，才可以对芯片进行读/写操作 • 无效时，数据引脚呈现高阻状态，并可降低功耗
读控制（OE*）
• 芯片被选中有效，数据输出到数据引脚 • 对应存储器读MEMR*
第三章存储器教材ppt课件
第三章 内部存储器
3.1 存储器概述
存储器是计算机系统中的记忆设备，用 来存放程序和数据，在计算机中具有十分重 要的地位。
存储器中最小的存储单位就是一个双稳 态半导体电路或一个CMOS晶体管或磁性材 料的存储元，它可存储一个二进制代码。由 若干个存储元组成一个存储单元，然后再由 许多存储单元组成一个存储器。
信息通路：CPU—Cache—主存
CPU—主存 主存—辅存层次：采用软、硬结合
的方法实现信息 交换。
信息通路：CPU—主存—辅存
• 存储层次的性能参数（主存—辅存层次） 主存(M1)：容量S1，位价格C1，存取时间TA1。 辅存(M2)：容量S2，位价格C2，存取时间TA2。 1 存储层次的平均位价格
2 系统的平均访问时间
ta = htm+（1 - h）tS= 0.97×50 +(1 - 0.97)×200=54.5ns
3 访问效率
e = tm / ta = 50 / 54.5 = 91.7%
3.2 主存储器（SRAM存储器）
一般由RAM和ROM组成，其中RAM占主导地位。 主存储器通过地址总线、 数据总线、控制总线与 CPU 或其它部件相连。
C =（C1S1 + C2S2）/（ S1 + S2）
2 命中率：指所需信息可在M1中找到的概率。 H = N1 /（ N1 + N2），失效率 F = 1- H
N1为访问M1的次数， N2为访问M2的次数。
3 存储层次的平均存取时间
TA = H* TA1 +（1 – H）* TA2 ， TA2 = TB + TA1
R/W 0.5us
R/W REF R/W 0.5us 0.5us
3.1 存储器概述
存储器是计算机系统中的记忆设备，用 来存放程序和数据，在计算机中具有十分重 要的地位。
存储器中最小的存储单位就是一个双稳 态半导体电路或一个CMOS晶体管或磁性材 料的存储元，它可存储一个二进制代码。由 若干个存储元组成一个存储单元，然后再由 许多存储单元组成一个存储器。
信息通路：CPU—Cache—主存
CPU—主存 主存—辅存层次：采用软、硬结合
的方法实现信息 交换。
信息通路：CPU—主存—辅存
• 存储层次的性能参数（主存—辅存层次） 主存(M1)：容量S1，位价格C1，存取时间TA1。 辅存(M2)：容量S2，位价格C2，存取时间TA2。 1 存储层次的平均位价格
2 系统的平均访问时间
ta = htm+（1 - h）tS= 0.97×50 +(1 - 0.97)×200=54.5ns
3 访问效率
e = tm / ta = 50 / 54.5 = 91.7%
3.2 主存储器（SRAM存储器）
一般由RAM和ROM组成，其中RAM占主导地位。 主存储器通过地址总线、 数据总线、控制总线与 CPU 或其它部件相连。
C =（C1S1 + C2S2）/（ S1 + S2）
2 命中率：指所需信息可在M1中找到的概率。 H = N1 /（ N1 + N2），失效率 F = 1- H
N1为访问M1的次数， N2为访问M2的次数。
3 存储层次的平均存取时间
TA = H* TA1 +（1 – H）* TA2 ， TA2 = TB + TA1
R/W 0.5us
R/W REF R/W 0.5us 0.5us
计算机组成原理第三章课件白中英版
衡量磁盘存储器性能的 指标，如转速、传输速 率和平均寻道时间。
4 容量扩展方法
5 磁盘数组及其RAID技术
扩展磁盘存储器容量的方法，如分区、数 据压缩和虚拟磁盘。
利用多个磁盘构建磁盘阵列，提升数据安 全性和性能的RAID技术。
其他存储器
彩色显存
了解彩色显存在图形显示 中的作用和相关概念，如 像素和颜色深度。
光盘及光盘存储
介绍光盘的工作原理和光 盘存储技术，如CD、DVD 和蓝光光盘。
USB闪存存储
探究USB闪存存储器的优 势和应用场景，如便携存 储和数据传输。
FLASH存储器
了解闪存存储器的工作原理和特点，如快速 擦除和低功耗。
EEPROM存储器
探索可擦写可编程只读存储器的结构和应用， 如BIOS芯片和电子车钥匙。
工作原理
SRAM和DRAM的工作机制，解释内部电路如何 实现数据的存储和读取。
优缺点
SRAM和DRAM的优点和缺点对比，帮助选择合 适的存储器方案。
磁盘存储器
1 组成
2 工作原理
3 性能指标
磁盘存储器的构成和各 个组件的作用，如盘片、 读写头和控制器。
磁盘存储器的读写过程， 如何将数据从磁盘读取 到内存或写入磁盘。
概述
存储器层次结构概念和目的，为什么 需要多层次的存储器。
存储器分类
主存、辅存和高速缓存的区别，各种 存储器分类的特点。
半导体随机访问存储器
SRAM和DRAM的结构及特点
静态随机访问存储器和动态随机访问存储器的 构造和特点比较。
应用领域
SRAM和DRAM在不同领域的应用，如计算机内 存和图形处理。
5 实例
通过实际的存储器系统例子，深入了解设 计和优化的过程。
第3章内存储器课件
3
3.1 存储器概述
3.1.1 存储器分类 3.1.2 存储器的分级结构 3.1.3 存储器的技术指标
4
3.1.1 存储器分类（1/3）
按存储介质分
系统主存、 Cache
半导体存储器：用半导体器件(MOS管)组成的存储器； 软盘
磁表面存储器：用磁性材料(磁化作用)做成的存储器；
硬盘 磁带
光盘存储器：用光介质(光学性质)构成的存储器； 光盘
19
SRAM存储器的逻辑结构简图
存储体
•••
驱动器
•••
译码器
•••
MAR
地址总线
读
•• •
写 电 路
• • •
控制电路
读写
MDR
数据总线
20
32K×8位的SRAM逻辑结构图
X方向： 8根地址线 输出选中
256行
输入输出时 分别打开不 同的缓冲器
读写、 选通 控制
三维存储 阵列结构
Y方向： 7根地址线 输出选中
读 写 地址总线
主存
16
3.2.1 基本的静态存储元阵列
基本存储元 存储一位二进制信息； 非易失性的存储元
64×4位的SRAM结构图 存储体排列成存储元阵列，不一定以存储单元形式组织；
芯片封装后，3种外部信号线 地址线：2n个单元，对应有n根地址线；
地址信号经过译码电路，产生每个单元的字线选通信号；
数据线：每个单元m位，对应有m根数据线； 控制线：读写控制信号 R/W
R/W =1，为读操作；R/W =0，为写操作；
17
18
3.2.2 基本SRAM存储器逻辑结构
地址译码驱动方式 方法1：单译码
被选单元由字线直接 选定；
3.1 存储器概述
3.1.1 存储器分类 3.1.2 存储器的分级结构 3.1.3 存储器的技术指标
4
3.1.1 存储器分类（1/3）
按存储介质分
系统主存、 Cache
半导体存储器：用半导体器件(MOS管)组成的存储器； 软盘
磁表面存储器：用磁性材料(磁化作用)做成的存储器；
硬盘 磁带
光盘存储器：用光介质(光学性质)构成的存储器； 光盘
19
SRAM存储器的逻辑结构简图
存储体
•••
驱动器
•••
译码器
•••
MAR
地址总线
读
•• •
写 电 路
• • •
控制电路
读写
MDR
数据总线
20
32K×8位的SRAM逻辑结构图
X方向： 8根地址线 输出选中
256行
输入输出时 分别打开不 同的缓冲器
读写、 选通 控制
三维存储 阵列结构
Y方向： 7根地址线 输出选中
读 写 地址总线
主存
16
3.2.1 基本的静态存储元阵列
基本存储元 存储一位二进制信息； 非易失性的存储元
64×4位的SRAM结构图 存储体排列成存储元阵列，不一定以存储单元形式组织；
芯片封装后，3种外部信号线 地址线：2n个单元，对应有n根地址线；
地址信号经过译码电路，产生每个单元的字线选通信号；
数据线：每个单元m位，对应有m根数据线； 控制线：读写控制信号 R/W
R/W =1，为读操作；R/W =0，为写操作；
17
18
3.2.2 基本SRAM存储器逻辑结构
地址译码驱动方式 方法1：单译码
被选单元由字线直接 选定；
计算机组成原理 第三章 三主存储器课件
• 译码方式
– 单译码 – 双译码
• 存储容量的计算
– SRAM – DRAM
SRAM芯片（3.2）
返回
逻辑符号与组成框图 容量计算 • 存储位元是触发器（SRAM芯片存储位元记忆原理） • 存储单元（在单译码方式下；在双译码方式下） 3. 功能表 4. 波形图 5. SRAM与CPU的接口 1. 2.
• 四、DRAM与CPU的接口 • 五、DRAM正确性校验 • 六、DRAM与SRAM的比较
存储器容量扩展
• 课本P73的例2、例3 • 讲位扩展及字扩展电路怎么接，以及为 什么这么接
六、SRAM与DRAM比较
• DRAM优点
– – – 同样大小的芯片，DRAM的集成度远高于SRAM ； DRAM行列地址分两次送，减少了芯片引脚，也 减小了封装尺寸； DRAM功耗为SRAM的1/6，价格为SRAM的1/4 DRAM因为使用电容，所以速度比SRAM低； DRAM需配置再生电路，要消耗一部分能量。 DRAM被广泛用于构造主存 SRAM多用于构造Cache
• •
DRAM缺点
– – – –
应用
ROM与Flash（3.4）
返回
一、MROM
1.存储位元记忆原理 2.逻辑符号
二、EPROM
1.存储位元记忆原理 2.EPROM与CPU的接口
三、用半导体芯片组织简单的主存
三、用半导体芯片组织简单的主存
例：CPU的地址总线16根(A15—A0，A0为低位)，双向数据总 线8根(D7—D0)，控制总线中与主存有关的信号有MREQ(允 许访存， 低电平有效)，R/W(高电平为读命令，低电平为写 命令)。 主存地址空间分配如下：0—8191为系统程序区，由只读 存储芯片组成；8192—32767为用户程序区；最后(最大地 址)2K地址空间为系统程序工作区。上述地址为十进制，按 字节编址。 现有如下存储器芯片：EPROM：8K×8位(控制端仅有 CS);SRAM：16K×1位，2K×8位，4K×8位，8K×8位. 请从上述芯片中选择适当芯片设计该计算机主存储器， 画出主存储器逻辑框图.
– 单译码 – 双译码
• 存储容量的计算
– SRAM – DRAM
SRAM芯片（3.2）
返回
逻辑符号与组成框图 容量计算 • 存储位元是触发器（SRAM芯片存储位元记忆原理） • 存储单元（在单译码方式下；在双译码方式下） 3. 功能表 4. 波形图 5. SRAM与CPU的接口 1. 2.
• 四、DRAM与CPU的接口 • 五、DRAM正确性校验 • 六、DRAM与SRAM的比较
存储器容量扩展
• 课本P73的例2、例3 • 讲位扩展及字扩展电路怎么接，以及为 什么这么接
六、SRAM与DRAM比较
• DRAM优点
– – – 同样大小的芯片，DRAM的集成度远高于SRAM ； DRAM行列地址分两次送，减少了芯片引脚，也 减小了封装尺寸； DRAM功耗为SRAM的1/6，价格为SRAM的1/4 DRAM因为使用电容，所以速度比SRAM低； DRAM需配置再生电路，要消耗一部分能量。 DRAM被广泛用于构造主存 SRAM多用于构造Cache
• •
DRAM缺点
– – – –
应用
ROM与Flash（3.4）
返回
一、MROM
1.存储位元记忆原理 2.逻辑符号
二、EPROM
1.存储位元记忆原理 2.EPROM与CPU的接口
三、用半导体芯片组织简单的主存
三、用半导体芯片组织简单的主存
例：CPU的地址总线16根(A15—A0，A0为低位)，双向数据总 线8根(D7—D0)，控制总线中与主存有关的信号有MREQ(允 许访存， 低电平有效)，R/W(高电平为读命令，低电平为写 命令)。 主存地址空间分配如下：0—8191为系统程序区，由只读 存储芯片组成；8192—32767为用户程序区；最后(最大地 址)2K地址空间为系统程序工作区。上述地址为十进制，按 字节编址。 现有如下存储器芯片：EPROM：8K×8位(控制端仅有 CS);SRAM：16K×1位，2K×8位，4K×8位，8K×8位. 请从上述芯片中选择适当芯片设计该计算机主存储器， 画出主存储器逻辑框图.
计算机组成原理第三章第1讲存储器概述
3.1存储器概述
一、分类
• 按存储介质分类：
磁表面 半导体存储器 光存储器
• 按存取方式分类：
随机存取：内存 顺序存取：磁带，磁盘
• 按存储内容可变性：ROM，RAM
RAM：SRAM，DRAM ROM：掩模ROM/PROM/EPROM/EEPROM
读表3.1
3.1存储器概述
• 按信息易失性：
导入
思考：
上一章详细讲解了现实世界中的基本 信息类型怎样数字化的保存在计算机中， 具体地，二进制下的两种基本状态在计算 机中以什么样的硬件形式表现？如果要保 存，以什么样的信息记录方式存储？
计算机存储体系解决了信息的保存问 题。
3.1存储器概述
存储的基本单位：
• 存储位元：最小存储单位，保存一个bit • 存储单元：基本存储单位，若干个位组成 • 存储器：许多个存储单元组成
• 一般，一个字可以包含若干个字节
3.1.3主存储器的技术指标
存储容量：指一个存储器中可以容纳的存 储单元总数。
• 1KB=210B
• 1MB=220B • 1GB=230B • 1TB=240B
位 bit 比特 b 字节 Byte 字节 B
3.1.3主存储器的技术指标
• Kilobyte(KB)=1024B相当于一则短篇故事的内容。 • Megabyte(MB)=1024KB能保存一则短篇小说的内容。 • Gigabyte(GB)=1024MB相当于一部标清长电影容量。 • Terabyte(TB)=1024GB相当于一家大型医院中所有的X光图
总和。
3.1.3主存储器的技术指标
存取时间：又称存储器访问时间，指一次 读操作命令发出到该操作完成，将数据读 出到数据总线上所经历的时间。通常取写 操作时间等于读操作时间，故称为存储器 存取时间。
计算机组成原理第三章多层次的存贮器优秀课件
1、主存的基本组成
… …
读
存储体
写 电
路
…
驱动器
…
控制电路
译码器
…
MAR
读
写
地址总线
数据总线 MDR
2、 主存和 CPU 的联系
MDR
CPU
MAR
数据总线 读 写
地址总线
主存
3、 半导体存储芯片的基本结构
地
译
存
读
数
… …
址
码
储
写
据
线
驱
矩
电
线
动
阵
路
片选线
读/写控制线
地址线（单向） 数据线（双向） 芯片容量
• 主存储器简称主存，是计算 机系统的主要存储器，用来 存放计算机运行期间的大量 程序和数据。
• 外存储器简称外存，它是大 容量辅助存储器。
3.1.2 存储器分级结构
• 分层存储器系统之间的连接关系
3.1.3主存储器的技术指标
• 字存储单元：存放一个机器字的存储单元， 相应的单元地址叫字地址。
• 字节存储单元：存放一个字节的单元，相 应的地址称为字节地址。
在计算机存储器体系结构设计时， 我们希望存储器系统的性能高、价格低， 那么在存储器系统设计时，应当在存储器 容量，速度和价格方面的因素作折中考虑， 建立了分层次的存储器体系结构如下图所 示。
3.1.2 存储器分级结构
2、分级结构 • 高速缓冲存储器简称cache，
它是计算机系统中的一个高 速小容量半导体存储器。
磁头、载磁体
非 硬磁材料、环状元件 易
失
激光、磁光材料
2. 按存取方式分类
(1) 存取时间与物理地址无关（随机访问）
第三章 存储器体系结构 微型计算机原理与应用 电子教案 教学课件
第3章 存储器体系结构
3.1 存储器概述 3.2 随机存取存储器RAM 3.3 只读存储器ROM 3.4 存储器与CPU的连接 3.5 存储器系统组成 3.6 磁表面存储器 3.7 光盘存储器
3.1 概 述
3.1.1 微型计算机存储器分类 3.1.2 存储器的主要性能指标 3.1.3 存储器的组成与读写过程
28
A12 2
27
A7 3
26
A6 4
25
A5 5
24
A4 6
23
A3 7 6264 22
A2 8
21
A1 9
20
A0 10
19
D0 11
18
D1 12
17
D2 13
16
GND 14
15
VCC
WE N.C A8 A9 A1 1 OE A1 0 CE D7 D6 D5 D4 D3
读出的过程也是动态存储器刷新的过程，只是读出的数据丢掉不 用就是了。
3. 单管动态存储电路 最简单的动态存储器的基本存储单元如图3.6所示，数据信息记录 在电容CS上。T1的源极接电容CS；栅极接字线W，作为门控管；漏极 接数据线D，再经读出放大器输出。当电容CS上有电荷时，表示存1； 无电荷时，存0。平时字线W为低电平，信息保存。
X0
A0
X
0,0
A1
行 X1
A2
译 码
...
1,0
A3
X15
0,1 … 0,15 1,1 … 1,15
15,0
15,1 … 15,15
W/R
Y0
Y1 …
Y 列译码
I/O Y15
5
A4 A5 A6 A7 图3.3 复合译码方式
第一课微原课件第三章
GND — 14
28 — VCC 27 — WE 26 — NC 25 — A8 24 — A9 23 — NC 22 — OE 21 — A10 20 — CE 19 — D7 18 — D6 17 — D5 16 — D4 15 — D3
︰
第3章 存储器
3.4 存储器芯片与CPU连接
这是本章的重点内容 SRAM、EPROM与CPU的连接 译码方法同样适合I/O端口
第3章 存储器
3.4.1 CPU与存储器的连接时应 注意的问题
1．CPU总线的带负载能力 2．存储器的组织、地址分配与片选问题 3．CPU的时序与存储器的存取速度之间的配合
返回本节
第3章 存储器
3.4.2 存储器片选信号的产生方式和 译码电路
1．片选信号的产生方式
（1）线选方式（线选法） （2）局部译码选择方式（部分译码法） （3）全局译码选择方式（全译码法）
第3章 存储器
位扩展方法（总结）：
• 将每片的地址线、控制线并联，数据线分别引出。 • 位扩展特点：
存储器的单元数不变，位数增加。
第3章 存储器
字扩展
• 地址空间的扩展。芯片每个单元中的字长满足， 但单元数不满足。
• 扩展原则： 每个芯片的地址线、数据线、控制线并联，
仅片选端分别引出，以实现每个芯片占据不同 的地址范围。
存储芯片的数据线 存储芯片的地址线 存储芯片的片选端 存储芯片的读写控制线
第3章 存储器
存储器系统的扩展
存储芯片
存储模块
存储体
进行位扩展 以实现按字节编 址的结构
进行字扩展 以满足总容量 的要求
位扩展：因每个字的位数不够而扩展数据输出线的数目； 字扩展：因总的字数不够而扩展地址输入线的数目，所以也称为 地址扩展；
28 — VCC 27 — WE 26 — NC 25 — A8 24 — A9 23 — NC 22 — OE 21 — A10 20 — CE 19 — D7 18 — D6 17 — D5 16 — D4 15 — D3
︰
第3章 存储器
3.4 存储器芯片与CPU连接
这是本章的重点内容 SRAM、EPROM与CPU的连接 译码方法同样适合I/O端口
第3章 存储器
3.4.1 CPU与存储器的连接时应 注意的问题
1．CPU总线的带负载能力 2．存储器的组织、地址分配与片选问题 3．CPU的时序与存储器的存取速度之间的配合
返回本节
第3章 存储器
3.4.2 存储器片选信号的产生方式和 译码电路
1．片选信号的产生方式
（1）线选方式（线选法） （2）局部译码选择方式（部分译码法） （3）全局译码选择方式（全译码法）
第3章 存储器
位扩展方法（总结）：
• 将每片的地址线、控制线并联，数据线分别引出。 • 位扩展特点：
存储器的单元数不变，位数增加。
第3章 存储器
字扩展
• 地址空间的扩展。芯片每个单元中的字长满足， 但单元数不满足。
• 扩展原则： 每个芯片的地址线、数据线、控制线并联，
仅片选端分别引出，以实现每个芯片占据不同 的地址范围。
存储芯片的数据线 存储芯片的地址线 存储芯片的片选端 存储芯片的读写控制线
第3章 存储器
存储器系统的扩展
存储芯片
存储模块
存储体
进行位扩展 以实现按字节编 址的结构
进行字扩展 以满足总容量 的要求
位扩展：因每个字的位数不够而扩展数据输出线的数目； 字扩展：因总的字数不够而扩展地址输入线的数目，所以也称为 地址扩展；
计算机原理第三章存储器
所以，32 位地址线寻址的是逻辑地址， 29位地址线寻址的是物理地址。
3.1.3 存储器的分类
一、根据存储介质来分
1. 半导体存储器：
静态存储器 动态存储器
2. 磁表面存储器：磁盘、磁带等。（磁性材料）
3. 光盘存储器：利用光来存储的装置。（光的反射 性）
二、按存取方式来分：
1. 随机存储器RAM，Radom Access Memory ※ 可按地址随机地访问任一单元，
※ 访问各存储单元所需的读/写时间相同，与地址无关。 2. 只读存储器ROM，Read－Only Memory
半导体集成电路，ROM，PROM， EPROM，E2PROM。 3. 顺序存储器（SAM）
访问时间与信息存放位置有关，如磁带等。
4. 直接存取存储器（DAM） 如磁盘，工作方式介于随机存储器与顺序存储器之间。
4位数据线信息写入译中的单元中，称为写操作。
当片选信号 CS =0且读写信号WE =1时，数据输出三态门打开，译中
单元的4位数据送入数据线，称为读操作。
当片选信号 CS =1时，输入三态门与输出三态门都关闭，使芯片所有
单元与数据线隔离，即本芯片不工作。片选信号在存储器空间扩展时 要用到。
（２）芯片引脚
（１）内部结构图
１Ｋ＝１０２４＝２１０，共１０根地址线。
图6－2 2114SRAM芯片内部结构框图
图6－3 第K个存储单元4个存储位电路图
一个位平面 ２６×２４＝６４行×１６列＝１０２４个单元 每个单元有４位，即１０２４×４。
当片选信号 CS =0且读写信号 WE =0时，数据输入三态门打开，
分层存ห้องสมุดไป่ตู้体系结构
对存储器最基本的要求：容量大、速度快、 价格低。
3.1.3 存储器的分类
一、根据存储介质来分
1. 半导体存储器：
静态存储器 动态存储器
2. 磁表面存储器：磁盘、磁带等。（磁性材料）
3. 光盘存储器：利用光来存储的装置。（光的反射 性）
二、按存取方式来分：
1. 随机存储器RAM，Radom Access Memory ※ 可按地址随机地访问任一单元，
※ 访问各存储单元所需的读/写时间相同，与地址无关。 2. 只读存储器ROM，Read－Only Memory
半导体集成电路，ROM，PROM， EPROM，E2PROM。 3. 顺序存储器（SAM）
访问时间与信息存放位置有关，如磁带等。
4. 直接存取存储器（DAM） 如磁盘，工作方式介于随机存储器与顺序存储器之间。
4位数据线信息写入译中的单元中，称为写操作。
当片选信号 CS =0且读写信号WE =1时，数据输出三态门打开，译中
单元的4位数据送入数据线，称为读操作。
当片选信号 CS =1时，输入三态门与输出三态门都关闭，使芯片所有
单元与数据线隔离，即本芯片不工作。片选信号在存储器空间扩展时 要用到。
（２）芯片引脚
（１）内部结构图
１Ｋ＝１０２４＝２１０，共１０根地址线。
图6－2 2114SRAM芯片内部结构框图
图6－3 第K个存储单元4个存储位电路图
一个位平面 ２６×２４＝６４行×１６列＝１０２４个单元 每个单元有４位，即１０２４×４。
当片选信号 CS =0且读写信号 WE =0时，数据输入三态门打开，
分层存ห้องสมุดไป่ตู้体系结构
对存储器最基本的要求：容量大、速度快、 价格低。
存储器完整课件
总线8根（D7-D0），控制总线中与主存有关的信号有MREQ（允许 访存，低电平有效），R/W（高电平为读命令，低电平为写命令）。
主存地址空间分配如下：0-8191为系统程序区，由只读存储芯 片组成；8192-32767为用户程序区；最后（最大地址）2K地址空间 为系统程序工作区。上述地址为十进制，按字节编址。现有如下存 储器芯片：
3、 DRAM的刷新方式：集中式、分散式、异步式，见图3.14 4、存储器控制电路：
四、主性能的主存储器： 1、EDRAM芯片又称增强型DRAM芯片，它是在DRAM芯片上集 成了一个SRAM实现的小容量高速缓冲存储器（cache），从而 DRAM芯片从而的性能等到显著改进,可以实现猝发式读取。
1M ×4位EDRAM芯片结构框图 见图3.18 2、 EDRAM内存条 见书图3.19 3、主存物理地址的存储空间分布见图3.20 思考题1 ：奔腾CPU的数据总线宽度为64位，地址总线宽度32位，
8片（位并联方式），故所需芯片数为16/4 × 8=32片。 （3）如果用32片4M ×1位SRAM芯片组成一个16M而地址 总线的高两位（ A23，A22）需要通过2：4线译码器进行芯片选择。 存储器组成方案为位并联与地址串联相结合的方式。
外存储器：简称外存，它是大容量辅助存储器。目前主要使用磁盘 存储器、磁带存储器和光盘存储器。
4、主存储器的技术指标：主存储器的性能指标主要是存储容量、 存取时间、存储周期和存储器带宽。
存入一个机器字的存储单元，通常称为字存储单元，相应的单 元地址叫字地址。而存入一个字节的单元，称为字节存储单元，相 应的地址称为字节地址。
3、存储器的分级结构：CPU能直接访问的存储器称为内存储器， 它包括高速缓冲存储器和主存储器。CPU不能直接访问外存储器， 外存储器的信息必须调入内存储器后才能为CPU进行处理。
主存地址空间分配如下：0-8191为系统程序区，由只读存储芯 片组成；8192-32767为用户程序区；最后（最大地址）2K地址空间 为系统程序工作区。上述地址为十进制，按字节编址。现有如下存 储器芯片：
3、 DRAM的刷新方式：集中式、分散式、异步式，见图3.14 4、存储器控制电路：
四、主性能的主存储器： 1、EDRAM芯片又称增强型DRAM芯片，它是在DRAM芯片上集 成了一个SRAM实现的小容量高速缓冲存储器（cache），从而 DRAM芯片从而的性能等到显著改进,可以实现猝发式读取。
1M ×4位EDRAM芯片结构框图 见图3.18 2、 EDRAM内存条 见书图3.19 3、主存物理地址的存储空间分布见图3.20 思考题1 ：奔腾CPU的数据总线宽度为64位，地址总线宽度32位，
8片（位并联方式），故所需芯片数为16/4 × 8=32片。 （3）如果用32片4M ×1位SRAM芯片组成一个16M而地址 总线的高两位（ A23，A22）需要通过2：4线译码器进行芯片选择。 存储器组成方案为位并联与地址串联相结合的方式。
外存储器：简称外存，它是大容量辅助存储器。目前主要使用磁盘 存储器、磁带存储器和光盘存储器。
4、主存储器的技术指标：主存储器的性能指标主要是存储容量、 存取时间、存储周期和存储器带宽。
存入一个机器字的存储单元，通常称为字存储单元，相应的单 元地址叫字地址。而存入一个字节的单元，称为字节存储单元，相 应的地址称为字节地址。
3、存储器的分级结构：CPU能直接访问的存储器称为内存储器， 它包括高速缓冲存储器和主存储器。CPU不能直接访问外存储器， 外存储器的信息必须调入内存储器后才能为CPU进行处理。
第03章存储器
1. 虚拟存储原理
◆逻辑地址：编程时使用的指令地址，又叫虚地址。 ◆逻辑空间：CPU按虚地址访问的存储空间。即虚地址所对应的空间 ，
可达整个被用到的辅存，称为“虚存空间” 。
◆虚拟存储器是程序所能占有的空间，其大小取决于计算机访问存储 器的能力，由指令的地址位数和地址形成机构等决定。
◆物理地址：实际主存单元的地址，又叫“实地址”。 实地址对应的是“主存空间”，又叫“物理空间”。 虚地址的寻址范围比实地址的大得多。
▲ 修改位：为1表示对应的主存实页已被修改过 ▲ 替换控制位：为1表示对应的主存实页需要替换 ▲ 读写保护位：指明该页的读写允许权限——
只读不写或可读可写 • 页表基址寄存器：存放当前运行程序的页表的起始地址
2020/5/8
◆根据虚地址访存，首先将虚页号与页表起始地址合成页表地址，找到页表 的对应行，根据该行装入位判断该虚页是否在主存中；
2020/5/8
第三章 半导体存储器ห้องสมุดไป่ตู้
• 3.1 存储器概述 • 3.2 静态随机存取存储器SRAM • 3.3 动态随机存取存储器DRAM • 3.4 只读存储器 • 3.5 非挥发随机存取存储器 • 3.6 存储器组织与管理
• 3.1 存储器概述 3.1.1 存储系统的分层结构 3.1.2 半导体存储器分类 3.1.3 高速缓冲存储器Cache 3.1.4 虚拟存储器
• 动态随机存取存储器DRAM发展方向：增大存储容量、提高访问速度。 ●存储容量——早期几十Kb(bit：二进位)→现在512Mb至几Gb ●访问速度——从几百ns→SDRAM的10ns→DDR、RDRAM最快1ns左右
• ECC RAM对每个一定长度的二进制数都产生并存储一组附加的数据位， 称为校验和，即ECC码。
◆逻辑地址：编程时使用的指令地址，又叫虚地址。 ◆逻辑空间：CPU按虚地址访问的存储空间。即虚地址所对应的空间 ，
可达整个被用到的辅存，称为“虚存空间” 。
◆虚拟存储器是程序所能占有的空间，其大小取决于计算机访问存储 器的能力，由指令的地址位数和地址形成机构等决定。
◆物理地址：实际主存单元的地址，又叫“实地址”。 实地址对应的是“主存空间”，又叫“物理空间”。 虚地址的寻址范围比实地址的大得多。
▲ 修改位：为1表示对应的主存实页已被修改过 ▲ 替换控制位：为1表示对应的主存实页需要替换 ▲ 读写保护位：指明该页的读写允许权限——
只读不写或可读可写 • 页表基址寄存器：存放当前运行程序的页表的起始地址
2020/5/8
◆根据虚地址访存，首先将虚页号与页表起始地址合成页表地址，找到页表 的对应行，根据该行装入位判断该虚页是否在主存中；
2020/5/8
第三章 半导体存储器ห้องสมุดไป่ตู้
• 3.1 存储器概述 • 3.2 静态随机存取存储器SRAM • 3.3 动态随机存取存储器DRAM • 3.4 只读存储器 • 3.5 非挥发随机存取存储器 • 3.6 存储器组织与管理
• 3.1 存储器概述 3.1.1 存储系统的分层结构 3.1.2 半导体存储器分类 3.1.3 高速缓冲存储器Cache 3.1.4 虚拟存储器
• 动态随机存取存储器DRAM发展方向：增大存储容量、提高访问速度。 ●存储容量——早期几十Kb(bit：二进位)→现在512Mb至几Gb ●访问速度——从几百ns→SDRAM的10ns→DDR、RDRAM最快1ns左右
• ECC RAM对每个一定长度的二进制数都产生并存储一组附加的数据位， 称为校验和，即ECC码。
第三章存储器PPT课件
C B A
001
013180 011
CE 全0～C全E 1 2C1E000HC～E 21FFFH 2全7302 ～全27132 222070320H～272322 FFFH 全(1)0～全(12) 230(30) 0H～(24)3FFFH
A11～A0
第42页/共68页
⑷ 线选译码
示例
• 只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组） • 虽构成简单，但地址空间严重浪费 • 必然会出现地址重复 • 一个存储地址会对应多个存储单元 • 多个存储单元共用的存储地址不应使用
答案：C
第22页/共68页
思考题
❖计算机内存芯片一般采用 。 A)DRAM B)SRAM C)EPROM D)ROM
答案：A
第23页/共68页
思考题
❖如果存储器有4096个记忆元件，每个存储单元为4位 二进制数，采用双译码方式，则所需的地址译码输出 线的最少数目是 。 A)10 B)32 C)64 D)1024
第38页/共68页
⑵ 全译码
示例
• 所有的系统地址线均参与对存储单元的译码寻址 • 包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线
对存储芯片的译码寻址（片选译码） • 采用全译码，每个存储单元的地址都是唯一的，不存在地址重复 • 译码电路可能比较复杂、连线也较多
第39页/共68页
现 • 这种扩充简称为“地址扩展”或“字扩展”
第35页/共68页
片选端常有效
第36页/共68页
片选端常有效（续）
第37页/共68页
⑴ 译码和译码器
• 译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过 程
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
用于读/写操作或维持周期为3872个，所需时间1936us。
读/写或维持 周期序号 0
0.5us
刷新
3871 3872
1
2
3999 0
死区
1
3872个周期（1936us）
128个周期（64us）
刷新周期（2ms）
优点：主存利用率高，控制简单。 缺点：在集中刷新状态中不能使用存储器，因而形成一段死区。 （2）分散式刷新
按 字 寻址
4M
主存的技术指标 （1）存储容量：指主存能存放的二进制信息量。 S=M*W*B
M—模块数，W—每个模块的字(或单元)数，B—字长。
（2）存储速度 存取时间TA：指启动一次存储器操作(读或写)到完
成该操作所需的全部时间。
存取周期TM：指连续两次启动存储器所需的最小时 间间隔。 通常 TA< TM。 存储器带宽BM：指单位时间内从存储器进出信息的
存储器的层次结构（分级） 存储层次：指把各种不同存储容量、不同存
取速度的存储器，按照一定的体系结构有机地组织 起来，使所存放的程序和数据按层次分布在各种存 储器中，以实现计算机系统对存储器大容量、高速 度和低成本的要求。
CPU Cache 主存 辅存
Cache—主存层次：采用全硬件实 现信息交换 。 信息通路：CPU—Cache—主存 CPU—主存 主存—辅存层次：采用软、硬结合 的方法实现信息 交换。 信息通路：CPU—主存—辅存
0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1
A10~ A0 接 2K × 8位 ROM 的地址线 A9 ~ A0 接 1K × 4位 RAM 的地址线
… …
CB A
2片RAM
(2) 确定芯片的数量及类型
…
…
2片1K×4位
(3) 分配地址线
A15 A13 A11 A10 … A7 … A4 A3 … A0
0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1
1片 ROM
2K × 8位
0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0
R/W 0.5us R/W REF R/W 0.5us 0.5us R/W REF 0.5us
15.6us
15.6us
存储器容量的扩充
单个RAM芯片的容量往往较小，要组成一定容量 和一定字长的主存储器，必须用多个芯片进行有机地组 合。 设主存的容量为：W字*b位，芯片的容量为：Ws字*bs位。 （1）位扩展 W = Ws ，b ＞ bs 。 例6：用16k*4位的芯片组成16k*8位的存储器。
3.2 主存储器（SRAM存储器）
一般由RAM和ROM组成，其中RAM占主导地位。 主存储器通过地址总线、 数据总线、控制总线与 CPU 或其它部件相连。
RAM的基本结构
数据总线
MDR
主存 读写电路
读/写控制线
CPU 存储矩阵
片选线
MAR
地址总线
译码驱动电路
主存储器的基本操作
（1）读操作 将指定单元的地址送地址总线 → 地址译码 → 发读命令 → 将指定单元的内容读出至数据总 线。 （2）写操作 将指定单元的地址送地址总线 → 地址译码 → 将所要写的数据送数据总线 → 发写命令 → 将数据写入指定单元。
1us
刷新周期（128Βιβλιοθήκη s）优点：控制简单，主存工作没有长的死区。 缺点：主存利用率低，工作速度约降低一倍。 （3）异步（集中与分散结合）式刷新
指按芯片行数决定所需的刷新周期数，并分散安 排在2ms的最大刷新周期之中。 例5：某存储器阵列为128*128，读/写周期为 0.5us，刷 新周期为 2ms，则每隔 2ms/128=15.6us 刷新一行 （死区缩短为0.5us）。
特点：读操作结束时，Cs的电荷已泄放完毕， 故是破 坏性读出，必须再生。
数据线 B
T
CS 字线 W
读出：W=1，T导通；若CS上 有电荷（存1），则数 据线B上有电流；若CS 上无电荷（存0），则数 据线B上无电流。 写入：W=1，T导通；写1时， B=1 经T管对CS充电；写0时，B=0 CS经T放电。
解：
（1）主存M1命中率：
h = Nm /（Nm + Ns）= 2000 /（2000 + 50）= 0.97
（2）系统的平均访问时间
ta = htm+（1 - h）tS= 0.97×50 +(1 - 0.97)×200=54.5ns
（3）访问效率
e = tm / ta = 50 / 54.5 = 91.7%
• SRAM的读/写周期波形图 读周期（WE = 高电平）
3.3 主存储器（DRAM存储器）
SRAM存储器的存储位元是一个触发器， 它具有两个稳定的状态。而DRAM存储器的 存储位元是由一个MOS晶体管和电容器组成 的记忆电路。 • 单管（MOS）动态存储元电路 规定 ： 电容CS上有电荷表示存“1 ”。 电容CS上无电荷表示存“0 ”。
• DRAM的刷新
为了保持DRAM中存储的信息不丢失，必须每隔 一定时间（如 2ms）就对存储器中的全部存储电容进 行充电，以补充所消失的电荷，维持原存信息不变， 这个过程称为刷新。刷新以行为单位，以 16K×1 动 态 RAM 为例，共 128行×128 列。每行的字线相通， 选中某字线时，所有位均被读出并刷新。通常 2ms 内 所有行都必须刷新一次。 刷新周期：指从上一次对整个存储器刷新结束到下一次 对整个存储器全部刷新一遍为止所用的时间（一般为 2ms）。 常用的刷新方式有三种，一种是集中式，另一种 是分散式，第三种是异步式。
（1）集中式刷新
指在一个刷新周期内，集中利用一段固定时间， 依次对存储器逐行进行刷新，在此期间必须停止对存储 器的读/写操作。 例3：某存储器阵列为128*128，读/写周期为 0.5us，刷 新周期为 2ms，则在 2ms内共有4000个读/写周期。 其中：用于刷新的读/写周期为128个，所需时间128*0.5=64us
• 存储芯片与CPU连接 存储芯片与CPU连接时特别要注意以下几点： （1）地址线的连接 （2）数据线的连接 （3）读/写命令线的连接 （4）片选线的连接 （5）合理选择存储芯片
例9：设CPU有16根地址线，8根数据线，并用MREQ作
访存控制信号（低电平有效）用WR作读/写控制信号 （高电平为读，低电平为写）。现有下列存储芯片、各 种门电路及74LS138译码器。 RAM：1K4，4K8，8K8。 ROM：2K8，4K8，8K8 要求： （1）主存地址空间分配：6000H ~ 67FFH为系统程序区 6800H ~ 6BFFH为用户程序区 （2）合理选用上述存储芯片，说明各选几片？ （3）详细画出存储芯片的片选逻辑图。
• 存储器分类
（1）按存储介质分：半导体存储器、磁表面存储 器、光盘存储器和其它新型材料存储器。 （2）按信息的易失性分：易失性存储器和非易失 性存储器。 （3）按存取方式分：随机读/写存储器、只读存储 器、顺序存取存储器、直接存取存储器、相联存 储器，快擦型存储器。 （4）按在计算机中的作用分：控制存储器、高速 缓冲存储器(Cache)、主存储器、辅助存储器。
W = Ws= 16k b = 2bs
（共需2片） 16k*4
A13 A0
16k*4 D0 D7
（2）字扩展 W ＞ Ws ，b = bs 。 W = 4Ws 例7： 用16k*8位的芯片组成64k*8位的存储器。 b = b s= 8
A15 A14 译 码
（共需4片）
A13
CS
16k*8
CS
16k*8
根据信息存储的机理不同可以分为两类： 静态读写存储器(SRAM)：存取速度快。
动态读写存储器(DRAM)：存储容量大。
• RAM的地址译码方式
半导体存储芯片的译码方式有两种： （1）线选法（一维地址译码） 将容量为 S 的存储器分成 W 个字，每个字 b 位，则RAM阵列结构为：W 行 * b 列。 字线的数目 W 与地址码位数 n 的关系为： W=2n。 优点：结构简单、速度快。 缺点：外围电路多、结构不合理、成本高。 （2）重合法（二维地址译码） 将容量为 W 字 * b 位的RAM，分成 b 个存储片， 每片是 W 字 * 1 位。再将每一片中的 W 个字排成 Wx行和Wy列，同时将 n 位地址码按 X 方向和 Y 方 向分为2组nX和nY。由 xi ，yi电流重合同时选中b个片 中对应存储元（一个b位单元）。
CS
16k*8
CS
16k*8
A0 D0 D7
（3）字位扩展 W ＞ Ws ，b ＞ bs ，共需 (W / Ws)*(b / bs)片。 例8：用1k*4位的芯片组成4k*8位的存储器。
A11 A10
A9
A0
CS CS 1k*4
CS CS 1k*4
CS CS 1k*4
CS CS 1k*4
D0 D3 D4 D7
主存中存储单元地址的分配
高位字节 地址为字地址 低位字节 地址为字地址
字地址 字节地址
字地址
字节地址
0 4 8
0 4 8
1 5 9
2 6 10
3 7 11
0 2 4
1 3 5
0 2 4
设地址线 24 根 若字长为 16 位
按 字节 寻址 224 = 16 M 按 字 寻址 8M
若字长为 32 位
指对每一行存储元的刷新分散到每个读/写周期内 完成，即把存取周期分成两段，前半段用来读/写或维 持，后半段用来刷新。 例4：某存储器阵列为128*128，存取周期为 1us，则 刷新周期 = 128 * 1us = 128us
周期序号 0
读/写或维持 周期序号 0
0.5us
刷新
3871 3872
1
2
3999 0
死区
1
3872个周期（1936us）
128个周期（64us）
刷新周期（2ms）
优点：主存利用率高，控制简单。 缺点：在集中刷新状态中不能使用存储器，因而形成一段死区。 （2）分散式刷新
按 字 寻址
4M
主存的技术指标 （1）存储容量：指主存能存放的二进制信息量。 S=M*W*B
M—模块数，W—每个模块的字(或单元)数，B—字长。
（2）存储速度 存取时间TA：指启动一次存储器操作(读或写)到完
成该操作所需的全部时间。
存取周期TM：指连续两次启动存储器所需的最小时 间间隔。 通常 TA< TM。 存储器带宽BM：指单位时间内从存储器进出信息的
存储器的层次结构（分级） 存储层次：指把各种不同存储容量、不同存
取速度的存储器，按照一定的体系结构有机地组织 起来，使所存放的程序和数据按层次分布在各种存 储器中，以实现计算机系统对存储器大容量、高速 度和低成本的要求。
CPU Cache 主存 辅存
Cache—主存层次：采用全硬件实 现信息交换 。 信息通路：CPU—Cache—主存 CPU—主存 主存—辅存层次：采用软、硬结合 的方法实现信息 交换。 信息通路：CPU—主存—辅存
0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1
A10~ A0 接 2K × 8位 ROM 的地址线 A9 ~ A0 接 1K × 4位 RAM 的地址线
… …
CB A
2片RAM
(2) 确定芯片的数量及类型
…
…
2片1K×4位
(3) 分配地址线
A15 A13 A11 A10 … A7 … A4 A3 … A0
0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1
1片 ROM
2K × 8位
0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0
R/W 0.5us R/W REF R/W 0.5us 0.5us R/W REF 0.5us
15.6us
15.6us
存储器容量的扩充
单个RAM芯片的容量往往较小，要组成一定容量 和一定字长的主存储器，必须用多个芯片进行有机地组 合。 设主存的容量为：W字*b位，芯片的容量为：Ws字*bs位。 （1）位扩展 W = Ws ，b ＞ bs 。 例6：用16k*4位的芯片组成16k*8位的存储器。
3.2 主存储器（SRAM存储器）
一般由RAM和ROM组成，其中RAM占主导地位。 主存储器通过地址总线、 数据总线、控制总线与 CPU 或其它部件相连。
RAM的基本结构
数据总线
MDR
主存 读写电路
读/写控制线
CPU 存储矩阵
片选线
MAR
地址总线
译码驱动电路
主存储器的基本操作
（1）读操作 将指定单元的地址送地址总线 → 地址译码 → 发读命令 → 将指定单元的内容读出至数据总 线。 （2）写操作 将指定单元的地址送地址总线 → 地址译码 → 将所要写的数据送数据总线 → 发写命令 → 将数据写入指定单元。
1us
刷新周期（128Βιβλιοθήκη s）优点：控制简单，主存工作没有长的死区。 缺点：主存利用率低，工作速度约降低一倍。 （3）异步（集中与分散结合）式刷新
指按芯片行数决定所需的刷新周期数，并分散安 排在2ms的最大刷新周期之中。 例5：某存储器阵列为128*128，读/写周期为 0.5us，刷 新周期为 2ms，则每隔 2ms/128=15.6us 刷新一行 （死区缩短为0.5us）。
特点：读操作结束时，Cs的电荷已泄放完毕， 故是破 坏性读出，必须再生。
数据线 B
T
CS 字线 W
读出：W=1，T导通；若CS上 有电荷（存1），则数 据线B上有电流；若CS 上无电荷（存0），则数 据线B上无电流。 写入：W=1，T导通；写1时， B=1 经T管对CS充电；写0时，B=0 CS经T放电。
解：
（1）主存M1命中率：
h = Nm /（Nm + Ns）= 2000 /（2000 + 50）= 0.97
（2）系统的平均访问时间
ta = htm+（1 - h）tS= 0.97×50 +(1 - 0.97)×200=54.5ns
（3）访问效率
e = tm / ta = 50 / 54.5 = 91.7%
• SRAM的读/写周期波形图 读周期（WE = 高电平）
3.3 主存储器（DRAM存储器）
SRAM存储器的存储位元是一个触发器， 它具有两个稳定的状态。而DRAM存储器的 存储位元是由一个MOS晶体管和电容器组成 的记忆电路。 • 单管（MOS）动态存储元电路 规定 ： 电容CS上有电荷表示存“1 ”。 电容CS上无电荷表示存“0 ”。
• DRAM的刷新
为了保持DRAM中存储的信息不丢失，必须每隔 一定时间（如 2ms）就对存储器中的全部存储电容进 行充电，以补充所消失的电荷，维持原存信息不变， 这个过程称为刷新。刷新以行为单位，以 16K×1 动 态 RAM 为例，共 128行×128 列。每行的字线相通， 选中某字线时，所有位均被读出并刷新。通常 2ms 内 所有行都必须刷新一次。 刷新周期：指从上一次对整个存储器刷新结束到下一次 对整个存储器全部刷新一遍为止所用的时间（一般为 2ms）。 常用的刷新方式有三种，一种是集中式，另一种 是分散式，第三种是异步式。
（1）集中式刷新
指在一个刷新周期内，集中利用一段固定时间， 依次对存储器逐行进行刷新，在此期间必须停止对存储 器的读/写操作。 例3：某存储器阵列为128*128，读/写周期为 0.5us，刷 新周期为 2ms，则在 2ms内共有4000个读/写周期。 其中：用于刷新的读/写周期为128个，所需时间128*0.5=64us
• 存储芯片与CPU连接 存储芯片与CPU连接时特别要注意以下几点： （1）地址线的连接 （2）数据线的连接 （3）读/写命令线的连接 （4）片选线的连接 （5）合理选择存储芯片
例9：设CPU有16根地址线，8根数据线，并用MREQ作
访存控制信号（低电平有效）用WR作读/写控制信号 （高电平为读，低电平为写）。现有下列存储芯片、各 种门电路及74LS138译码器。 RAM：1K4，4K8，8K8。 ROM：2K8，4K8，8K8 要求： （1）主存地址空间分配：6000H ~ 67FFH为系统程序区 6800H ~ 6BFFH为用户程序区 （2）合理选用上述存储芯片，说明各选几片？ （3）详细画出存储芯片的片选逻辑图。
• 存储器分类
（1）按存储介质分：半导体存储器、磁表面存储 器、光盘存储器和其它新型材料存储器。 （2）按信息的易失性分：易失性存储器和非易失 性存储器。 （3）按存取方式分：随机读/写存储器、只读存储 器、顺序存取存储器、直接存取存储器、相联存 储器，快擦型存储器。 （4）按在计算机中的作用分：控制存储器、高速 缓冲存储器(Cache)、主存储器、辅助存储器。
W = Ws= 16k b = 2bs
（共需2片） 16k*4
A13 A0
16k*4 D0 D7
（2）字扩展 W ＞ Ws ，b = bs 。 W = 4Ws 例7： 用16k*8位的芯片组成64k*8位的存储器。 b = b s= 8
A15 A14 译 码
（共需4片）
A13
CS
16k*8
CS
16k*8
根据信息存储的机理不同可以分为两类： 静态读写存储器(SRAM)：存取速度快。
动态读写存储器(DRAM)：存储容量大。
• RAM的地址译码方式
半导体存储芯片的译码方式有两种： （1）线选法（一维地址译码） 将容量为 S 的存储器分成 W 个字，每个字 b 位，则RAM阵列结构为：W 行 * b 列。 字线的数目 W 与地址码位数 n 的关系为： W=2n。 优点：结构简单、速度快。 缺点：外围电路多、结构不合理、成本高。 （2）重合法（二维地址译码） 将容量为 W 字 * b 位的RAM，分成 b 个存储片， 每片是 W 字 * 1 位。再将每一片中的 W 个字排成 Wx行和Wy列，同时将 n 位地址码按 X 方向和 Y 方 向分为2组nX和nY。由 xi ，yi电流重合同时选中b个片 中对应存储元（一个b位单元）。
CS
16k*8
CS
16k*8
A0 D0 D7
（3）字位扩展 W ＞ Ws ，b ＞ bs ，共需 (W / Ws)*(b / bs)片。 例8：用1k*4位的芯片组成4k*8位的存储器。
A11 A10
A9
A0
CS CS 1k*4
CS CS 1k*4
CS CS 1k*4
CS CS 1k*4
D0 D3 D4 D7
主存中存储单元地址的分配
高位字节 地址为字地址 低位字节 地址为字地址
字地址 字节地址
字地址
字节地址
0 4 8
0 4 8
1 5 9
2 6 10
3 7 11
0 2 4
1 3 5
0 2 4
设地址线 24 根 若字长为 16 位
按 字节 寻址 224 = 16 M 按 字 寻址 8M
若字长为 32 位
指对每一行存储元的刷新分散到每个读/写周期内 完成，即把存取周期分成两段，前半段用来读/写或维 持，后半段用来刷新。 例4：某存储器阵列为128*128，存取周期为 1us，则 刷新周期 = 128 * 1us = 128us
周期序号 0