第3章 存储器
第3章 存储器系统 题库和答案
第3章存储器系统题库和答案第3章存储器系统一．选择题1．计算机工作中只读不写的存储器是( )。
(A) DRAM (B) ROM (C) SRAM (D) EEPROM2．下面关于主存储器（也称为内存)的叙述中，不正确的是( )。
(A) 当前正在执行的指令与数据都必须存放在主存储器内，否则处理器不能进行处理(B) 存储器的读、写操作，一次仅读出或写入一个字节 (C) 字节是主存储器中信息的基本编址单位(D) 从程序设计的角度来看，cache（高速缓存）也是主存储器3．CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( )周期。
(A) 指令 (B) 总线 (C) 时钟 (D) 读写 4．存取周期是指( )。
(A)存储器的写入时间 (B) 存储器的读出时间(C) 存储器进行连续写操作允许的最短时间间隔 (D)存储器进行连续读/写操作允许的最短时间3间隔5．下面的说法中，( )是正确的。
(A) EPROM是不能改写的 (B) EPROM是可改写的，所以也是一种读写存储器(C) EPROM是可改写的，但它不能作为读写存储器 (D) EPROM只能改写一次 6．主存和CPU之间增加高速缓存的目的是( )。
(A) 解决CPU和主存间的速度匹配问题 (B) 扩大主存容量(C) 既扩大主存容量，又提高存取速度 (D) 增强CPU的运算能力 7．采用虚拟存储器的目的是( )。
(A) 提高主存速度 (B) 扩大外存的容量 (C) 扩大内存的寻址空间 (D) 提高外存的速度 8．某数据段位于以70000起始的存储区，若该段的长度为64KB，其末地址是( )。
(A) 70FFFH (B) 80000H (C) 7FFFFH (D) 8FFFFH9．微机系统中的存储器可分为四级，其中存储容量最大的是( )。
(A) 内存 (B) 内部寄存器 (C) 高速缓冲存储器 (D) 外存10．下面的说法中，( )是正确的。
第3章 存储设备
桥接芯片
晶振
ROM芯片
缓存Байду номын сангаас片
硬盘
硬盘的内部结构
硬盘盘体内部由固定面板、前置控制电路、磁头组件、盘片、主轴、电机、 接口及其他附件组成。
外壳
磁盘盘片 紧固螺孔 主轴 读写磁头 传动手臂
电机磁头驱动小车
前置控制电路
转动轴
硬盘
硬盘的结构
前置控制电路
电磁线圈电机 磁头驱动小车
数据保护与震动保护技术
自动检测并分析硬盘的运转状况，及时修正硬盘发生的问题，提供最高级 别的数据完整性和可靠度保护。 在意外碰撞发生时，尽可能避免磁头和磁盘表面发生撞击，有效地提高硬 盘的抗震性能，减少由此引起的磁盘表面损坏。
MTBF(连续无故障时间)
指硬盘从开始运行到出现故障的最长时间，单位是小时。
永磁体
电磁线圈
读写磁头
传动臂
转动轴
磁头
磁头驱 动机构
盘片和主轴组件
盘片
主轴组件
硬盘
硬盘的逻辑结构
硬盘的术语中有磁头、磁道、扇区、交叉因子等概念，这些都是逻辑的 概念，是为了方便对磁盘上数据的读写而进行的虚拟化操作的称谓。
扇区 磁道
柱面
磁道和扇区
柱面
硬盘
硬盘的接口技术
USB、1394
IDE
硬盘
硬盘的性能参数
平均访问时间（Average Access Time）
又称平均存取时间，包括平均寻道时间、平均潜伏时间与相关的内务操作 时间平均访问时间≈平均寻道时间+平均潜伏时间。
数据传输率（Data Transfer Rate）
包括内部数据传输率和外部数据传输率。
第三章 存储系统03
现有如下存储器芯片： 现有如下存储器芯片： EPROM：8K×8位(控制端仅有 ： × 位 控制端仅有 控制端仅有CS#); SRAM:16K×1位，2K×8位，4K×8位， × 位 × 位 × 位 8K×8位 × 位 请从上述芯片中选择适当芯片设计该计 算机主存，画出主存储器逻辑 算机主存，画出主存储器逻辑.
3.4.2 FLASH闪速存储器 闪速存储器 1.什么是闪速存储器 1.什么是闪速存储器 闪速存储器是一种高密度、非易 闪速存储器是一种高密度、 失性的读/写半导体存储器， 失性的读/写半导体存储器，又叫快擦除 ROM、闪光ROM或简称闪存。 ROM或简称闪存 ROM、闪光ROM或简称闪存。
3.4.2 Flash闪速存储器 闪速存储器
3.4.2 Flash闪速存储器 闪速存储器
3.闪速存储器与 闪速存储器与CPU的连接 闪速存储器与 的连接
小
结
重点: ROM存储器的特点和分类 ROM 理解EPRO低电压类似于ROM,只能读不 闪存在某种低电压类似于 低电压类似于 只能读不 能写.但在另外一种较高电压下工作时 但在另外一种较高电压下工作时， 能写 但在另外一种较高电压下工作时，又 类似于RAM,可读可写 可读可写,而且闪存的内容不需 类似于RAM,可读可写,而且闪存的内容不需 要电力支持也能保存. 要电力支持也能保存 它突破了传统的存储器体系，它具有非易 它突破了传统的存储器体系，它具有非易 失性，高密度性，可直接执行，固态性能. 失性，高密度性，可直接执行，固态性能
MROM图（32字X8位）：有MOS管处为“1”。
VC A0 A1 A4
地 址 译 码 器
W0 W1 W31
D0
D1
D7
1、ROM分类（续） 、 分类（ 分类 可编程PROM 可编程 出厂时存储元或全为1，或全为 ， 出厂时存储元或全为 ，或全为0， 用户可根据自己的需要进行一次编程， 用户可根据自己的需要进行一次编程， 之后便无法更改。 结击穿（结破坏） 之后便无法更改。有结击穿（结破坏） 型和熔（断）丝型。 型和熔
第3章 存储系统(四)
四川警安职业学院标准教案纸
图3-8 P沟道EPROM结构示意图
管子用于存储矩阵时，一个基本存储元电路如图3-8(b)所示，这种电路所组成的存储矩阵”。
当写入“0”时，在D和S极之间加上25V高压，另外加上编程脉冲
所选中的单元在这个电压作用下，D，S之间被瞬时击穿，于是有电了通过绝缘层注入到硅栅。
因为硅谷栅被绝缘层包围，故注入的电子无处泄漏，硅谷栅变负，于是就形成了导电沟道。
0”。
图3-9 2716 型EPROM 结构方框图
出于存储器材片容量为2K×8位，故用11条地址线，7条用于行译码，4条用于列译码。
EPROM还可以工作在功耗下降方式。
此时功耗525mW下降到
对机器工作十分有利。
这可以在PD/PGM输入端输入一个TTL的高电平信号来实现，此时
工作在高阻状态。
在正常工作情况下，CS端与PD/PGM端是连在一起的，因此，没有选取中的片子就工作。
白中英计算机组成原理第三章答案
主存16MB
Cache块号需要14位
主存地址为24位 主存标记位有24－14－2 = 8位
顺序存储器和交叉存储器连续读出m=8个字的数据信息量为： q = 8×64 = 512位 顺序存储器所需要的时间为 t1 = m×T =8×100ns =800ns =8×10-7s 故顺序存储器的带宽为 W1= q/t1 = 512/(8×10-7) = 64×107[bit/s] 交叉存储器所需要的时间为 t2 = T+ (m-1)×τ= 100ns + (8-1)×50ns = 450ns =4.5×10-7s 故交叉存储器的带宽为 W1= q/t2 = 512/(4.5×10-7) = 113.8×107[bit/s]
9、CPU执行一段程序时，cache完成存取的次数为2420 次，主存完成存取的次数为80次， 已知cache存储周期为40ns，主存存储周期为240ns， 求cache/主存系统的效率和平均访问时间。
命中率 h = Nc/(Nc+Nm) = 2420/(2420+80) = 0.968
主存与Cache的速度倍率
第3章 内部存储器
1、设有一个具有20位地址和32位字长 的存储器，问：
①该存储器能存储多少字节的信息？
32 2 * 4M字节 = 220×32 bit 8 ②如果存储器有512K×8位SRAM芯片组成，需要多少片?
20
存储容量 = 存储单元个数×每单元字节数
需要做存储芯片的字位扩展；
位扩展：4片512K×8位芯片构成512K×32位的存储组； 字扩展：2组512K×32位存储组构成1M×32位的存储器；
15、假设主存容量16M×32位，Cache容量 64K×32位，主存与Cache之间以每块4×32位大 小传送数据，请确定直接映射方式的有关参数，并 画出主存地址格式。
计算机组成原理：第三章 主存储器和存储系统1
芯片
芯片地址
片选信号
片选逻辑
1K
A9…A0
CS0
A11 A10
1KA9…A0Fra bibliotekCS1
A11 A10
1K
A9…A0
CS2
A11 A10
1K
A9…A0
CS3
A11A10
（6）连接方式：扩展位数,扩展单元数,连接控制线
A11
A10
A9
A8
片选
译码
CS0
CS1
CS2
RAM； 8K×8位RAM； 2K×8位ROM； 4K×8位ROM； 8K×8位ROM及74LS138译码器和
各种门电路，画出CPU与存储器的连接图，要求最小4K为系统程序区，相邻8K为用户程序
区。
（1）写出对应的二进制地址码
（2）确定芯片的数量及类型
（3）分配地址线
（4）确定片选信号
2. P86 — 4.6
A14
A15
MREQ
A0
…
…
A13
A12
A11
A10
A9
G1
G2A
G2B
C
B
A
&
Y4
…
PD/Progr
2K ×8位
ROM
…
…
…
D7
D4
D3
D0
Y5
WE
CPU与存储芯片的连接图
…
1K ×4位
RAM
…
…
1K ×4位
RAM
例2： 设CPU有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效），用WE
第三章 存储系统02(blue )
小
重点:结来自 理解SRAM、DRAM的存储原理 SRAM芯片内部结构及其扩展 DRAM控制器的作用 DRAM的刷新方法 高性能存储器的构成特点及其访问原理
举例
地址译码方式
B:双地址译码(续) 举例: 1K X 1位 RAM采用双译码结构,则 可以将1K X 1 RAM 的10条地址线中的5 条（A0~A4）用在横向，5条（A5~A9） 用在纵向，则字选信号线线的条数共为： 32+32=64条(相比1024条减少了很多) 双译码结构见下图
地址译码方式
3.3 DRAM存储器
工作原理 和学生一起分析P71图3.6。
3.3 DRAM存储器
DRAM存储芯片逻辑结构 DRAM存储器芯片的结构与SRAM存 储器芯片相似，由存储体与外围电路构成。 但由于要进行刷新，所以外围电路更复杂。 主要增加行地址与列地址锁存器、增加了 刷新计数器及相应的控制电路。
刷新方式（续） 异步刷新：将刷新周期按存储器行数 等分，每一等分内刷新一行。 优点：集成了以上两种方式的优点， 减少了死时间率，同时刷新时间占总时 间的比率较小。
3.3 DRAM存储器
地址多路开关:提供刷新或读写地址， 由多路开关进行选择。 刷新定时器:定时电路用来提供刷新请 求。 刷新地址计数器: 只用RAS信号的刷新 操作，需要提供刷新地址计数器。
具体芯片举例见书本Ｐ72图3.7
3.3 DRAM存储器
读写与DRAM的刷新 两个概念: 刷新：由于漏电使电容上的电荷衰减， DRAM需要定期地重新进行存储，这个过 程称为刷新。 刷新周期：从上一次对整个存储器刷新结束 到下一次对整个存储器全部刷新一遍为止， 这一段时间间隔叫刷新周期。
3.3 DRAM存储器
计算机硬件技术基础(第2版) 答案 第3章 习题 耿增民 孙思云 内部存储器
第3章内部存储器1．名词解释随机存储器：简称RAM，也叫做读/写存储器，它能够通过指令随机地、个别地对其中各个单元进行读/写操作。
随机存储器中任何一个存储单元都能由CPU或Ｉ/O设备随机存取，且存取时间与存取单元的物理位置无关。
按照存放信息原理的不同，随机存储器又可分为静态和动态两种。
只读存储器：只读存储器是只能随机读出已经存储的信息，但不能写入新的信息的存储器。
位扩展：位扩展是指用多个存储器器件对字长进行扩充。
位数的扩展是利用芯片的并联方式来实现的，各存储芯片地址线、片选端和读写控制线并联，数据端单独引出。
全译码法：除了将低位地址总线直接连至各芯片的地址线外，余下的高位地址总线全部参加译码，译码输出作为各芯片的片选信号。
相联存储器地址映像：地址映像的功能是应用某种函数把CPU发送来的主存地址转换成Cache的地址。
地址映象方式通常采用直接映象、全相联映象、组相联映象三种方式。
Cache：高速缓冲存储器。
虚拟存储器：虚拟存储器（VirtualMemory）又称为虚拟存储系统，是以存储器访问的局部性为基础，建立在主存一辅存物理体系结构上的存储管理技术。
它是为了扩大存储容量，把辅存当作主存使用，在辅助软、硬件的控制下，将主存和辅存的地址空间统一编址，形成个庞大的存储空间。
程序运行时，用户可以访问辅存中的信息，可以使用与访问主存同样的寻址方式，所需要的程序和数据由辅助软件和硬件自动调入主存，这个扩大了的存储空间，就称为虚拟存储器。
存储器宽带：内存储器每秒钟访问二进制位的数目称为存储器带宽，用Bm 表示。
它标明了一个存储器在单位时间内处理信息的能力。
存取时间：存储器访问时间，是指启动一次存储器操作到完成该操作所需的时间。
逻辑地址：用户可以像使用内存一样利用虚拟存储器的辅存部分。
物理地址：实际的主存储器单元地址则称为“实地址”或“物理地址（Physical Address）。
2．填空题（1）随机存储器RAM主要包括静态随机存储器和动态随机存储器两大类。
第三章 AT89S52单片机存储器结构PPT课件
见书P39 表3.2.5
11
3.3 外部存储器及其访问
一、外部程序存储器及访问 1、访问外部ROM所用控制信号
ALE：低8位地址锁存信号； PSEN：读取控制信号； EA:片内、外ROM访问控制信号，EA=1,访问片内；
EA=0，访问片外。 2、访问片外ROM的过程
首先通过地址总线给出地址信号，选中程序存储器该地 址的存储单元，然后由PSEN发出读选通信号，在读选通信号 的控制作用下，将存储在被选中存储单元中的指令代码读出 并送至数据总线，单片机通过对数据总线的访问读取已送至 数据总线的指令代码，完成一次对外部程序存储器的访问1过2
3.2 存储器结构
10
3.2 存储器结构
三、特殊功能寄存器SFR AT89S52有128B特殊功能寄存器区，其特殊功能寄
存器有32个，比AT89C51增加11个，比AT89S51增加6 个。
特殊功能寄存器虽与片内RAM高128B地址完全重叠， 但在物理上是完全独立的。可以用寻址方式区分：直 接寻址访问的是SFR; 间接寻址访问，访问的是数据 RAM。
14
3.3 外部存储器及其访问
一、外部程序存储器及访问 5、访问外部程序存储器的时序
15
3.3 外部存储器及其访问
一、外部程序存储器及访问 5、访问外部程序存储器的时序
16
3.3 外部存储器及其访问
二、外部数据存储器及访问 1、扩展外部数据存储器的方法
17
3.3 外部存储器及其访问
二、外部数据存储器及访问 2、访问外部数据存储器的时序
5
3.2 存储器结构
一、程序存储器
1）程序存储器结构
8KB Flash存储器，地址0000H～1FFFH，可外扩展
STM8S系列单片机原理与应用(潘永雄)第1-5章章 (3)
第3章 存储器系统及访问
3.1 存储器结构 3.2 存储器读写保护与控制寄存器 3.3 Flash ROM存储器IAP编程
第3章 存储器系统及访问
3.1 存储器结构
在STM8S系统内，RAM存储区、EEPROM存储区、引 导ROM存储区、Flash ROM存储区，以及与外设有关的 寄存器(包括外设控制寄存器、状态寄存器、数据寄存器) 均统一安排在16 MB线性地址空间内，即内部地址总线为 24位，如图3-1所示。这样，无论是RAM、EEPROM、 Flash ROM，还是外设寄存器，其读、写指令的格式与操 作数的寻址方式等完全相同。
NAFR6 NAFR5 NAFR4 NAFR3 NAFR2 NAFR1 NAFR0 FFH
Reserved Reserved Reserved Reserved
LSI IWDG WWDG WWDG
00H
_EN
_HW
_HW _HALT
NLSI NIWDG NWWDG NWWDG
FFH
_EN
_HW
_HW _HALT
鉴于UBC存储区具有二级保护功能，可将中断向量 表、无须修改的程序代码及数表划入UBC区，而将需要 通过IAP编程方式改写的代码、数据放在主存储区内。
第3章 存储器系统及访问
2. 主存储区 UBC存储区外的Flash ROM存储区称为主程序区。如果 没有定义UBC，则主程序区起始地址为008080H单元，即中 断入口地址表外的所有Flash ROM单元均属于主程序区。如 果定义了UBC存储区，则UBC存储区之上的所有Flash ROM 单元属于主程序区。
LDW X, 0100H ; 将0100H单元内容送XH寄存器，将 0101H单元内容送XL寄存器—对齐
第3章 89C51的存储器结构
3.1 存储器和它的地址表示方法
图3-1 89C51的存储体系 的存储体系
上一页 下一页 返回
3.2 89C51的程序存储器 的程序存储器
存储器（ 程序存储器（ROM）是用于存放用户程序及表格常数的。 ）是用于存放用户程序及表格常数的。 89C51片内有 片内有4KB的ROM，当片内空间不够时，外部可用 片内有 的 ，当片内空间不够时，外部可用16 位地址线扩展到最大64KB的ROM地址空间，片内 的 地址空间， 位地址线扩展到最大 地址空间 片内ROM和外 和外 部扩展ROM是统一编址的。当 部扩展 是统一编址的。 是统一编址的 =1时，程序计数器PC在 时 程序计数器 在 0000 H~0FFFH范围内（即4KB地址），执行片内 范围内（ 地址），执行片内ROM中的 范围内 地址），执行片内 中的 程序。 的内容在1000 H~FFFFH范围（超过 范围（ 地址） 程序。当PC的内容在 的内容在 范围 超过4KB地址） 地址 自动转向外部ROM执行程序。 执行程序。 时，CPU自动转向外部 自动转向外部 执行程序 当 =0时，所有取指令操作均在外部程序存储器中进行。 时 所有取指令操作均在外部程序存储器中进行。 单片机， 对8031单片机，因片内无 单片机 因片内无ROM，只能外部扩展程序存储器， ，只能外部扩展程序存储器， EA必须为低电平。 必须为低电平。 必须为低电平
1. 片内数据存储器低 片内数据存储器低128单元 单元
片内RAM低128单元按用途可分为 个区域。 低 单元按用途可分为3个区域 片内 单元按用途可分为 个区域。 （1）工作寄存器区（00H~1FH） ）工作寄存器区（ ） 片内RAM中的 中的00H~1FH共32B为工作寄存器区，分4组， 为工作寄存器区， 组 片内 中的 共 为工作寄存器区 每组有8个8位工作寄存器 每组有 个 位工作寄存器R0~R7。通过对特殊功能寄存器程 。 位工作寄存器 序状态字PSW的位 和位 （RS0、RS1）的设置，可决定当前 的位3和位 序状态字 的位 和位4（ 、 ）的设置， 程序使用哪一组工作寄存器。 复位后， 程序使用哪一组工作寄存器。CPU复位后，总是选中 组工作 复位后 总是选中0组工作 寄存器。如果实际应用中并不需要 组工作寄存器 组工作寄存器， 寄存器。如果实际应用中并不需要4组工作寄存器，那么剩下 的工作寄存器组所对应的单元可作为一般的数据缓冲器使用。 的工作寄存器组所对应的单元可作为一般的数据缓冲器使用。
第3章 存储系统(一)
目前使用的半导体存储器大多为并行存取方式，但也有以串行存取方式工作的存储器，如电耦合器件(CCD)、串行移位寄存器和镍延迟线构成的存储器等。
6.按在计算机系统中的作用分类
根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、缓冲存储器、控制存储器等。
3.1.2存储器的分级结构
3.1.3主存储器的技术指标
主存储器的性能指标主要是存储容量、存取时间和存储周期。
存放一个机器字的存储单元，通常称为字存储单元，相应的单元地址叫字地址。而存放一个字节的单元，称为字节存储单元，相应的地址称为字节地址。如果计算机中可编址的最小单位是字存储单元，则该计算机称为按字编址的计算机。如果计算机中可编址的最小单位是字节，则该计算机称为按字节编址的计算机。一个机器字可以包含数个字节，所以一个存储单元也可以包含数个能够单独编址的字节地址。例如，PDP-11系列计算机，一个16位二进制的字存储单元可存放两个字节，可以按字地址寻址，也可以按字节地址寻址。当用字节地址寻址时，16位的存储单元占两个字节地址。
作业
根据存储元件的性能及使用方法不同，分为哪几类？
主存储器有哪些性能指标？
P96 3.8题
教学反馈
对存储器的要求是容量大，速度快，成本低，但是在一个存储器中要求同时兼顾这三方面是困难的。为了解决这方面的矛盾，目前在计算机系统中，通常采用三级存储器结构，即使用快速缓冲存储器、主存储器和外存储器。中央处理器能直接访问的存储器称为内存储器，它包括快速缓冲存储器和主存储器。中央处理器不能直接访问外存储器，外存储器的信息必须调入内存储器后才能为中央处理器进行处理。
上述三种类型的存储器形成计算机的三级存储管理，各级存储器承担的职能各不相同。其中快速缓冲存储器主要强调快速存取，以便使存取速度和中央处理器的运算速度相匹配；外存储器主要强调大的存储容量，以满足计算机的大容量存储要求；主存储器介于快存与外存之间，要求选取适当的存储容量和存取周期，使它能容纳系统的核心软件和较多的用户程序。
第3章-存储管理-练习题
第3章-存储管理-练习题第3章存储管理3.1 计算机系统中的存储器3.2 重定位1.主存的地址空间常称为P39 （ C ）A.逻辑地址空间B.程序地址空间C.物理地址空间D.相对地址空间2.⽀持程序浮动的地址转换机制是P40 （ D ）A. 页式地址转换B. 段式地址转换C. 静态重定位D. 动态重定位3.要保证⼀个程序在主存中被改变了存放位置后仍能正确执⾏，则对主存空间应采⽤下列哪个技术。
（ B ）A．静态重定位B．动态重定位C．动态分配D．静态分配4.动态重定位是在下列哪种情况下完成的（ C ）A. 作业执⾏前集中⼀次B．作业执⾏过程中集中⼀次C．作业执⾏过程中D．作业执⾏过程中由⽤户完成5.采⽤静态重定位⽅式装⼊的作业，在作业执⾏过程中进⾏地址转换的是（ B ）A. 由软件和硬件相互配合B. 由软件独⽴C. 只需要硬件D. 不需要3.3 单⽤户连续存储管理6.在以下存贮管理⽅案中，不适⽤于多道程序设计系统的是（ A ）A. 单⽤户连续分配B. 固定式分区分配C. 可变式分区分配D. 页式存贮管理7.MS-DOS的内存空间采⽤的存储管理⽅式是（ D ）A．固定分区B．可变分区C．页式D．单连续3.4 固定分区存储管理8.采⽤固定分区⽅式管理主存储器的最⼤缺点是（ B ）A．不利于存储保护B．主存空间利⽤率不⾼C．要有硬件的地址转换机构D．分配算法复杂9.下⾯的存储管理⽅案中，可以采⽤静态重定位的是（ A ）A．固定分区B．可变分区C．页式D．段式3.5 可变分区存储管理10.每次分配时总是顺序查找空闲区表，找到第⼀个能满⾜作业长度要求的空闲区，此种分配算法称为（ A ）A. 最先适应分配算法B. 最优适应分配算法C. 最坏适应分配算法D. 随机适应分配算法11.在可变分区存储管理中，为了实现主存的空间分配，应设置（ D ）A．页表B．段表C．位⽰图D．空闲区表12.在可变分区分配⽅案中，为了实现主存的空间分配，管理采⽤（ D ）A．页表B．段表C．段表＋页表D．分区分配表＋空闲区表13.在可变式分区存储管理中，某作业完成后要收回其主存空间，该空间可能与相邻空闲区合并，在修改空闲区表时使空闲区数不变且空闲区起始地址不变的情况是（ C ）A．⽆上邻空闲区也⽆下邻空闲区B．有上邻空闲区但⽆下邻空闲区C．⽆上邻空闲区但有下邻空闲区D．有上邻空闲区也有下邻空闲区14.在⼀个可变分区存储管理中，最坏适应分配算法宜将空闲区表中的空闲区按下列次序排列的是（ D ）A．地址递增B．地址递减C．长度递增D．长度递减15.可变分区⽅式常⽤的主存分配算法有：最先适应、最优适应和最坏适应分配算法，其中，按分区⼤⼩排序组织空闲区表的是（ B ）A. 最先适应和最坏适应B. 最优适应和最坏适应C. 最先适应和最优适应D. 最先适应、最优适应和最坏适应3.6 页式虚拟存储管理16.实现虚拟存储器的⽬的是（ A ）A．扩充主存容量B．扩充辅存容量C．实现存储保护D．加快存取速度17.分页式存储管理时，每读写⼀个数据，要访问主存（ B ）A. 1次B. 2次C. 3次D. 4次18.在存储管理的各⽅案中，可扩充主存容量的管理⽅案是（ D ）A. 固定式分区分配B. 可变式分区分配C. 页式存储管理D. 分页虚拟存储管理19.页式存储管理中的页表是由（ C ）A. ⽤户建⽴B. 编译程序建⽴C. 操作系统建⽴D. 编辑程序建⽴20.在页式虚拟存储管理中，为实现地址变换，应建⽴（ C ）A. 空闲区表B. 分区分配表C. 页表D. 段表21.在采⽤页式存储管理的系统中，（ B ）A. 不可以把作业分散到⼏个不连续的主存区域B. 不需要采⽤移动技术移动作业区C. 不需要硬件⽀持 D .不采⽤动态重定位的⽅式装⼊作业22.在页式存储管理⽅案中，为地址转换提供依据需建⽴（ A ）A．页表B．段表C．段表和页表D．空闲区表23.LRU页⾯调度算法是选择先调出的页⾯是（ B ）A．最近才使⽤的B．最久未被使⽤的C．驻留时间最长的D．驻留时间最短的24.如果处理器有32位地址，则它的虚拟地址空间为（ B ）A. 2GBB. 4GBC. 640KBD. 16MB25.在请求页式存储管理中，产⽣缺页中断是因为查找的页不在（ B ）A. 外存中B. 虚存中C. 内存中D. 地址空间中26.采⽤段式存储管理的系统中，若地址⽤24位表⽰，其中8位表⽰段号，则允许每段的最⼤长度是（ B ）A. 224B. 216C. 28D. 2321.把逻辑地址转换成绝对地址的⼯作称为。
TMS320C54x系列DSP的CPU与外设——第3章存储器
TMS320C54x系列DSP的CPU与外设——第3章存储器第3章存储器本章介绍了TMS320C54x DSP存储器的构成和操作。
⼀般来说，C54x器件共有192K 16位字的存储窨，这个空间分成3个专⽤的部分：64K字程序、64K字数据和64K字I/O⼝。
在某些C54x器件中，存储器结构已经通过重叠和分页的⽅法加以改变，这样就增加了存储器空间的容量。
C54x体系结构上的并⾏特点和⽚内RAM的双存取能⼒使C54x可以在任意给定的机器周期内同时进⾏4个存储器操作：⼀条指令的读取操作、两个操作数读操作以及⼀个操作数写操作。
在⽚内存储器中操作有如下⼏个优点：Higher performance because no wait states are requiredLower cost than external memoryLower power than external memoryThe main advantage of operating from off-chip memory is the ability to access a larger memory space.3.1 存储器空间C54x DSP的存储器划分成3种独⽴可选的空间：程序、数据和I/O。
这些空间中的RAM、ROM、EPROM、EEPROM或者存储器映射的外设可以位于⽚内或⽚外。
程序存储器中包含要执⾏的指令和执⾏指令时所需的表，数据存储器空间存储指令所需的数据，I/O存储空间连接外部的存储器映射外设，也可作外部数据存储空间。
按芯⽚各类的不同，C54x的⽚内存储器有这样⼏种类型：双存取RAM(DARAM)、单存取(SARAM)、双向共享RAM和ROM。
RAM总是映射到数据空间，但也可以映射到程序空间。
ROM可以被激活并映射到程序空间，也可部分映射到数据空间。
在CPU状态寄存器中有3位影响存储器的结构。
这3位产⽣的影响因器件不同⽽不同。
第3章 半导体存储器
② 外存储器是不直接和CPU相联系的存储器，也可归 类为外部设备。 特点：存储容量大，但存储速度慢。其存储容量从几百兆
比特到几十吉比特，寻址时间为若干毫秒。外存储器由软
磁盘、硬磁盘及光盘等组成，不属本章的讨论内容。 ③缓冲存储器位于主存与CPU之间。 特点：其存取速度非常快，但存储容量更小，可用来解决 存取速度与存储容量之间的矛盾，提高整个系统的运行速 度；
（2） 最大存取时间
内存储器从接收、寻找存储单元的地址码开始，到
它取出或存入数码为止所需的时间叫做存取时间。通常 手册上给出该常数的上限值，称为最大存取时间。最大 存取时间愈短，存储器的工作速度就愈高。因此，它是 存储器的一个重要参数。半导体存储器的最大存储时间
为几纳秒至几十纳秒。
（3）功耗
半导体存储器的功耗包括“维持功耗”和“操作功耗”， 应在保证速度的前提下尽可能地减少功耗，特别要减少“维 持功耗”。 （4）可靠性
第3章 3.1
半导体存储器 概述(P234)
3.1.1 存储器的分类
1．常见分类 ① 按存储介质分类——磁芯存储器、半导体存储器、光电存储 器、磁膜、磁泡和其它磁表面存储器以及光盘存储器等。 ② 按存取方式分类——随机存储器(内存和硬盘)、顺序存储器 (磁带)。 ③ 按存储器的读写功能分类——只读存储器(ROM)、随机存 储器(RAM)。 ④ 按信息的可保存性分类——非永久记忆的存储器、永久性记 忆的存储器。 ⑤ 按存储器在计算机系统中的作用分类——主存储器、辅助存 储器、缓冲存储器、控制存储器等。
所以 ：一片 6116的存储容量为2K×8位，即 2KB。 常用的静态RAM芯片还有6264、62256、628128、 628512、6281000等。它们的存储容量分别为8K×8、 32K×8、128K×8、512K×8、1M×8。
微机原理第三章习题及答案
第 三 章 存 储 器习题答案一、填空题1、某存储器模块的容量为64K 字节，若采用2164（64K ×1位）组成，则需要2164 8 片，若改用2764（8K ×8位），则需 8 片。
解答：容量单个存储器芯片的存储存储器系统的存储容量=片个数构成存储器系统所需芯所以：64*82164=864*1K bitK bit=所需芯片个数片64*82764=88*8K bitK bit=所需芯片个数片2、1K ⅹ8位的RAM 芯片有 10 条地址线， 8 条数据线，若用其组成16K ⅹ8位存储器需要 16 片。
解答：存储单元的个数（字长）通常与地址线的位数相关，每个存储单元存储的二进制位数（位数）与数据线的位数相关。
存储容量为1K*8bit （8K*8位），表示每片RAM 有1K 个存储单元（K 1210=），每个存储单元存储8位二进制数，也可以写为1KB （B 表示8位二进制数，即1个字节Byte ），因此该RAM 芯片有10根地址线（A 0-A 9），8根数据线（D 0-D 7）。
3、现要用6116SRAM 芯片构成8K ×32位的存储器，共需此种芯片 16 片。
解答：8*326116=162*8K bitK bit=所需芯片个数片二、选择题1、SRAM 芯片6116的３个信号CE 、OE 、WE 电平分别为 时，6116的工作方式为读出。
（ D ）Ａ．1，0，0 Ｂ．0，0，0 Ｃ．0，1，1 Ｄ．0，0，1解答：３个信号CE 、OE 、WE 为6116的控制信号，CE （书中用CS 表示）：片选信号，低电平有效，CE 为低电平时，芯片被选中，此时可以进行读写操作，WE ：写允许信号，低电平有效时允许将数据写入芯片，OE ：输出允许信号，低电平有效时为读操作。
因此当6116处于读工作方式时CE 为0，OE 为0，WE 为1；处于写工作方式时CE 为0，OE 为1，WE 为0。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第四章存储子系统
一、单项选择题
请将单项选择题答案填在下面：
1．磁表面存储的记录方式是指（）
（1）记录项的组成方式（2）写入电流波形的组成方式（3）数据块的记录方式（4）写入文件的组成方式
2．磁盘存储器多用作（）
（1）主存（2）高速缓存（3）辅存（4）固存
3．目前软盘中常用的磁记录方式是（）
（1）M2F制（2）不归零—1制（3）调相制（4）调频制4．在磁盘接口中（）
（1）采用直接程序传送方式（2）只采用中断方式（3）只采用DMA方式（4）既有DMA方式，又有中断方式
5．在下列存储器中，（）属于磁表面存储器
（1）主存（2）磁盘（3）固存（4）高速缓存
6．主存储器一般（）
（1）采用奇偶校验（2）采用海明校验
（3）采用循环码校验（4）需同时采用两种校验
7．动态RAM的特点是（）
（1）工作中存储内容会产生变化（2）工作中需动态的改变访问存地址（3）每次读出后，需根据原存内容重写一次（4）每隔一定时间，需根据原存内容重写一次
8．地址总线A0（高位）~A15（低位），用4K*4的存储芯片组成16KB 的存储器，则加至各存储芯片上的地址线是（）
（1）A16~A15 （2）A0~A9
（3）A0~A11 （4）A4~A15
9．地址总线A0（高位）~A15（低位），用4K*4的存储芯片组成16KB 的存储器，则应由（）译码产生片选信号。
（1）A2A3 （2）A0A1 （3）A12~A15 （4）A0~A5
10．地址总线A15（高位）~A0（低位），用1K*4的存储芯片组成4KB
的存储器，则加至各存储芯片上的地址线是（）
（1）A15~A6 （2）A9~A0 （3）A15~A5 （4）A10~A0 11．同上题，问应由（）译码产生片选信号。
（1）A9~A0 （2）A1A0 （3）A15A14 （4）A11A10 12．表示主存容量，通常以（）为单位。
（1）数据块数（2）字节数（3）扇区数（4）记录相数13．在下列存储器中，允许随机访问的存储器是（）
（1）磁带（2）磁盘（3）磁鼓（4）半导体存储器14．在下列存储器中，（）存取时间长短与信息所在的位置
有关。
（1）主存（2）高速缓存（3）磁带（4）固存
15．磁表面存储器所记录的信息（）
（1）能长期保存（2）不能长期保存（3）读出后，原存信息既被破坏（4）读出若干次后要重写
16．按存储介质分类，属于磁表面存储器的有（）
（1）主存（2）磁盘（3）Cache （4）光盘
17．静态RAM的特点是（）
（1）写如的信息静止不变（2）在不停电的情况下，信息能
长期保持不变（3）只读不写，因而信息不再变化（4）停电后，信息仍能长久保持不变
18．在下列存储器中，速度最快的是（）
（1）半导体存储器（2）磁带存储器（3）磁盘存储器（4）磁卡存储器
19．在下列外存储器中，工作速度最快的是（）
（1）磁带（2）软盘（3）硬盘（4）光盘
20．CPU可直接变成访问的存储器是（）
（1）主存储器（2）虚拟存储器（3）磁盘存储器（4）磁带存储器
21．在下面的结论中，（）正确。
(1)主存是主机的一部分，不能通过系统总线被访问
(2)主存可以和外围设备一样，通过系统总线被访问
(3)主存是主机的一部分，必须通过专用总线进行访问
(4)主存是主机的一部分，必须通过内总线进行访问
22．奇校验的编码原则是（）
(1)让待编信息为1的个数为奇数
(2)让编成的校验码为1的个数为奇数
(3)让待编信息为0的个数为奇数
(4)让编成的校验码为0的个数为奇数
23．存取速度最快的存储器是（）
（1）主存（2）辅存（3）磁盘（4）磁带
24．顺序存取存储器只适合于作（）
（1）主存（2）高速缓存（3）ROM （4）辅存
25．在磁道的个磁道中（）
(1)最外圈磁道的位密度最大
(2)最内圈磁道的位密度最大
(3)中间磁道的位密度最大
(4)所有磁道的位密度一样大
26．若CPU的地址线为16根，则能够直接访问的存储区最大容量为（）
（1）1M （2）640K （3）64K （4）384K
27．主存储器常采用（）
(1)随机存取方式
(2)顺序存取方式
(3)直接存取方式
(4)半顺序存取方式
28．磁盘常采用（）
（1）随机存取方式
（2）顺序存取方式
（3）直接存取方式
（4）只读不写方式
29．动态存储器的最大刷新周期为（）
（1）4ms （2）10ms （3）2ms （4）6ms
二、填空题
1．在存储系统的层次结构中，CPU可直接访问的存储器是（）和（）。
2．六管静态MOS存储单元是依靠（）存储信息。
3．静态RAM靠（）存储信息。
4．当R/W为（）电平时，写入芯片。
5．磁盘存储器的速度指标一般包括（）、（）和（）三种。
6．按存取方式分类，磁带属于（）存储器。
7．动态MOS存储器的刷新周期安排方式有（）、
（）和（）三种。
8．磁盘中常用的校验方法是（）。
9．若地址码8位，按字节编址则访问空间可达（）。
若地址码10位，则访存空间可达（）。
若地址码16位，则访存空间可达（）。
若地址码20位，则访存空间可达（）。
三、简答题
1．动态刷新分为哪几种情况，各有什么特点？
2．何谓随机存取？何谓顺序存取？何谓直接存取？请各试举一例。
3．若待编信息为（10110100）2 ,分别求其奇校验码与偶校验码。
4．高速缓存Cache用来存放什么内容？设置它的主要目的是什么？5．若CRC码的码制为（7.4）码，生成多项式G（x）=1011，试将代码1101编成CRC码，并求出出错模式。
四、设计题
1．用4K*8/片的存储芯片构成一个16K*8的存储器，地址总线A15~A0（低），双项数据总线D7~D0，R/W控制读写。
请问答：
（1）直接加到各存储芯片的地址线是哪几位？
（2）写出四个片选信号的逻辑式；
（3）画出存储器逻辑图（芯片级）。
2．设计一个容量为8KB的半导体存储器，其中固化区为3KB，可选用EPROM芯片2716（2K*8位/片，1K*8位/片若干片）；随机读写区5KB，可选用SRAM芯片：2K*4位/片（若干）、1K*4位/片（若干）。
地址总线A15~A0（低），双向数据总线D7~D0（低），读写控制线为R/W，控制信号MREQ低电平允许存储器工作，请设计存储器逻辑图，并注明各芯片地址、数据线、片选逻辑式等。
3.用2K*4的存贮芯片构成一个8KB的存储器，画出存储器逻辑图（芯
片级），注明各芯片的地址线，数据线，片选逻辑式。
地址总线A15~A0（低），双向数据总线D7~D0（低）。
4.试设计一个容量为7KB的半导体存储器，其中固化区4KB，可选用
EPROM芯片2716（2K*8位/片）；随机读写区3KB，可选用SRAM芯片：2K*4位/片，1K*4位/片。
地址总线A15~A0（低），双向数据总线D7~D0（低），R/W控制读写，请设计存储器逻辑图，并注明各芯片地址线，数据线，片选逻辑式等。