电子技术ch11时序逻辑电路—80学时2013(修改版)
合集下载
时序逻辑电路ppt课件PPT学习教案
2021/8/13
24
（2）顺序负脉冲
第24页/共114页
2021/8/13
25
5.2 二进制计数器
5.2.1 异步二进制计数器 5.2.2 同步二进制计数器
第25页/共114页
2021/8/13
26
5.2 二进制计数器
计数器：用以统计输入时钟脉冲CP个数的电路。 计数器的分类：
1．按计数进制分 二进制计数器：按二进制数运算规律进行计数的 电路称作二进制计数器。 十进制计数器：按十进制数运算规律进行计数的 电路称作十进制计数器。 任意进制计数器：二进制计数器和十进制计数器 之外的其它进制计数器统称为任意进制计数器。
出 Q1 Q2
Q3
0
1
0000
1
1
1000
2
0
1100
3
1
0110
4
0
1011
5
0
0101
6
0
0010
7
0
0001
8
0
0000
第13页/共114页
2021/8/13
14
④ 时序图
2021/8/13
并行图5输-5出 4位右移位寄存器时序图
第14页/共114页
串行输出
15
（2）左移位寄存器
串行 输入
2021/8/13
图5-4 4位右移位寄存器
第12页/共114页
同步时序 逻辑电路
13
② 工作过程
指③逐位状将依态数次表码输11入01）右。移串行输入给寄存器（串行输入是
在接收数表码5-前2 ，4从位右输移入位端寄输存入器状一态个表负脉冲把各触
发器置为0状态（称为清零）。
时序逻辑电路PPT课件
时序逻辑电路可以分为同步时序 逻辑电路和异步时序逻辑电路， 其中同步时序逻辑电路是最常用 的类型。
工作原理
状态表示
时序逻辑电路中的状态通常由存储元件（如触发器）来存储，根据 输入信号的变化，电路的状态会随之改变。
状态转移
时序逻辑电路中的状态转移是由输入信号和当前状态共同决定的， 根据一定的逻辑关系，电路会从一个状态转移到另一个状态。
。
02
可编程逻辑控制器（PLC）
在工业控制系统中，时序逻辑电路用于实现可编程逻辑控制器，用于自
动化控制和数据处理。
03
传感器接口
时序逻辑电路用于实现传感器接口电路，将传感器的模拟信号转换为数
字信号，并传输给微控制器或可编程逻辑控制器进行处理。
04
CATALOGUE
时序逻辑电路的优化
优化设计
设计
使用基本的逻辑门电路， 根据需求逐一设计电路。
自动化工具设计
使用EDA（电子设计自动 化）工具进行设计，提高 设计效率。
混合设计
结合手工设计和自动化工 具设计，根据具体情况选 择合适的设计方法。
设计工具
硬件描述语言
使用Verilog或VHDL等硬件描述语言进行设计。
EDA工具
时序逻辑电路
目录
• 时序逻辑电路简介 • 时序逻辑电路设计 • 时序逻辑电路的应用 • 时序逻辑电路的优化 • 时序逻辑电路的发展趋势
01
CATALOGUE
时序逻辑电路简介
定义与分类
定义
时序逻辑电路是一种具有记忆功 能的电路，它能够根据输入信号 的变化，按照一定的逻辑关系， 输出相应的信号。
分类
输出信号
时序逻辑电路的输出信号是根据当前状态和输入信号来确定的，它会 随着状态的变化而变化。
工作原理
状态表示
时序逻辑电路中的状态通常由存储元件（如触发器）来存储，根据 输入信号的变化，电路的状态会随之改变。
状态转移
时序逻辑电路中的状态转移是由输入信号和当前状态共同决定的， 根据一定的逻辑关系，电路会从一个状态转移到另一个状态。
。
02
可编程逻辑控制器（PLC）
在工业控制系统中，时序逻辑电路用于实现可编程逻辑控制器，用于自
动化控制和数据处理。
03
传感器接口
时序逻辑电路用于实现传感器接口电路，将传感器的模拟信号转换为数
字信号，并传输给微控制器或可编程逻辑控制器进行处理。
04
CATALOGUE
时序逻辑电路的优化
优化设计
设计
使用基本的逻辑门电路， 根据需求逐一设计电路。
自动化工具设计
使用EDA（电子设计自动 化）工具进行设计，提高 设计效率。
混合设计
结合手工设计和自动化工 具设计，根据具体情况选 择合适的设计方法。
设计工具
硬件描述语言
使用Verilog或VHDL等硬件描述语言进行设计。
EDA工具
时序逻辑电路
目录
• 时序逻辑电路简介 • 时序逻辑电路设计 • 时序逻辑电路的应用 • 时序逻辑电路的优化 • 时序逻辑电路的发展趋势
01
CATALOGUE
时序逻辑电路简介
定义与分类
定义
时序逻辑电路是一种具有记忆功 能的电路，它能够根据输入信号 的变化，按照一定的逻辑关系， 输出相应的信号。
分类
输出信号
时序逻辑电路的输出信号是根据当前状态和输入信号来确定的，它会 随着状态的变化而变化。
时序逻辑电路
0
从上表很容易看出，每经过5个时钟之后，电路状态循环变 化一次，所以这个具有对时钟信号计算的功能，显然，这是 一个五进制加法计数器。
5. 画状态转换图
表
删表
Q3Q2Q1
111
101 110
000
001
010
100
011
现态
次态
状Q0本态3n 电循Q路环0n2 的）主Q循01n 环（Q 3n0有1 效Q循n201 环、Q 11n 1
Qn1 0
Q1nQ0n
J1 MQ0n K1 1
M=1时
（4）状态转换表及状态图
Qn1 1
Q1nQ0n
Qn1 0
Q1nQ0n
M
Q
n 1
Q
n 0
0 00
Q Q
n 1
1
n 1 0
01
M=0时
Q1Q0
0 01 0 10
10 00
11
00
01
10
0 11 0 0
1 1 0 0 1 M=1时
FF1 J1 Q1 C K1
FF2 J2 Q2 C K2
FF3 J3 C K3 Q3
RD CP
分析:各触发器接受同一时钟脉冲，所以是一个同步时序逻辑电 路。触发器时钟脉冲处有一小圆圈，故是下降沿触发；由于没 有外部输入信号，所以属于莫尔型的时序逻辑电路
FF1 J1 Q1 C K1
FF2 J2 Q2 C K2
7. 总结逻辑功能 由状态转换图可知，该电路也是五进制加法计 算器，而且具有自启动能力
Q3Q2Q1
111
000
001
100
101 110 010 011
状态转换图
《时序逻辑电路修改》课件
修改步骤
首先确定移位器的操作方向和位数，然后选择合适的触发器和组合逻辑门类型和数量。接 着根据操作规则设计电路的连接方式，最后测试和验证电路的功能是否正确。
CHAPTER 04
时序逻辑电路修改注意事项
修改前注意事项
理解原电路功能
在修改前，需要充分理解原时序逻辑电路的功能和设计原理，确保对 电路的工作原理和状态转换有清晰的认识。
可维护性强
在电路出现问题时，可以快速定位并 修复，提高了电路的可靠性和稳定性 。
修改的优缺点
• 降低成本：通过修改已有的时序逻辑电路 ，可以避免重新设计和生产，节约了成本 。
修改的优缺点
技术要求高
时序逻辑电路修改需要具备深厚的专业知识，对设计者的技术水 平要求较高。
风险较大
在修改过程中可能引入新的错误或问题，导致电路性能下降或失 效。
总结与展望
总结
时序逻辑电路修改是一项重要的技术，它为电子系统设计带来了极大的便利。在 未来的发展中，随着技术的不断进步，时序逻辑电路修改将更加智能化、自动化 和模块化。
展望
随着人工智能、机器学习等技术的不断发展，未来时序逻辑电路修改将更加智能 化，能够自动识别问题并进行修复。同时，模块化设计方法将进一步提高设计的 可重用性和可维护性，为电子系统设计带来更大的发展空间。
CHAPTER 03
时序逻辑电路修改实例
修改计数器电路
总结词
计数器电路是常见的时序逻辑电路，用于对输入信号进行 计数。
详细描述
计数器电路通常由触发器组成，通过修改触发器的状态来改变计 数值。在修改计数器电路时，需要了解计数器的逻辑功能和触发
器的状态转换规则。
修改步骤
首先确定计数值，然后根据计数值选择合适的触发器类型和数量 。接着根据逻辑功能设计触发器的连接方式，最后测试和验证电
首先确定移位器的操作方向和位数，然后选择合适的触发器和组合逻辑门类型和数量。接 着根据操作规则设计电路的连接方式，最后测试和验证电路的功能是否正确。
CHAPTER 04
时序逻辑电路修改注意事项
修改前注意事项
理解原电路功能
在修改前，需要充分理解原时序逻辑电路的功能和设计原理，确保对 电路的工作原理和状态转换有清晰的认识。
可维护性强
在电路出现问题时，可以快速定位并 修复，提高了电路的可靠性和稳定性 。
修改的优缺点
• 降低成本：通过修改已有的时序逻辑电路 ，可以避免重新设计和生产，节约了成本 。
修改的优缺点
技术要求高
时序逻辑电路修改需要具备深厚的专业知识，对设计者的技术水 平要求较高。
风险较大
在修改过程中可能引入新的错误或问题，导致电路性能下降或失 效。
总结与展望
总结
时序逻辑电路修改是一项重要的技术，它为电子系统设计带来了极大的便利。在 未来的发展中，随着技术的不断进步，时序逻辑电路修改将更加智能化、自动化 和模块化。
展望
随着人工智能、机器学习等技术的不断发展，未来时序逻辑电路修改将更加智能 化，能够自动识别问题并进行修复。同时，模块化设计方法将进一步提高设计的 可重用性和可维护性，为电子系统设计带来更大的发展空间。
CHAPTER 03
时序逻辑电路修改实例
修改计数器电路
总结词
计数器电路是常见的时序逻辑电路，用于对输入信号进行 计数。
详细描述
计数器电路通常由触发器组成，通过修改触发器的状态来改变计 数值。在修改计数器电路时，需要了解计数器的逻辑功能和触发
器的状态转换规则。
修改步骤
首先确定计数值，然后根据计数值选择合适的触发器类型和数量 。接着根据逻辑功能设计触发器的连接方式，最后测试和验证电
时序逻辑电路PPT
Y F (Q)
仅取决于电路状态
6.2.时序逻辑电路的分析方法
6.2.1 同步时序逻辑电路的分析方法
时序逻辑电路的分析：就是给定时序电路，找出该电 路的逻辑功能，即找出在输入和CLK作用下，电路的次 态和输出。由于同步时序逻辑电路是在同一时钟作用 下，故分析比较简单些，只要写出电路的驱动方程、 输出方程和状态方程，根据状态方程得到电路的状态 表或状态转换图，就可以得出电路的逻辑功能。
图6.1.2
6.1 概述
三、时序逻辑电路的分类：
根据触发器动作特点可分为同步时序逻辑电路和 异步时序逻辑电路。在同步时序逻辑电路中，存储电 路中所有触发器的时钟使用统一的CLK,状态变化发生 在同一时刻，即触发器在时钟脉冲的作用下同时翻转; 而在异步时序逻辑电路中，触发器的翻转不是同时的 没有统一的CLK,触发器状态的变化有先有后。
C Q0Q3
01000000 01011010 01100100 01111110
clk3 Q0
此电路为异步十进 制计数器
10000000 10011011 0 00 00 0 0 0
6.2.时序逻辑电路的分析方法
(6)状态转换图
/0 1110 1111
Q3Q2Q1Q0
/C/1/0Fra bibliotek/0/0
0000 0001 0010 0011
6.1 概述
图6.1.1
可以用三个方程组来描述
y1 f1(x1, x2 ,, xi , q1, q2 ,, ql )
①
输出方程 Y F ( X ,Q)
y
j
f1(x1, x2 ,, xi , q1, q2 ,, ql )
6.1 概述
图6.1.1
电工学时序逻辑电路
电 路
0S
置 1
& 3
维
持
线1A
& 5
00
& 2
1R
& 4
B0
& 6
如果 S = D = 0
门 4 和门 5 同时 RD 被关闭！
D 的变化不能传 递到 S、R 端。
置 0 维 持 线
CP 1
D1
大连理工大学电气工程系
第
13
章
真值表
时
D Qn+1
序
逻
0
0
辑
电
1
1
路
32
3. 触发方式 在跳变沿触发。
第 13
章 2. 逻辑功能
时 序
J K Qn+1
逻 辑
0 0 Qn
电
01 0
路
10 1
11
S = J Qn R = K Qn
22
新态：1
0
原态：0
1
从触发器
1S C1 1R
SD
RD
1
0
Q主 触发器 Q
1S C1 1R
1
1
J CP K
1
大连理工大学电气工程系Fra bibliotek第 13
章 2. 逻辑功能
时 序
大连理工大学电气工程系
9
第
13 章
二、输入为高电平有效的基本 RS 触发器
1. 电路
时 序
Q
逻
Q
2. 真值表
R S Qn+1
辑
电
≥1
≥1
0 0 Qn
路
1
2
第6章时序逻辑电路
先导案例
一个数字系统若要进行连续控制与运算，仅有组合逻辑电路是 不够的，还必须有另一类电路—时序逻辑电路。
这一章将介绍时序逻辑电路的有关知识，学完后，我们就能看 懂数字时钟的原理图，并会制作秒、分、时计时显示电路。
返回
6.1 时序逻辑电路的特点和分类
数字集成电路，根据原理可分为两大类，即组合逻辑电路和时 序逻辑电路。
上一页 下一页 返回
6.3 时钟控制触发器
例6.4 已知主从JK触发器输入端J,K波形如图6-16，试画出输 出波形
4.一次翻转现象 JK触发器有一个缺点，要求CP=1期间J,K信号保持不变，否则
可能产生一次变化现象。即在CP=1期间主触发器只能翻转一次， 无论以后J,K如何变化，也不可能再翻转了。 其一次翻转想象的波形如图6-17所示 所以主从JK触发器在使用时，要求CP=1期间J,K信号保持不变
方程一致。 ③比较已有触发器和待求触发器的特性方程，根据两个方程相
等的原则求出转换逻辑。 ④根据转换逻辑画出逻辑电路图。 其他部分触发器之间的转换电路如图6-26所示
上一页 返回
6.4 寄存器
6.4.1 基本概念
寄存器最起码具备以下四种功能。 (1)清除数码:将寄存器里的原有数码清除。 (2)接收数码:在接收脉冲作用下，将外输入数码存入寄存器中。 (3)存储数码:在没有新的写入脉冲来之前，寄存器能保存原有
上一页 下一页 返回
6.4 寄存器
6.4.3 移位寄存器
移位寄存器分单向移位寄存器和双向移位寄存器，单向移位寄 存器又分为左移寄存器和右移寄存器。首先存入或取出的是二 进制数的高位的是左移寄存器，首先存入或取出的是二进制数 的低位的是右移寄存器。
上一页 下一页 返回
一个数字系统若要进行连续控制与运算，仅有组合逻辑电路是 不够的，还必须有另一类电路—时序逻辑电路。
这一章将介绍时序逻辑电路的有关知识，学完后，我们就能看 懂数字时钟的原理图，并会制作秒、分、时计时显示电路。
返回
6.1 时序逻辑电路的特点和分类
数字集成电路，根据原理可分为两大类，即组合逻辑电路和时 序逻辑电路。
上一页 下一页 返回
6.3 时钟控制触发器
例6.4 已知主从JK触发器输入端J,K波形如图6-16，试画出输 出波形
4.一次翻转现象 JK触发器有一个缺点，要求CP=1期间J,K信号保持不变，否则
可能产生一次变化现象。即在CP=1期间主触发器只能翻转一次， 无论以后J,K如何变化，也不可能再翻转了。 其一次翻转想象的波形如图6-17所示 所以主从JK触发器在使用时，要求CP=1期间J,K信号保持不变
方程一致。 ③比较已有触发器和待求触发器的特性方程，根据两个方程相
等的原则求出转换逻辑。 ④根据转换逻辑画出逻辑电路图。 其他部分触发器之间的转换电路如图6-26所示
上一页 返回
6.4 寄存器
6.4.1 基本概念
寄存器最起码具备以下四种功能。 (1)清除数码:将寄存器里的原有数码清除。 (2)接收数码:在接收脉冲作用下，将外输入数码存入寄存器中。 (3)存储数码:在没有新的写入脉冲来之前，寄存器能保存原有
上一页 下一页 返回
6.4 寄存器
6.4.3 移位寄存器
移位寄存器分单向移位寄存器和双向移位寄存器，单向移位寄 存器又分为左移寄存器和右移寄存器。首先存入或取出的是二 进制数的高位的是左移寄存器，首先存入或取出的是二进制数 的低位的是右移寄存器。
上一页 下一页 返回
电子技术基础 第6章 时序逻辑电路
1111
基本 RS 触发器特
性表的简化表示
R0D S0D 01 10 11
Qn+1 不定
0 1 Qn
电子技术基础
3）基本RS触发器的应用
第6章 时序逻辑电路
常在数字系统中用来消除机械开关的抖动影响。
[例6-1] 下图是数字钟当中的RS触发器组成的消除 电路抖动原理图，试分析其工作原理。
电子技术基础
电子技术基础
2. 特性方程
第6章 时序逻辑电路
触发器的次态Qn+1与RD、SD及现态Qn之间关系的逻 辑表达式。
次态 指触发器接收新输入信号后的状态，用 Qn+1 表示。 现态 指触发器接收新输入信号前的状态，用 Qn 表示。
电子技术基础
3. 工作原理及逻辑功能
1）工作原理
Q
0
触发器被置 0
Q
1
所有触发器的时钟端连在一 起。所有触发器在同一个时钟脉 冲 CP 控制下同步工作。
异步时序逻辑电路
时钟脉冲 CP 只触发部分触 发器，其余触发器由电路内部信 号触发。因此，触发器不在同一 时钟作用下同步工作。
电子技术基础
电子技术基础
6.2 常用集成触发器
6.2.1 基本RS触发器 6.2.2 同步RS触发器 6.2.3 边沿触发器 6.2.4 集成D触发器 6.2.5 集成JK触发器
电子技术基础
第6章 时序逻辑电路
6.1 时序逻辑电路概念
时序逻辑电路又称时序电路，它主要由存储电路（由触 发器组成）和组合逻辑电路两部分组成，如图6-2所示。其中， 触发器部分是必不可少的，组合逻辑电路部分在有些时序逻 辑电路中可以没有。时序逻辑电路的状态是根据电路中各个 触发器的状态变化情况来描绘的。
时序逻辑电路课件
E
控制单元
Clk
B[0]
Init Add Done Cnt Shr
Init: DX, BY, T0 , A0, C0
Cnt: TT-1
Add: {C, A}A+D
Shr: {C, A, B}{C, A, B}>>1ZLeabharlann , C0时序逻辑电路
10
乘法器控制单元
• 状态图
Start Reset
Reset
S0
• 寄存器组
• 8个8位寄存器，记为 R0~R7
• ALU为前例
• MEM为存储器
• DI/DO: 输入/输出数据 • MA: 地址 • MW: 写使能
R0 R1-R2
8
3
DA D
WE Register
3
3
AA File BA
A
B
8 8
K
8
01
MUX
MB
8
4
X
Y
ALU
SF H
DI MA MW
MEM
Reset
S0
Done
!Start
Start/Init
S1
Cnt
!B[0]
B[0]/Add
S2
E
Shr
!E
时序逻辑电路
17
乘法器仿真波形
时序逻辑电路
18
寄存器传送
• 寄存器之间传输数据 • 每个寄存器的数据输入
处配置多路数据选择器 (MUX) • 每个寄存器的输出数据 连接到所有MUX • 灵活实现多个数据同时 传送
S2
else next_state = S0;
E
Shr
ch11 数字电路基础
例. 解：
2
57 2 28 2 14 2 7 2
2
余数
1 0
有效位 k0(最低位) k1 k2 k3 k4
3 1 0
0 1 1 1
k5(最高位)
所以：(57)10= (111001)2
乘2取整法，即用2去乘所要转换的十进制小数，并得 到一个新的小数，然后再用2去乘这个小数，如此一直 进行到小数为0或达到转换所要求的精度为止。最后取 整的顺序与整数部分取余数顺序正好相反。
1. 常量与变量的关系 自等律 A 0 A 0-1律 重叠律 还原律
A 1 A A 1 1 A0 0 A A A A A A
AA 互补律 A A 1
交换律 A B B A
A A 0
A B B A
2. 逻辑代数的基本运算法则
N 16
i m
k 16
i
11.2.2 数制转换 在计算机和数字系统中普遍采用二进制，而人们习惯 使用十进制。所以在信息处理中，必须首先将十进制 数转换成计算机和数字电路能处理的二进制数，然后 再将二进制数的处理结果转换成十进制数。同时也存 在二进制数和八进制数、十六进制数之间的转换。 1. 十进制数转换为二进制数 方法：基数乘除法（整数部分用除2取余法； 小数部分用乘2取整法） 除2取余法，即用2不断去除十进制数，直到最后商为 0。将所得到的余数以最后一个余数为最高位，依次 排列便得到相应的二进制数。
采用奇偶校验码进行信息传输时，在发送端由编 码器根据信息位编码产生奇偶校验位，形成奇偶校验 码发往接收端，接收端对收到的奇偶校验码进行校 验，即检查奇偶校验码中1的个数，从而判断信息是 否出错。这种奇偶校验码只能发现错误，但不能确定 是哪一位出错，而且只能发现代码的1位出错，不能 发现2位或更多位出错。由于1位出错的概率远大于2 位或更多位出错，加之它编码简单、容易实现、传输 效率高，因而广泛应用于数字系统中。
第11章时序逻辑电路
Q0 1
& a
1Q 0 &
b
0 RD 0
1 SD 1
(2)输入RD=1, SD=0时
设原状态： Q = 0 Q = 1
输出状态翻转为1： Q = 1 Q = 0
Q1 0
& a
1 RD 1
0Q 1 &
b
0 SD 0
(2)输入RD=1, SD=0时 设原状态： Q = 1 Q = 0
RD SD 10 10
1
0
主从型JK触发器
从
RD
SD 01
1Q' Q'0 1 CP
1
主
CP=0, Q=Q’
主从互相制约
0 R= QK
K0
J1 0 1
1CP 01
逻辑图
CP J
K Q′
Q
S= QJ
触发器Q端的状态取决于 CP=1时J、K端输入和从 触发器原状态, 但翻转时 刻延迟到CP=0之后。
J K Qn+1 01 0 10 1 0 0 Qn 1 1 Qn
J=1 K=Q
Q
J=Q, K=1 CP
(a) Qn+1=0
Q (b)
Qn+1=Qn
CP
Q0
Q
(c)
(d)
JK触发器特性方程: Qn+1 = J Qn +K Qn
J=Q
J K KQ=n1+1 01 0 10 1 1 1 Qn 0 0 Qn
边沿触发双J-K触发器74LS76管脚图
1K 1Q 1Q GND 2K 2Q 2Q 2J
1
0
主从型JK触发器
(数字电子技术)第5章时序逻辑电路
寄存器
01
寄存器是时序逻辑电路中的存储 单元，用于存储二进制数据。
02
寄存器由多个触发器组成，可以 存储多位二进制数据。
寄存器在时钟信号的驱动下，将 输入数据存储到寄存器中，并在 下一个时钟周期将数据输出。
03
常见的寄存器有4位、8位、16位 等。
04
计数器
01
02
ห้องสมุดไป่ตู้03
04
计数器是时序逻辑电路 中的计数单元，用于对 时钟信号进行计数。
特点
时序逻辑电路具有存储功能，能够保 存之前的状态信息，并在输入发生变 化时更新状态。
时序逻辑电路的分类
同步时序电路
同步时序电路的各个触发器由同一时钟信号控制，在每个时钟周期内，触发器 的状态更新同时发生。
异步时序电路
异步时序电路的各个触发器由各自独立的时钟信号控制，触发器的状态更新不 同步。
时序逻辑电路的应用
详细描述
异步设计法与同步设计法不同，它不依赖于时钟信号的控制，电路的各个部分按照自己的状态进行操 作。这种方法具有较低的功耗和较高的性能，但设计难度较大，需要仔细考虑电路的状态和操作顺序 。
状态图设计法
总结词
状态图设计法是一种基于状态转移图的设计方法，通过状态转移图来描述电路的状态和状态之间的转移关系。
现资源共享，降低成本。
流水线设计
将时序逻辑电路划分为多个级 ，每一级都完成一定的功能， 以提高电路的工作频率。
状态压缩
通过减少状态变量的数量，降 低电路的复杂度，提高可靠性 和稳定性。
冗余设计
在关键路径上增加冗余的触发 器和逻辑门，以提高电路的可
靠性。
时序逻辑电路的可靠性设计
容错设计
概述一、时序逻辑电路的组成时序逻...
第章时序逻辑电路第5章时序逻辑电路5.1 概述5.2 时序逻辑电路的分析5.3 寄存器5.4 计数器5.5 时序逻辑电路的设计…………5.1 概述一、时序逻辑电路的组成x z1 1x z 时序逻辑电路:任一时刻 n m组合逻辑电路的输出信号不仅取决于该时刻的输入信号,而且还取决于电路原来的状态。
它由组合逻辑q y1 1电路和存储电路组成。
q y存储电路kj逻辑关系:n n nzf x , x ,, x ,q ,q ,,qm m 1 2 n 1 2 j输出方程n n nyg x , x ,, x ,q ,q ,,q驱动方程k k 1 2 n 1 2 jn ?1 n n nqh y , y ,, y ,q ,q ,,q 状态方程j j 1 2 k 1 2 jnZF X ,Q向量函数形式:nYGX ,Qn ?1 nQH Y ,Q 5.1 概述二、时序逻辑电路的分类同步时序逻辑电路按照所有触发器的状态变化都是在同一时钟信号作用下同触发时发生的。
器的异步时序逻辑电路动作没有统一的时钟脉冲信号,各触发器状态的变化不是特点同时发生,而是有先有后。
&& &Z Z米里(Mealy)型按照Q Q Q 输出状态不仅与存储电路的状态Q有关,而且与外部Q 0 1Q 20 11J 1J 1J输出Q1J 1J 1J 2输入X也有关。
CPC1 C1 C1信号C1 C1 C1摩尔(Moore)型1K 1K 1K的特1K 1K 1K输出状态仅与存储电路的状态Q有关,而与输入X无点FF FF FFCP0 1 2直接关系。
或者没有单独的输出。
FF FF FF0 1 25.1 概述三、时序逻辑功能的描述方法1.逻辑方程式nZF X ,Q输出方程nYGX ,Q驱动方程(激励方程、输入方程)n ?1 nQH Y ,Q状态方程2.状态转移表时序逻辑电路状态表状态转移表也称状态次态输入迁移表或状态表,是用列 /输出X现态表的方式来描述时序逻辑n+1n n+1电路输出Z、次态Q 和外Q Q /Zn部输入X、现态Q 之间的逻辑关系。
电路课件-ch11
线性 网络
H(j) UI((jj))
H(j) UI((jj))
驱动点阻抗 驱动点导纳
2020/7/13
8
2020/7/13
8
转移函数(传递函数)
I1(j)
I2(j)
U1(j)
线性 网络
U2(j)
H(j)
I2(j) U1(j)
转移 导纳
H(j)
U2(j) U1(j)
转移 电压比
H(j)
U2(j) I1(j)
UL= UC =QU >>Us0
选择特定频率信号接收
电容电感中出现过电压
2020/7/13 2020/7/13
击穿设备绝缘 18 18
3. RLC串联电路谐振时的特点
⑤ 谐振时的功率
P=UsI0cos ＝UsI0 ＝RI02 =Us2/R
电源向电路只输送有功功率，电阻功率达最大。
Q U si I n Q L Q C 0
GjB
ω0CR2
ω0L (ω0L)2
0
2020/7/13 2020/7/13
ω0 L1C(R L)2
32 32
2.电注感线意圈与①电容电器路的发并生联谐谐振振 是有条ω件0 的，L1在C电(路R L)参2
数一定时，满足：
1 (R)20, 即R L时可 , 以发生谐
LC L
C
② 一般线圈电阻R<<L，则等效导纳为：
(ω)arctaωnLR[ω1C]
相频 特性
幅频 特性
|Z ( )| |Z( )| XL( )
( )
X( ) /2
R
o
0
XC( )
o
0
–/2
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Q n 1 R SQ n R SQ n RS Q n RQn(S S ) RS Qn RQ n R S Q n RQ n R S RQ n R S RS RQ n R S RS RQ n S
同步RS触发器
Q
Q
逻辑符号：
RD R C S SD
（2-12）
三、 触发器按逻辑功能的分类 1 同步RS触发器 Q & c 直接置0
Q
& d
SD
或置1
RD
& a
R
CP
& b
S
（2-13）
时钟信号
CP=0时
Q
Q
& c
RD
& d
1 & a
R
CP
1 & b
0
S
SD
触发器保持原态
（2-14）
CP=1时
Q
Q
& c
RD
R
& d
S
SD
& a
R
CP 1
& b
（2-26）
功能表
J 0 0 1 1
状态方程:
K 0 1 0 1
Qn+1 Qn 0 1 Qn
逻辑符号
Q
Q
RD K C J SD
Q n 1 J KQ n J K(Q N Q N ) JK Q N
J K Q n J K Q N J K Q N JK Q N KQ N J Q
1 =1
（2-24）
JK触发器 的功能 F主被封
Q
Q
Qn=1时 Qn+1 =1
R2
Q Q F 从
C
CP
S2
保持原态
0
R1
F主
C
S1
0
1 =0 K CP J
0
=1
（2-25）
JK触发器 的功能
J=0，K=1时：
Q
Q
Qn+1=0
同样原理：
R2
Q Q F 从
C
CP
S2
R1
F主
C
S1
=1 K CP J
=0
Q0
Q
0 1
Q
& a 0
RD
1
1 SD 1 输出变为：Q 0 Q 1
（2-5）
输入RD=1, SD=0时
若原状态：Q 0 Q 1 0 1 & b
Q
1 0
Q
& a 1
RD
1
1 SD 0
Q1 Q0 输出变为：
（2-6）
输入RD=1, SD=0时
若原状态： Q 1 1 1 & b
（5）画时序波形图。 根据状态表或状态图，可画出在 CP脉冲作用下电路的时序图。
CP X Q0 Q1 Z
00 1/1 0/1
1/0 1/0
01
0/0 10
(5-50)
（6）逻辑功能分析： 该电路一共有3个状态00、01、10。
当X=0时，按照加1规律 从00→01→10→00循环变化，
00 1/1 0/1 10 图6.2.5 例6.2.1完整的状态图 0/0 1/0 1/0 0/0 01
Q0
Q
0 0
Q
& a 1
RD
1
0 SD 0 输出保持：Q 1
Q0
（2-7）
输入RD=1, SD=1时 0 0
若原状态：Q 1 1 1 & b
Q0
Q
Q
& a 1
RD
1
0
1 SD
Q0
（2-8）
输出保持原状态： Q1
输入RD=1, SD=1时 1 1
若原状态： Q 0 0 0 & b 0 1
（2-27）
主从JK触发器
Q
Q
逻辑符号：
RD K C J SD
动作特点是 下降沿触发
状态方程： Q n 1 J Q n K Q n
J K , Q n 1 J ;
同步RS触发器功能： 当C为下降沿时
J S 0, Q n 1 Q n; J S 1,Q n 1 Q n
(5-28)
时序图 CP
J
K Q JQ 保持 T
（2-29）
Ｄ触发器 的功能
Q
Q
RD K C J SD
１ Ｄ
ห้องสมุดไป่ตู้
（2-30）
四 触发器之间的转换 1. JK触发器转换成D触发器
Q
KC J
Q
D CP
（2-31）
2. JK触发器转换成T触发器
Q
KC J
Q
T CP
（2-32）
3. D触发器转换成T´触发器
Q1
Q
Q
& a 1
RD
SD
1
输出保持原状态：Q 0
Q1
（2-9）
输入RD=0, SD=0时 1 1 & b
SD
输出全是1
Q
Q
& a 0
RD
0
但当RD=SD=0同时变为1时，翻转快 的门输出变为0，另一个不得翻转。
（2-10）
基本触发器的功能表
RD 1 0 1 0 SD 1 1 0 0 Q
动作特点是 高电平触发
状态方程：
Q n 1 RQ n S , RS 0
R S , Q n 1 S; R S 0, Q n 1 Q n; RS 0
（2-19）
同步RS触发器功能：
当C=1时
例：画出RS触发器的输出波形 。 Set CP R S Q
Q
（2-20）
=1 Z &
┌ ┌
X
解：该电路为同步时序逻辑电路，时钟方程可以不写。
n n Z ( X Q ) Q 1 0 （1）写出输出方程：
（2）写出驱动方程：
J 0 X Q1n K 0 1
n J 1 X Q0
K1 1
(5-47)
（3）写出JK触发器的特性方程，然后将各驱动方程代入 JK触发器的特性方程，得各触发器的次态方程：
=0
（2-22）
JK触发器 的功能
J=K=1时：
Q
Q
R2
Q Q F 从
C
CP
S2
相当于T触 发器T=1
R1
F主
C
S1
=1 K CP J
=1
（2-23）
JK触发器 的功能
J=1，K=0时： 分两种情况 （Q=0,Q=1）
Q
Q
Qn=0时
R2
Q Q F 从
C
CP
Qn+1=1
S2
1
S1
R1
F主
C
0 =0 K CP J
n 输出方程简化为：Z Q1n Q0
n Q0 n1 Q1n Q0
Q 1n 1 Q 0n Q1n
由此作出：
状态表
n Z ( X Q1n ) Q0
Q 1Q 0 00 /0
状态图
01 /1 /0 10
6.2.3
X=0时的状态图
(5-48)
①当X=1时： n 触发器的次态方程简化为： Q0 n1 Q1n Q0
（2-2）
二、触发器的基本形式
反馈
Q
Q
两个输出端
& a
RD
& b
SD
两个输入端
（2-3）
输入RD=0, SD=1时
若原状态：Q 0 Q 1 0 Q 0 & b
Q
1 1
& a 0
RD
0
1 SD 1
Q0 Q1 输出仍保持：
（2-4）
输入RD=0, SD=1时
若原状态：Q 1 1 0 & b
（2-17）
同步RS触发器的功能表
CP 0 1 1 1 1 R φ 0 0 1 1 S φ 0 1 0 1 1 0 不确定 Q 保持 保持 0 1
Q
Q n 1 RQ n S , RS 0 同步RS触发器的状态方程：
Q n 1 R SQ n RS(Q n Q n ) , RS 0
/0
10
6.2.3
X=0时的状态图
(5-45)
4、 时序逻辑电路的一般分析方法
分析时序逻辑电路的一般步骤
a．由逻辑图写出下列各逻辑方程式：
（1）各触发器的时钟方程。（判断是同步还是异步） （2）时序电路的输出方程。 （3）各触发器的驱动方程。 b．将驱动方程代入相应触发器的特性方程，求得时序逻辑
电路的状态方程。
n 输出方程简化为： Z Q1n Q0
n n Q1n1 Q0 Q1
由此作出状态表及状态图。
Q 1Q 0 00 /1 10 /0 6.2.4 X=1时的状态图 /0 01
0/0 00 1/0 1/1 0/1 10 1/0 0/0 01
将X=0与X=1的状态图合并 起来得完整的状态图。
0/0
保持原状态
Q
0 1
1 0
同时变为 1 后不确定
（2-11）
1、触发器是双稳态器件，只要令RD=SD=1， 触发器即保持原态。稳态情况下，两输 出互补。一般定义Q为触发器的状态。 2、在控制端加入负脉冲，可以使触发器状 态变化。SD端加入负脉冲，使Q=1，SD 称为“置位”或“置一”端。RD端加入 负脉冲，使Q=0，RD称为“复位”或 “清0”端。
同步RS触发器
Q
Q
逻辑符号：
RD R C S SD
（2-12）
三、 触发器按逻辑功能的分类 1 同步RS触发器 Q & c 直接置0
Q
& d
SD
或置1
RD
& a
R
CP
& b
S
（2-13）
时钟信号
CP=0时
Q
Q
& c
RD
& d
1 & a
R
CP
1 & b
0
S
SD
触发器保持原态
（2-14）
CP=1时
Q
Q
& c
RD
R
& d
S
SD
& a
R
CP 1
& b
（2-26）
功能表
J 0 0 1 1
状态方程:
K 0 1 0 1
Qn+1 Qn 0 1 Qn
逻辑符号
Q
Q
RD K C J SD
Q n 1 J KQ n J K(Q N Q N ) JK Q N
J K Q n J K Q N J K Q N JK Q N KQ N J Q
1 =1
（2-24）
JK触发器 的功能 F主被封
Q
Q
Qn=1时 Qn+1 =1
R2
Q Q F 从
C
CP
S2
保持原态
0
R1
F主
C
S1
0
1 =0 K CP J
0
=1
（2-25）
JK触发器 的功能
J=0，K=1时：
Q
Q
Qn+1=0
同样原理：
R2
Q Q F 从
C
CP
S2
R1
F主
C
S1
=1 K CP J
=0
Q0
Q
0 1
Q
& a 0
RD
1
1 SD 1 输出变为：Q 0 Q 1
（2-5）
输入RD=1, SD=0时
若原状态：Q 0 Q 1 0 1 & b
Q
1 0
Q
& a 1
RD
1
1 SD 0
Q1 Q0 输出变为：
（2-6）
输入RD=1, SD=0时
若原状态： Q 1 1 1 & b
（5）画时序波形图。 根据状态表或状态图，可画出在 CP脉冲作用下电路的时序图。
CP X Q0 Q1 Z
00 1/1 0/1
1/0 1/0
01
0/0 10
(5-50)
（6）逻辑功能分析： 该电路一共有3个状态00、01、10。
当X=0时，按照加1规律 从00→01→10→00循环变化，
00 1/1 0/1 10 图6.2.5 例6.2.1完整的状态图 0/0 1/0 1/0 0/0 01
Q0
Q
0 0
Q
& a 1
RD
1
0 SD 0 输出保持：Q 1
Q0
（2-7）
输入RD=1, SD=1时 0 0
若原状态：Q 1 1 1 & b
Q0
Q
Q
& a 1
RD
1
0
1 SD
Q0
（2-8）
输出保持原状态： Q1
输入RD=1, SD=1时 1 1
若原状态： Q 0 0 0 & b 0 1
（2-27）
主从JK触发器
Q
Q
逻辑符号：
RD K C J SD
动作特点是 下降沿触发
状态方程： Q n 1 J Q n K Q n
J K , Q n 1 J ;
同步RS触发器功能： 当C为下降沿时
J S 0, Q n 1 Q n; J S 1,Q n 1 Q n
(5-28)
时序图 CP
J
K Q JQ 保持 T
（2-29）
Ｄ触发器 的功能
Q
Q
RD K C J SD
１ Ｄ
ห้องสมุดไป่ตู้
（2-30）
四 触发器之间的转换 1. JK触发器转换成D触发器
Q
KC J
Q
D CP
（2-31）
2. JK触发器转换成T触发器
Q
KC J
Q
T CP
（2-32）
3. D触发器转换成T´触发器
Q1
Q
Q
& a 1
RD
SD
1
输出保持原状态：Q 0
Q1
（2-9）
输入RD=0, SD=0时 1 1 & b
SD
输出全是1
Q
Q
& a 0
RD
0
但当RD=SD=0同时变为1时，翻转快 的门输出变为0，另一个不得翻转。
（2-10）
基本触发器的功能表
RD 1 0 1 0 SD 1 1 0 0 Q
动作特点是 高电平触发
状态方程：
Q n 1 RQ n S , RS 0
R S , Q n 1 S; R S 0, Q n 1 Q n; RS 0
（2-19）
同步RS触发器功能：
当C=1时
例：画出RS触发器的输出波形 。 Set CP R S Q
Q
（2-20）
=1 Z &
┌ ┌
X
解：该电路为同步时序逻辑电路，时钟方程可以不写。
n n Z ( X Q ) Q 1 0 （1）写出输出方程：
（2）写出驱动方程：
J 0 X Q1n K 0 1
n J 1 X Q0
K1 1
(5-47)
（3）写出JK触发器的特性方程，然后将各驱动方程代入 JK触发器的特性方程，得各触发器的次态方程：
=0
（2-22）
JK触发器 的功能
J=K=1时：
Q
Q
R2
Q Q F 从
C
CP
S2
相当于T触 发器T=1
R1
F主
C
S1
=1 K CP J
=1
（2-23）
JK触发器 的功能
J=1，K=0时： 分两种情况 （Q=0,Q=1）
Q
Q
Qn=0时
R2
Q Q F 从
C
CP
Qn+1=1
S2
1
S1
R1
F主
C
0 =0 K CP J
n 输出方程简化为：Z Q1n Q0
n Q0 n1 Q1n Q0
Q 1n 1 Q 0n Q1n
由此作出：
状态表
n Z ( X Q1n ) Q0
Q 1Q 0 00 /0
状态图
01 /1 /0 10
6.2.3
X=0时的状态图
(5-48)
①当X=1时： n 触发器的次态方程简化为： Q0 n1 Q1n Q0
（2-2）
二、触发器的基本形式
反馈
Q
Q
两个输出端
& a
RD
& b
SD
两个输入端
（2-3）
输入RD=0, SD=1时
若原状态：Q 0 Q 1 0 Q 0 & b
Q
1 1
& a 0
RD
0
1 SD 1
Q0 Q1 输出仍保持：
（2-4）
输入RD=0, SD=1时
若原状态：Q 1 1 0 & b
（2-17）
同步RS触发器的功能表
CP 0 1 1 1 1 R φ 0 0 1 1 S φ 0 1 0 1 1 0 不确定 Q 保持 保持 0 1
Q
Q n 1 RQ n S , RS 0 同步RS触发器的状态方程：
Q n 1 R SQ n RS(Q n Q n ) , RS 0
/0
10
6.2.3
X=0时的状态图
(5-45)
4、 时序逻辑电路的一般分析方法
分析时序逻辑电路的一般步骤
a．由逻辑图写出下列各逻辑方程式：
（1）各触发器的时钟方程。（判断是同步还是异步） （2）时序电路的输出方程。 （3）各触发器的驱动方程。 b．将驱动方程代入相应触发器的特性方程，求得时序逻辑
电路的状态方程。
n 输出方程简化为： Z Q1n Q0
n n Q1n1 Q0 Q1
由此作出状态表及状态图。
Q 1Q 0 00 /1 10 /0 6.2.4 X=1时的状态图 /0 01
0/0 00 1/0 1/1 0/1 10 1/0 0/0 01
将X=0与X=1的状态图合并 起来得完整的状态图。
0/0
保持原状态
Q
0 1
1 0
同时变为 1 后不确定
（2-11）
1、触发器是双稳态器件，只要令RD=SD=1， 触发器即保持原态。稳态情况下，两输 出互补。一般定义Q为触发器的状态。 2、在控制端加入负脉冲，可以使触发器状 态变化。SD端加入负脉冲，使Q=1，SD 称为“置位”或“置一”端。RD端加入 负脉冲，使Q=0，RD称为“复位”或 “清0”端。