第三章 组合逻辑电路的分析与设计

第三章组合逻辑电路的分析与设计[教学要求]1.掌握逻辑代数的三种基本运算、三项基本定理、基本公式和常用公式；2.掌握逻辑函数的公式化简法和卡诺图化简法；3.了解最小项、最大项、约束项的概念及其在逻辑函数化简中的应用。

4.掌握组合逻辑电路的分析与设计方法；5.了解组合电路中的竞争与冒险现象、产生原因及消除方法。

[教学内容]1．逻辑代数的三种基本运算、三项基本定理、基本公式和常用公式2．逻辑函数的公式化简法和卡诺图化简法3．最小项、最大项、约束项的概念及其在逻辑函数化简中的应用4．组合逻辑电路的分析方法5．组合逻辑电路的设计方法6．组合电路中的竞争与冒险现象、产生原因及消除方法组合逻辑电路――在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前状态无关的逻辑电路。

（1）输出、输入之间没有反馈延迟通路；（2）电路中不含记忆单元。

3.1 逻辑代数一、逻辑代数的基本定律和恒等式（摩根定律）对于表中所列的定律的证明，最有效的方法就是检验等式左边的函数与右边函数的真值证明：证明如下：二、逻辑代数的基本规则1.代入规则：在任何一个逻辑等式中，如果将等式两边出现的某变量A ，都用一个函数代替，则等式依然成立，这个规则称为。

例如，在B(A＋C)＝BA＋BC2.反演规则：根据摩根定律，求一个逻辑函数Ｌ的非函数时，可以将Ｌ中的与（·）换成或（＋），或（＋）换成与（·）；再将原变量换为非变量（如Ａ换成），非变量换为原变量；并将1换成0，0换成1；那么所得逻辑函数式就是。

这个规则称为反演规则。

例如，求的非函数时，按照上述法则，可得，不能写成。

（1）保持原来的运算优先顺序，即如果在原函数表达式中,AB之间先运算，再和其他变量进行运算，那么非函数的表达式中，仍然是AB之间先运算。

（2）对于反变量以外的非号应保留不变。

3.对偶规则：L是一个逻辑表达式，如把L中的与（·）换成或（＋）,或（＋）换成与（·）；1换成0，0换成1，那么就得到一个新的逻辑函数式，这就是L的对偶式，记作L。

例如，，则。

变换时仍需注意保持原式中先与后或的顺序。

利用对偶规则，可从已知公式中得到更多的运算公式。

例如，吸收律成立，则它的对偶式也是成立的。

1.逻辑函数的变换：函数解：结果表明，图示电路也是一个同或门。

2.逻辑函数的化简一个逻辑函数可以有多种不同的逻辑表达式：① 并项法 ② 吸收法③ 消去法 ④ 配项法以下再举几例。

（课本P95）例3.1.3 化简： EF B EF B A BD C A AB D A AD L ++++++=例3.1.4第二节逻辑函数的卡诺图化简法经代数法化简后得到的逻辑表达式是否是最简式较难确定。

运用卡诺图法可以较简便的方法得到最简表达式。

但首先需要了解最小项的概念。

一、最小项的定义及其性质1.最小项的基本概念由A、B、C三个逻辑变量构成的许多乘积项中有八个被称为A、B、C的最小项的乘积项，它们的特点是：1. 每项都只有三个因子；2. 每个变量都是它的一个因子；3. 每一变量或以原变量(Ａ、Ｂ、Ｃ)的形式出现，或以反（非）变量(Ａ、Ｂ、Ｃ)的形式出现，各出现一2.最小项的性质为了分析最小项的性质，以下列出３个变量的所有最小项的真值表。

由此可见，最小项具有下列性质：（1）对于任意一个最小项，只有一组变量取值使得它的值为1，而在变量取其他各组值时，这个最小项的值都是0。

（2）不同的最小项，使它的值为1的那一组变量取值也不同。

（3）对于变量的任一组取值，任意两个最小项的乘积为0。

（4）对于变量的任一组取值，全体最小项之和为1。

3.最小项的编号最小项通常用m i表示，下标i即最小项编号，用十进制数表示。

以ABC为例，因为它和011相对应，所以就称ABC是和变量取值011相对应的最小项，而011相当于十进制中的3，所以把ABC记为m3按此原则，3个变量的最小项二、逻辑函数的最小项表达式利用逻辑代数的基本公式，可以把任一个逻辑函数化成一种典型的表达式，这种典型的表达式是一组最小项之和，称为最小项表达式。

下面举例说明把逻辑表达式展开为最小项表达式的方法。

这时可利用的基本运算关系,将逻辑函数中的每一项都化成包含所有变量A、B、C的项，然后再用最小项又如，要将1.画出逻辑函数的卡诺图例3.2.1：画出的卡诺图解：1)2）1.具体逻辑函数的卡诺图表示；2.画圈；3.写表达式（1）包围圈内的方格数必定是2n个，n等于0、1、2、3、…。

（2）相邻方格包括上下底相邻，左右边相邻和四角相邻。

（3）同一方格可以被不同的包围圈重复包围，但新增包围圈中一定要有新的方格，否则该包围圈为多余。

（4）包围圈内的方格数要尽可能多，包围圈的数目要尽可能少。

例3.2.2: 一个逻辑电路的输入是４个逻辑变量Ａ、Ｂ、Ｃ、Ｄ，它的真值表如下，用卡诺图法求化简的与一或表达式及与非一与非表达式。

即求出非函数再对例3.2.3：化简下列逻辑函数实际中经常会遇到这样的问题，在真值表内对应于变量的某些取值下，函数的值可以是任尽量得到简化而定。

1.由逻辑图写出各输出端的逻辑表达式；2.化简和变换各逻辑表达式3.列出真值表；4.根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。

例3.3.1：已知逻辑电路如下图所示，分析该电路的功能。

――奇校验电路例3.3.2：一个双输入端、双输出端的组合逻辑电路如下图所示，分析该电路的功能。

符合两个１位二进制数相加的原则，即Ａ，Ｂ为两个加数，Ｓ是它们的和，Ｃ是向高位的进位。

这种电路可用于实现两个１位二进制数的相加，实际上它是运算器中的基本单元电路，称为半加器。

―――组合逻辑电路的设计与分析过程相反，其步骤大致如下：（1）根据对电路逻辑功能的要求，列出真值表；（2）由真值表写出逻辑表达式；（3）简化和变换逻辑表达式，从而画出逻辑图。

例3.4.1：试用2输入与非门和反相器设计一个３输入（I0、I1、I2）、３输出（L0、L1、L2）的信号排队电路。

它的功能是：当输入I0为１时，无论I1和I2为１还是０，输出L0为１，L1和L2为１；当I0为０且I1为１，无论I2为１还是０，输出L1为１,其余两个输出为０；当I2为１且另外两个均为０时，输出 L2为１，其余两个输出为０。

如I0、I1、I2均为０，则L0、L1、L2也均为０。

解：（1）真值表；（2）各输出逻辑表达式；（3）根据要求将上式变换为与非形式；由此可画出逻辑图，如下图所示。

该逻辑电路可用一片内含四个２输人端的与非门（图中蓝灰色部分）（比如74LS00）和另一片内含六个反相器（74LS04）的集成电路组成。

原逻辑表达式虽然是最简形式，但它需一片反相器和一片３输入端的与门才能实现（见下图），器件数和种类都不能节省，而且三输入端的与门器件不如二输入端的与非门常见。

由此可见，最简的逻辑表达式用一定规格的集成器件实现时,其电路结构不一定是最简单和最经济的。

设计逻辑电路时应以集成器件为基本单元，而不应以单个门为单元，这是工程设计与理论分析的不同之处。

―――第五节组合逻辑电路中的竞争冒险前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。

实际上，从信号输入到稳定输出需要一定的时间。

由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输人经不同通路传输到输出级的时间不同。

由于这个原因，可能会使逻辑电路产生错误输出。

通常把这种现象称为竞争冒险。

一、产生竞争冒险的原因首先来分析下图所示电路的工作情况，可以建立竞争冒险的概念。

在图中，与门G2的输入是Ａ和两个互补信号。

由于G1的延迟，的下降沿要滞后于Ａ的上升沿，因此在很短的时间间隔内，G2的两个输入端都会出现高电平，致使它的输出出现一个高电平窄脉冲（它是按逻辑设计要求不应出现的干扰脉冲），见图中的波形部分所示。

与门G2的２个输入信号分别由G1和Ａ端两个路径在不同的时刻到达的现象，。

下面进一步分析组合逻辑电路产生竞争冒险的原因。

设有一个逻辑电路如上图所示，其工作波形如图所示。

它的输出逻辑表达式为。

由此式可知,当Ａ和Ｂ都为1时，L＝1，与C的状态无关。

但是，由波形图可以看出，在Ｃ由１变０时，Ｃ由０变１有一延迟时间，在这个时间间隔内,G2和G3的输出ＡＣ和同时为０，而使输出出现一负跳变的窄脉冲，即冒险现象。

这是产生竞争冒险的原因之一，其他原因这里不作详述。

由以上分析可知，当电路中存在由反相器产生的互补信号，且在互补信号的状态发生变化时可能出现冒险现象二、竞争冒险现象的一般判别方法――门电路法和卡诺图法三、消去竞争冒险的方法针对上述原因，可以采取以下措施消去竞争冒险现象。

1.发现并消掉互补变量：例如，函数式，在Ｂ＝Ｃ＝０时，。

若直接根据这个逻辑表达式组成逻辑电路，则可能出现竞争冒险。

可以将该式变换为，这里已将消掉。

根据这个表达式组成逻辑电路就不会出现竞争冒险。

2.增加乘积项：对于下图中所示的逻辑电路(a)，可以根据逻辑代数中的常用恒等式，在其输出逻辑表达式中增加乘积项AB。

这时，，对应的逻辑电路如图(b)所示。

由前面的分析可知，出现负跳变窄脉冲处，正是Ａ和Ｂ均为１时。

显然，对于图(b)所示电路，当Ａ＝Ｂ＝１时，G5输出为１，G4输出亦为１，这就消除了C跳变时对输出状态的影响，从而消去了竞争冒险。

(a) (b)3. 输出端并联电容器如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联——电容器，其容量为4～20pF之间,比如可以在右图的电路的输出端并联一个电容Ｃ，如下图所示。

由于或门G4存在——输出电阻R0，致使输出波形上升沿和下降沿的变化变得比较缓慢。

因此对于很窄的负跳变脉冲起到平滑的作用，如下图中的波形所示。

显然，这时在输出端不会出现逻辑错误。

本章小结·逻辑代数是分析和设计逻辑电路的工具。

逻辑表达式→化简和变换逻辑表达式→列出真值表→确定功能。

→写出逻辑表达式（或填写卡诺图）→逻辑化简和变换→画出逻辑图。

本章习题1.用真值表证明恒等式2.用逻辑代数证明3.用代数法化简4.将转换成“与-非”形式5.将转换成“与-或”形式6.将展开为最小项表达式7.用卡诺图化简8.写出对应下图电路的真值表9.试分析上右图所示逻辑电路的功能10.逻辑功能有最小项表达式表示，请用最简便的方式，用与非门构成逻辑电路。

11. 设有４种组合逻辑电路，它们的输入波形（Ａ、Ｂ、Ｃ、Ｄ）如下图所示，其对应的输出波形为Ｗ、Ｘ、Ｙ、Ｚ，试分别写出它们简化的逻辑表达式。

12.试设计一个４输入、４输出逻辑电路。

当控制信号Ｃ＝０时，输出状态与输入状态相反；Ｃ＝１时，输出状态与输入状态相同。