项目二一位十进制加法计算器的逻辑电路设计讲义与制作

合集下载

项目二一位十进制加法计算器的逻辑电路设计与制作共100页文档

拉
60、生活的道路一旦选定，就要勇敢地走到底，决不回头。 ——左
项目二一位十进制加法计算器的逻辑电路设计与制作
41、俯仰终宇宙，不乐复何如。 42、夏日长抱饥，寒夜无被眠。 43、不戚戚于贫贱，不汲汲于富贵。 44、欲言无予和，挥杯劝孤影。 45、盛年不重来，一日难再晨。及时当勉励，岁月不待人。
56、书不仅是生活，而且是现在、过去和未来文化生活的源泉。 ——库法耶夫 57、生命不可能有两次，但许多人连一次也不善于度过。— —吕凯特 58、问渠哪得清如许，为有源头活水来。——只不过是愈来愈发觉自己的无知。 ——笛卡儿

项目2一位加法计算器的设计与制作

根据编码的概念，编码器的输入端子数N和输出端子数n应满足如下关系：
N
≤
2
n
编码器按编码方式不同，可分为普通编码器和优先编码器。按输出代码的种类不同，又可分为二进制编码器和二-十进制编码器等。
图2-3 三位二进制普通编码器的逻辑图
1．普通编码器普通编码器的特点是在任一时刻，只允许输入一个编码信号，否则输出发生混乱。如图2-3所示的电路是用与非门及非门组成的三位二进制普通编码器的逻辑图。该电路的输入端子数为7，输出端子数为3。
[项目实施]
工作任务名称一位加法Biblioteka 算器的设计与制作元器件选择
仪器设备 1．直流稳电源 2．万用表 3．面包板（或者印制电路板和电烙铁） 4．集成电路测试装置（配16脚和14脚的集成电路插座） 5．示波器
序号
型号规个序号名称型号规格个数格数 6×6×1 2套，显示译码按键S1～ 0mm 1 18 5 74LS48 2 器IC6、 S9 （标注 IC7 个 1～9） LED显示 LG5011A 编码器IC1、 2 74LS147 2 6 2 器IC8、 IC2 H IC9 名称 3 六反相器 IC3、IC4 74LS04 2 7 编码器限流电阻R 1kΩ 18
74LS147的功能见表2-3所示。表2-3 74LS147的功能表
3．编码器的应用 74LS148优先编码器的功能扩展。【例2-1】用两片74LS148优先编码器扩展成为16线-4线优先译码器。解设16线-4线优先编码器的编码输入端为 I15 ~ I 0 ，二进制代码的输出端为 Y ~ Y 0 。
该编码器任何时刻都不允许有两个或两个以上输入信号同时请求编码，否则输出将发生混乱。

一位十进制BCD码加法器设计

一位十进制BCD码加法器设计计科1001班2010310200523初昌禹2012年3月30日实验目的：熟悉基于EDA平台的电路设计，掌握MAXPLUS的使用，并运用MAXPLUS设计电路图，模拟其工作环境实验原理：MAXPLUS软件能够模拟电路工作的实际情况，给电路设计带来方便实验内容：使用MAXPLUS设计一位十进制BCD码的加法器部件的逻辑原理图：一位全加器FA的逻辑图：实验电路图:图三：波形图：实验步骤：分析一位BCD码进行加分运算的情况，进位或者不进位分成两种情况，而进位又分为两种情况：1）若不进位，则结果直接相加即若仅为信号为0，则不进行其他操作2）若进位，则要进行分析，BCD码只能表示0~9之间的数字，若超过9则要进行进位，而当BCD码之和超过15（16~18）超过四位二进制的表示范围，也要进行进位考虑○1当和的范围是10~15时：画卡洛图得到的表达式是F=S3S Z¬S0+S1S0,依据表达式得到电路图添加到上图中，表达式的逻辑图如图三，当二者和超过10时，例如当和为12时，二进制表示：1100，对其加6修正，修正后结果是1（溢出）0010②当和的范围超过了16时，超过四位二进制的表示范围，这需要对结果进行修正，例如：二者和超过17时，二进制结果是1（溢出）0001，对结果进行修正，这结果是1（溢出）0111，若对结果修正，也要对结果加0110实验的测试数据及测试结果：实验小结：用BCD码表示的十进制加法要对其进行详细分析:①当二者和小于等于9时，无需进位，不用进行其他的任何处理，直接进行加法运算；②当和大于等于10小于等于15时，要对其进行加6修正（+0110）③当合大于等于16时，超过了四位二进制的表时范围对于其结果也要进行加6修正，由于②、③的情况不能同时发生，因此二者的信号不能合并实验中遇到的问题及解决方法：①判断冗余位：1010、1011、1100、1101、1110、1111是冗余位，用卡洛图，判断，卡洛图得到了表达式：F=S3S Z¬S0+S1S0②当和大于等于16时超出四位二进制表示范围，不可能存在冗余位，从而当和大于16时要进行另外的处理实验过程中对波形图文件的编辑还不够熟练，很难正确的画出满足仿真所需要的波形心得体会：通过这此的实验设计大致明白了如何用MAXPLUS,绘制电路图，但是对于电路的仿真多少还是有一些问题，可能是软件的兼容问题，或许下次可以使用其他的仿真软件，同时我也了解了如何去设计加法器，同时对于BCD码也有了进一步的了解。

课程设计-十进制加法计算器设计

课程设计(论文)任务书电气学院电力系统专业12（1 ）班一、课程设计(论文)题目：十进制加法计算器设计二、课程设计(论文)工作自2015年1 月12 日起至2015 年1月16 日止。

三、课程设计(论文) 地点: 电气学院机房10-303四、课程设计(论文)容要求：1．课程设计的目的（1）综合运用单片机原理及应用相关课程的理论知识和实际应用知识，进行单片机应用系统电路及程序设计，从而使这些知识得到进一步的巩固，加深和发展；（2）熟悉和掌握单片机控制系统的设计方法，汇编语言程序设计及proteus 软件的使用；（3）通过查阅图书资料、以及书写课程设计报告可提高综合应用设计能力，培养独立分析问题和解决问题的能力。

2．课程设计的容及任务课程设计容:利用单片机及一些外围电路设计一个简易的十进制加法计算器，硬件电路设计大概主要包括：键盘电路，显示电路以及复位电路和晶振电路。

软件方面的设计主要包括：LED显示程序设计、数值送显示缓存程序设计、读键子程序设计、运算程序的设计。

课程设计任务：设计一个键盘显示装置，键盘上除了定义0~9共10个数字键外，还要相应的功能健，其它键不定义无响应。

利用此系统可分别输入十进制被加数和加数，实现两个数相加并将结果以十进制形式显示出来。

3.课程设计说明书编写要求（1）设计说明书用A4纸统一规格，论述清晰，字迹端正，应用资料应说明出处。

（2）说明书容应包括（装订次序）：题目、目录、正文、设计总结、参考文献等。

应阐述整个设计容，要重点突出，图文并茂，文字通畅。

（3）报告容应包括方案分析;方案对比;整体设计论述;硬件设计（电路接线，元器件说明，硬件资源分配）;软件设计（软件流程，编程思想，程序注释，）调试结果;收获与体会;附录（设计代码放在附录部分，必须加上合理的注释）（4）学生签名：2015年1月16 日课程设计(论文)评审意见（1）总体方案的选择是否正确；正确（）、较正确（）、基本正确（）（2）程序仿真能满足基本要求；满足（）、较满足（）、基本满足（）（3）设计功能是否完善；完善（）、较完善（）、基本完善（）（4）元器件选择是否合理；合理（）、较合理（）、基本合理（）（5）动手实践能力；强（）、较强（）、一般（）（6）学习态度；好（）、良好（）、一般（）（7）基础知识掌握程度；好（）、良好（）、一般（）（8）回答问题是否正确；正确（）、较正确（）、基本正确（）、不正确（）（9）程序代码是否具有创新性；全部（）、部分（）、无（）（10）书写整洁、条理清楚、格式规；规（）、较规（）、一般（）总评成绩优（）、良（）、中（）、及格（）、不及格（）评阅人：年月日摘要随着社会科技的发展和进步，计算器因其功能强大而早已成为人们日常生活中必不可少的工具，最简单的计算器就能实现简单的加减乘除运算，这让人们免去了复杂的计算过程，大大提高了工作效率。

十进制加减法数字电路课程设计报告

设计名称：设计一个一位十进制加减法器设计内容：1、0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。

2、用一个开关控制加减法器的开关状态。

3、要求在数码显示管上显示结果。

设计目的与要求：1、学习数字逻辑等电路设计方法，熟知加减法器、编码器、译码显示的工作原理及特点；2、培养勤奋认真、分析故障和解决问题的能力。

设计环境或器材、原理与说明：环境：利用多功能虚拟软件Multism8进行电路的制作、调试，并生成文件。

器材：74LS283或者4008， 4个异或门（一片74LS86）（减法）；74LS08，3输入或门（加法）设计原理:图1分析：如图1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。

设计过程（步骤）或程序代码：实验电路：1:减法电路的实现：（1）：原理：如图1所示（如下），该电路功能为计算A-B 。

若n 位二进制原码为N 原，则与它相对应的补码为N 补=2n -N 原，补码与反码的关系式为N 补=N 反+1，A-B=A+B补-2n=A+B反+1-2n(2)：因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。

加法器相加的结果为：A+B反+1，(3)：由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。

当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。

因为设计要求被减数大于或等于减数，所以所得的差值就是A-B差的原码，借位信号为0。

十进制加法计数器课程设计

实验十九计数、译码、显示电路一、实验目的1、掌握中规模集成计数器74LS90的逻辑功能。

2、学习使用74LS48、BCD译码器和共阴极七段显示器。

3、熟悉用示波器测试计数器输出波形的方法。

二、实验原理计数、译码、显示电路是由计数器、译码器和显示器三部分电路组成的，下面分别加以介绍。

1、计数器：计数器是一种中规模集成电路，其种类有很多。

如果按各触发器翻转的次序分类，计数器可分为同步计数器和异步计数器两种；如果按照计数数字的增减可分为加法计数器、减法计数器和可逆计数器三种；如果按计数器进位规律可分为二进制计数器、十进制计数器、可编程N进制计数器等多种产品。

常用计数器均有典型产品，不须自己设计，只要合理选用即可。

本实验选用74LS90二—五进制计数器，其功能如下表所示。

6263（1） R 0(1)和R 0(2)为直接复位端，R 9(1)和R 9(2)为直接置位端，可以预置数字“9”（Q D = Q A = 1，Q B = Q C = 0）。

（2） A 为二分频计数器的输入，Q A 的输出频率为CP A 的1/2。

B 为五进制计数器的输入，把Q A 输出作为五进制计数器B 的输入，即构成8421BCD 码十进制计数器。

2、译码器：这里所说的译码器是将二进制数译成十进制数的器件。

我们选用的74LS48是BCD 码七段译码器兼驱动器。

其外引线排列图和功能表如下所示。

1234567891011121314GNDVCC 74LS48B1615CLTBI/RBORBIDAgabcdef十进制数或功能输入LT RBI D C B A 0123H H H H H X X X L L L L L L L H L L H L L L H H BI/RBO H H H H 输出a b c d e f g H H H H H H L L H H L L L L H H L H H L H H H H H L L H 字型注4567H H H H X X X X L H L L L H L H L H H L L H H H H H H H L H H L L H H H L H H L H H L L H H H H H H H H L L L L H H H X X X H L L L H L L H H L H L H H H H H H H H H H H H H L L H H L L L H H L H L L H H L L H 891011H X H L H H H H H H X X X H H L L H H L H H H H L H H H L H L L L H H H L L H L H H L L L H H H H L L L L L L L 12131415H X H H H H H 1BI RBI LTX H LX XL X X X X X X X XL L L L L L HL L L L L L L L L L L L L L H H H H H H H2 34（1）要求输出数字0～15时，“灭灯输入”（BI ）必须开路或保持高电平。

项目二一位十进制加法计算器的逻辑电路设计与制作

上一页下一页
任务二译码器逻辑电路设计与制作
【实践活动】实践活动】 3.实践仪器与元件实践仪器与元件
万用表、电烙铁、七段显示译码器一片，万用表、电烙铁、七段显示译码器74LS48一片，按钮开关一片 4只，LED4数码管个，电阻、电容若干，导线，焊接板数码管1个电阻、电容若干，导线，只数码管或面包板），），焊锡丝（或面包板），焊锡丝
上一页下一页
任务二译码器逻辑电路设计与制作
【知识链接1：译码器的基本知识】知识链接：译码器的基本知识】
2.三线八线译码器三线-八线译码器三线功能是将3位并行输入的二进制代码根据译码要求，选择8 位并行输入的二进制代码，功能是将位并行输入的二进制代码，根据译码要求，选择个输出中的一个输出译码信息。典型的三线-八线译码器是个输出中的一个输出译码信息。典型的三线八线译码器是 74LS138. 74LS138有3个地址输入端、B、C，它们共有8种状态的组有个地址输入端A、、，它们共有种状态的组个地址输入端合，即可译出8个输出信号 0~Y7。即可译出个输出信号Y 个输出信号 74LS138的引脚排列见图2-6，功能表见表2-4。的引脚排列见图，功能表见表。的引脚排列见可用两片3~8线译码器线译码器74LS138构成构成4-16线译码器，其具体线译码器，可用两片线译码器构成线译码器连接如图所示所示。连接如图2-7所示。
3.实践活动要求实践活动要求
要求每人用逻辑门设计BCD编码器的控制电路，并在焊接板编码器的控制电路，要求每人用逻辑门设计编码器的控制电路或面包板）上将设计的电路搭建起来，（或面包板）上将设计的电路搭建起来，然后调试并实现所要求的功能。求的功能。

设计一个一位十进制加减法++数字电路课程设计报告

课程设计报告课程：微机系统与接口课程设计学号：姓名：班级：教师：******大学计算机科学与技术学院设计名称：设计一个一位十进制加减法器日期：2010年1月 23日设计内容：1、0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。

2、用一个开关控制加减法器的开关状态。

3、要求在数码显示管上显示结果。

设计环境或器材、原理与说明：环境：利用多功能虚拟软件Multism8进行电路的制作、调试，并生成文件。

器材：74LS283或者4008， 4个异或门（一片74LS86）（减法）；74LS08，3输入或门（加法）设计原理:图1二进制加减运算原理框图分析：如图1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。

设计过程（步骤）或程序代码：实验电路：1:减法电路的实现：（1）：原理：如图1所示（如下），该电路功能为计算A-B。

若n位二进制原码为N原，则与它相对应的补码为N补=2n-N原，补码与反码的关系式为N补=N反+1，A-B=A+B补-2n=A+B反+1-2n(2)：因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。

加法器相加的结果为：A+B反+1，(3)：由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。

当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。

项目二一位十进制加法计算器的逻辑电路设计及制作

根据以上逻辑表达式可以绘制出8421BCD码编码器的逻辑电路，如图2-3所示。返回上一页
任务二译码器逻辑电路设计与制作

【技能目标】能设计并使用译码器。

【知识目标】（1）掌握编码技术。（2）掌握集成LED译码器的使用方法。
下一页
任务二译码器逻辑电路设计与制作
【实践活动】 1.实践活动任务描述
【实践活动】 5.活动提示

（1）LED正、负板间加正向电压时导通，一般电压大于2V 时发光，不加电压或加反向电压时不导通，LED不亮，应与 LED串联一100~1000 Ω的电阻保护LED不致因过流而损坏。（2）10个按钮开关代表0~9这10个十进制数，输出4个信号控制4个LED的显示。（3）此设计为组合逻辑，用集成逻辑门实现，设计方法可见后面的知识链接。

【技能目标】能设计并制作BCD码编码器。【知识目标】掌握编码技术。【实践活动】 1.实践活动内容
BCD编码器实验。
下一页
任务一 BCD编码器的逻辑电路设计与制作
【实践活动】 2.实践活动任务描述

在电路输入端按下代表0~9的任何一个按钮开关，在输出端， LED就会显示与该十进制数对应的二进制数值。任何时刻只允许输入一个有效信号。
上一页
下一页
任务三一位十进制加法器的逻辑电路设计与制作
【知识链接2：数据选择器、数据分配器及数值比较器】

3.数值比较器数据比较器是用来判断输入数据大小的逻辑器件，数值比较器可以按位数分为一位数值比较器和多位数值比较器，首先简要介绍一位数值比较器的功能和特点。其真值表如表2-11所示。由真值表可以得到下列逻辑表达式： Li Ai Bi

十进制数加减计算器的设计

十进制数加减计算器的设计在计算机科学中，十进制数加减计算器是一种用于执行加法和减法运算的算术设备或程序。

普通的十进制计算器是我们日常生活中经常使用的工具，它们用于执行各种计算任务，例如做家庭预算、计算商品价格、统计和分析数据等。

一个十进制数加减计算器的设计需要考虑以下几个方面：界面设计、输入和输出处理、运算逻辑和错误处理。

下面将分别对这些方面进行详细阐述。

其次，输入和输出处理是一个重要的设计考虑因素。

计算器应该能够接受用户输入的数字，并将计算结果以可读性良好的方式输出给用户。

输入可以通过按键、虚拟键盘、语音识别等方式完成。

输出可以以图形界面、文本显示或语音输出的形式实现。

对于输入错误或超出了计算能力范围的操作，计算器应给出明确的错误提示，以帮助用户进行修正。

接下来是运算逻辑的设计。

十进制数的加减运算是基本的算术运算，它要求对两个数字进行对齐，并按位相加（减）。

设计一个高效的运算逻辑需要考虑以下几个方面：处理进位（或退位）、对齐和补位、处理小数部分、实现数字运算的正确性和一致性等。

计算器应能够正确地处理各种情况，例如负数加减、小数加减、连续多位数加减等。

最后是错误处理的设计。

计算器应该能够检测和处理用户输入中的各种错误，例如无效数字、超出范围、除以零等。

错误处理可以通过在界面上显示错误消息、发出声音提示或弹出对话框来完成。

此外，为确保计算器的稳定性和安全性，还需要进行输入验证和运行时错误处理，以防止恶意输入和运行时错误导致计算器崩溃或伤害用户的设备。

总结起来，设计一个十进制数加减计算器需要综合考虑界面设计、输入和输出处理、运算逻辑和错误处理等方面。

一个好的十进制数加减计算器应该具有易于使用和直观的界面，能够接受各种形式的用户输入，并能够对输入进行验证和处理。

它应能够正确地执行加法和减法运算，同时能够检测和处理各种错误情况。

通过合理的设计和实现，一个易用、高效和可靠的十进制数加减计算器将成为用户的得力助手，为用户提供准确和方便的计算服务。

十进制加法计数器

十进制加法器设计1课程设计的任务与要求课程设计的任务1、综合应用数字电路知识设计一个十进制加法器。

了解各种元器件的原理及其应用。

2、了解十进制加法器的工作原理。

3、掌握multisim 软件的操作并对设计进行仿真。

4、锻炼自己的动手能力和实际解决问题的能力。

5、通过本设计熟悉中规模集成电路进行时序电路和组合电路设计的方法，掌握十进制加法器的设计方法。

课程设计的要求1、设计一个十进制并运行加法运算的电路。

2、0-9十个字符用于数据输入。

3、要求在数码显示管上显示结果。

2十进制加法器设计方案制定加法电路设计原理图1加法运算原理框图如图1所示第一步置入两个四位二进制数。

例如（1001）2,（0011）2和（0101）2，（1000），同时在两个七段译码显示器上显示出对应的十进制数9，3和5，8。

2第二步将置入的数运用加法电路进行加法运算。

第三步前面所得结果通过另外两个七段译码器显示。

即：加法运算方式，则（1000）2+（0110）2=（1110）2 十进制8+6=14 并在七段译码显示出14。

运算方案通过开关S1——S8接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U8和U9分别显示所置入的两个数。

数A直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。

四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S5——S8，通过开关S5——S8控制数B的输入,通过加法器74LS283完成两个数A和B的相加。

由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）2时加上3（0011）2，产生的进位信号送入译码器U10来显示结果的十位，U11显示结果的个位。

3十进制加法器电路设计加法电路的实现用两片4位全加器74LS283和门电路设计一位8421BCD码加法器。

汇编语言十进制加减法计算器课程设计

十进制加减法计算器单片机设计一、设计目的通过课程设计使学生更进一步掌握单片机原理与应用课程的有关知识，提高用汇编语言编程的能力，并将所学的内容加以综合。

通过查阅资料，了解所学知识的应用情况。

二、课程设计要求设计十进制加减法计算器。

要求能(不同时)显示3位输入和4位输出。

要求程序实现功能（1）十进制加减法计算：输入范围为（1～999），该程序输入两个定点数，每个3位，输出4位；A为加，B为减，C为等于，输出为四位计算结果。

数据输入采用规范化输入，即必须输入3个数才算完成一个运算数的输入，两个运算数之间输入运算符A或者B，输入完成按C显示计算结果。

（2）计算器复位功能：DEL均为清零重启，任何时候按下DEL中一个将重新开始。

三、硬件设计现实生活中人们熟知的计算器，其功能主要如下：（1）键盘输入；（2）数值显示；（3）加、减运算（此次只要求加减）；(4)对错误的控制及提示。

此次计算器设计的最终结果是使其工作流程为：开机不显示，等待键入数值，键入三个数字，通过LCD显示出来，当键入+、-运算符，计算器在内部执行数值转换和存储，并等待再次键入数值，当再键入三个数字将显示键入的数值，按等号就会在LCD上输出运算结果。

同时考虑到操作中可能出现的错误时，计算器会进行自动控制。

根据设计要求，选用8098 单片机为主控机。

通过扩展必要的外围接口电路，实现对计算器的设计。

此次设计的系统模块图如下，单片机输入模块运算模块显示模块具体设计考虑如下:1、单片机工作时电源引脚外接电源，工作电压为5V，同时本次设计通过内部振荡器和时钟发生器产生时钟信号。

2、8098单片机可寻址的存储器空间为64K空间，其内部仅带有只能用作寄存器的256个字节容量的RAM，所以在此设计过程中，需要外接存储器芯片，我们选用容量足够大的62128存储器芯片。

3、本次设计的接口电路采用8255可编程并行I/O芯片，8255A具有通常意义的接口所需要的基本功能，有着很强的适应性，此次设计中它起的作用是将显示器和键盘与单片机连接，通过向其控制寄存器送入控制字，以规定8255的工作方式和实现确定的功能，如本次设计的电路图，8255的A口、C口均工作于输出方式，而B口工作于输入方式。

十进制加减法数字电路课程设计报告

十进制加减法数字电路课程设计报告Company Document number：WTUT-WT88Y-W8BBGB-BWYTT-19998设计名称：设计一个一位十进制加减法器设计内容：1、0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。

2、用一个开关控制加减法器的开关状态。

3、要求在数码显示管上显示结果。

设计环境或器材、原理与说明：环境：利用多功能虚拟软件Multism8进行电路的制作、调试，并生成文件。

设计过程（步骤）或程序代码：实验电路：1:减法电路的实现：（1）：原理：如图1所示（如下），该电路功能为计算A-B。

若n位二进制原码为N原，则与它相对应的补码为N补=2n-N原，补码与反码的关系式为N 补=N反+1，A-B=A+B补-2n=A+B反+1-2n(2)：因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。

加法器相加的结果为：A+B反+1，(3)：由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。

当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。

十进制加法计数器

十进制加法器设计1课程设计的任务与要求课程设计的任务1、综合应用数字电路知识设计一个十进制加法器。

了解各种元器件的原理及其应用。

2、了解十进制加法器的工作原理。

3、掌握multisim 软件的操作并对设计进行仿真。

4、锻炼自己的动手能力和实际解决问题的能力。

5、通过本设计熟悉中规模集成电路进行时序电路和组合电路设计的方法，掌握十进制加法器的设计方法。

课程设计的要求1、设计一个十进制并运行加法运算的电路。

2、0-9十个字符用于数据输入。

3、要求在数码显示管上显示结果。

2十进制加法器设计方案制定加法电路设计原理图1加法运算原理框图如图1所示第一步置入两个四位二进制数。

例如（1001）2,（0011）2和（0101）2，（1000），同时在两个七段译码显示器上显示出对应的十进制数9，3和5，8。

2第二步将置入的数运用加法电路进行加法运算。

第三步前面所得结果通过另外两个七段译码器显示。

即：加法运算方式，则（1000）2+（0110）2=（1110）2 十进制8+6=14 并在七段译码显示出14。

运算方案通过开关S1——S8接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U8和U9分别显示所置入的两个数。

数A直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。

3十进制加法器电路设计加法电路的实现用两片4位全加器74LS283和门电路设计一位8421BCD码加法器。

项目二一位十进制加法计算器的逻辑电路设计讲义与制作

项目二一位十进制加法计算器的逻辑电路设计与制作共100页文档

项目2一位加法计算器的设计与制作

一位十进制BCD码加法器设计

课程设计-十进制加法计算器设计

十进制加减法数字电路课程设计报告

十进制加法计数器课程设计

项目二一位十进制加法计算器的逻辑电路设计与制作

设计一个一位十进制加减法++数字电路课程设计报告

项目二一位十进制加法计算器的逻辑电路设计及制作

十进制数加减计算器的设计

十进制加法计数器

汇编语言 十进制加减法计算器课程设计

十进制加减法数字电路课程设计报告

十进制加法计数器

汇编语言十进制加减法计算器课程设计