第6章 总线接口
单片机原理及应用第6章80C51单片机的串行口
单片机原理及应用第6章80C51单片机的串行口80C51单片机是一种基于哈佛架构的8位单片机,具有强大的串行口功能。
串行口是一种通信接口,可以通过单根线传输数据。
本章将介绍80C51单片机的串行口原理及其应用。
一、80C51单片机的串行口原理80C51单片机的串行口包含两个寄存器,分别是SBUF(串行缓冲器)和SCON(串行控制寄存器)。
SBUF寄存器用来存储待发送或接收到的数据,SCON寄存器用来配置和控制串行口的工作模式。
80C51单片机的串行口有两种工作模式:串行异步通信模式和串行同步通信模式。
1.串行异步通信模式串行异步通信是指通信双方的时钟频率不同步,通信的数据按照字符为单位进行传输,字符之间有起始位、数据位、校验位和停止位组成。
80C51单片机的串行口支持标准的RS-232通信协议和非标准通信协议。
在串行异步通信模式下,SCON寄存器需要配置为相应的工作模式。
首先,需要选择串行口的工作模式。
80C51单片机支持第9位,即扩展模式,可以用来检测通信错误。
其次,需要设置波特率。
波特率是指数据每秒传输的位数,用波特率发生器(Baud Rate Generator,BRGR)来控制。
然后,需要设置起始位、数据位和停止位的配置,包括数据长度(5位、6位、7位或8位)、停止位的个数(1位或2位)。
在发送数据时,将待发送的数据通过MOV指令传送到SBUF寄存器,单片机会自动将数据发送出去。
在接收数据时,需要检测RI(接收中断)标志位,如果RI为1,表示接收到数据,可以通过MOV指令将接收到的数据读取到用户定义的变量中。
2.串行同步通信模式串行同步通信是指通信双方的时钟频率同步,在数据传输时需要时钟信号同步。
80C51单片机的串行同步通信支持SPI(串行外设接口)和I2C(串行总线接口)两种协议。
在串行同步通信模式下,SCON寄存器需要配置为相应的工作模式。
首先,需要选择串行口的工作模式。
80C51单片机支持主从模式,可以作为主设备发送数据,也可以作为从设备接收数据。
chap6微机原理与接口技术第六章——I、O接口和总线
第六章I/O接口和总线本章介绍1.I/O接口I/O接口的功能简单的输入输出接口芯片I/O端口及其寻址方式CPU与外设间的数据传送方式 PC机的I/O地址分配2.总线IBM PC总线AT总线或ISA总线6-1、I/O接口一.I/O接口的功能1.采用I/O接口的必要性计算机和外设之间的信息交换带来一些问题:速度不匹配信号电平不匹配信号格式不匹配时序不匹配因此I/O设备不能直接与CPU的系统总线相连,必须在CPU与外设之间设置专门的接口电路来解决这些问题。
可编程输入输出接口芯片随着大规模集成电路技术的发展,出现了许多通用的可编程接口芯片,可用它们来方便地构成接口电路。
后面几章将介绍常见的可编程I/O接口芯片的原理、编程方法及与CPU的连接方法。
可编程中断控制器8259A可编程计数器/定时器8253可编程外围接口芯片8255A串行通信和可编程接口芯片8253AA/D和D/A转换芯片。
本章介绍最常用的简单I/O接口芯片,主要有缓冲器(Buffer)和锁存器(Latch)。
二、简单的输入输出接口芯片1.缓冲器74LS244和74LS245连接在总线上的缓冲器都具有三态输出能力。
在CPU或I/O接口电路需要输入输出数据时,在它的使能控制端EN(或G)作用一个低电平脉冲,使它的内部的各缓冲单元接通,即处在输出0或1的透明状态。
数据被送上总线。
当使能脉冲撤除后,它处于高阻态。
这时,各缓冲单元像一个断开的开关,等于将它所连接的电路从总线脱开。
74LS244和74LS245就是最常用的数据缓冲器。
除缓冲作用外,它们还能提高总线的驱动能力。
8个三态缓冲单元,分成两组,分别由门控信号为低电平时,数据传送;高电平时,输出高阻态。
单向缓冲器,只能从端。
OE 2.锁存器74LS3731. I/O端口1.数据端口(Data Port)用来存放CPU与外设之间交换的数据,长度一般为1-2个字节,主要起缓冲作用。
2.状态端口(Status Port)用来指示外设的当前状态。
计算机组成原理第六章课件白中英版
66MHz的Pentium,基本非流水线总线周期
64÷2×66×106 bps=264 MB/S
66MHz的Pentium,2-1-1-1猝发读周期
32÷5×66×106 B/S=422.4 MB/S
【例1】(1)某总线在一个总线周期中并行传送4个字 节的数据,假设一个总线周期等于一个总线时钟周期, 总线时钟频率为33MHz,则总线带宽是多少?
STROBE*(选通)信号
•输出低有效,才能使打印机接收数据
ACK*(响应)信号
•打印机接收数据结束回送负脉冲响应信号
BUSY(忙状态)信号
•打印机忙于处理接收到的数据,不能接收新的数据
6.3.3 总线数据传送模式
读数据传送:数据由从设备到主设备 写数据传送:数据由主设备到从设备 猝发传送(数据块传送)
演示
每个数据位都需要单独一条传输线。二进制数 “0”或“1”在不同的线上同时进行传送
串行通信
串行通信:将数据分解成二进制位用一条信号 线,一位一位顺序传送的方式
串行通信的优势:用于通信的线路少,因而在 远距离通信时可以极大地降低成本
通信协议(通信规程):收发双方共同遵守
解决传送速率、信息格式、位同步、字符同步、 数据校验等问题
发送8位数据:59H=01011001B,偶校验、两个停止位
6.3.1 总线的仲裁
主设备(Master):控制总线完成数据传输 从设备(Slave):被动实现数据交换 总线仲裁:决定当前控制总线的主设备
•集中仲裁:中央仲裁器负责 •分布仲裁:比较各个主设备仲裁号决定
某一时刻,只能有一个主设备控制总线, 其它设备此时可以作为从设备
第六章 总线系统
数据线 地址线
BG0 BR0
设备接口0 排队器
设备接口1
25
§ 6.4 总线的时序
◆ 总线的定时
同步定时: 总线操作的各个过程由共用的总线时钟信号控制 适合速度相当的器件互连总线,否则需要准备好信号让快 速器件等待慢速器件 微处理器控制的总线时序采用同步时序 异步定时: 总线操作需要握手联络(应答)信号控制 数据传输的开始伴随有启动(选通或读写)信号 数据传输的结束有一个确认信号,进行应答 不需要统一的公共时钟信号,总线周期的长度可变。允许 快速和慢速的功能模块都能连接到同一总线上。
BS -总线忙 这种方式增加了设备地址线, BR-总线请求 数据线 但可以通过改变计数器的初值 来灵活地改变优先次序。 地址线
1 0
计数器
总 线 控 制 部 件
设备地址
BS BR
设备接口0
计算机组成原理
设备接口1
叶晓霞
…
设备接口n
24
③独立请求方式
总 线 控 制 部 件
BG-总线同意 BR-总线请求 优点:响应时间快, 对优先次序的控制灵活 BGn 缺点:线数多。 BRn BG1 当代总线标准普遍 BR1 采用独立请求方式
总线是构成计算机系统的互连机构,是多个系统功能 部件之间进行数据传送的公共通路。 其中系统总线构成包括:数据总线、地址
总线和控制总线。数据总线用来传送数据, 是双向的;地址总线用来传送主存与外设 一、总线的分类 的地址信息,是单向的;控制总线用来指 明数据传送的方向(存储器读/写、外设 单处理器系统中可分为内部总线、系统总线和 I/0总线。 读/写)、中断控制和定时控制等,控制 总线中的每一根是单向的。
计算机组成原理
叶晓霞
6总线
计算机组成原理
Pentium机总线介绍
大多数计算机采用了分层次的多总线结构。在这种 结构中,速度差异大的设备使用不同速度的总线。 Pentium 计算机主板是一个三层次的多总线结构, 即有CPU总线、PCI总线和ISA总线。
• CPU总线:也称CPU-存储器总线,它是一个64位数据线和 36位地址线的同步总线。总线时钟频率为66MHZ、100MHZ 等,CPU内部时钟是此时钟频率的倍频。可以把CPU总线看 成是CPU引脚信号的延伸。
计算机组成原理
半互锁
全互锁
6.3 总线标准
总线标准:就是系统与各模块、模块与模块之间的一个互连 的标准界面。 • 为了有利于保证总线性能充分发挥、兼容性等,通常需要总 线标准化。 • 符合某种标准的总线称为标准总线。通常具有物理、电气、 功能和时间等特性。
(1)物理特性:指总线的物理连接方式。 总线条数、连线插头、插座形状、引脚排列方式和次序等。 (2)功能特性:总线中每一条线的功能。 (3)电气特性:每条线上的信号传送方向、有效电平范围。 (4)时间特性:每条线上的信号在什么时间上有效。 无论多复杂的总线和接口都需从以上4个方面分析才能正确使用。
第6章 要求:
总线(3学时)
(一) 总线概述 1. 总线的基本概念 2. 总线的分类 3. 总线的组成及性能指标 (二) 总线仲裁 1. 集中仲裁方式 2. 分布仲裁方式 (三) 总线操作和定时 1. 同步定时方式 2. 异步定时方式 (四) 总线标准
计算机组成原理
6.1 总线概述
6.1.1 总线的基本概念
计算机组成原理
总线操作和定时
2. 定时 是指事件出现在总线上的时间关系。总线常用的定时协议有 同步定时方式和异步定时方式 (1) 同步定时方式 • 要求所有的模块由统一的时钟脉冲进行操作的控制,各模块 的所有动作均在时钟周期的开始产生,并且多数动作在一个 时钟周期内完成。 (2) 异步定时方式 • 是一种应答方式或者互锁机制的定时方式。对于异步操作, 操作的发生由主设备或从设备的的特定信号来确定。总线上 一个事件的发生取决于前一个事件的发生,双方互相提供联 络信号。
06_IO接口与总线技术
1. DMA控制器(DMAC)的基本功能
DMAC是控制存储器和外部设备之间直接高速地传
送数据的硬件电路,它应能取代CPU,用硬件完成
各项功能。具体地是应具有如下功能:
(1)能接收外设的请求,向CPU发出DMA请求信号。 (2)当CPU发出DMA响应信号之后,接管对总线的 控制,进入DMA方式。
(3)能寻址存储器,即能输出地址信息和修改地址。
6.1.1 I/O接口的典型结构
I/O接口电路
数据总线DB CPU 地址总线AB 控制总线CB 数据寄存器 状态寄存器 控制寄存器 数据 外设 状态 控制
6.1.2 I/O接口功能
• 对输入输出数据进行缓冲和锁存
•
•
实现信号形式和数据类型的转换
缓解外设与CPU工作速度的差异
•
实现I/O端口的寻址
6.1 I/O接口
一般情况下,存储器可以与总线直接相连,而外 设需要通过接口与CPU总线相连,原因: 存储器 功能单一;传输方式单一; 操作方式单一 制造工艺与CPU相似,速度与CPU匹配 外设 种类繁多; 信号种类不一;信号带宽不同;工作速度不同 同一时刻CPU通常只和一个外设交换信息
查询传送方式
状态
CPU
接
口
数据
外
设
控制
图7-3查询工作方式示意图
查询传送的两个环节
⑴查询环节 • 寻址状态口 • 读取状态寄存器的标志位 • 若不就绪就继续查询,直至就绪
输入状态
N
就绪?
Y
⑵传送环节 数据交换 • 寻址数据口 • 是输入,通过输入指令从数据端口读入数据 • 是输出,通过输出指令向数据端口输出数据
FRESH TRDY IRDY STOP DEVSEL
第六章输入输出接口基础(CPU与外设之间的数据传输)
§6.1 接口的基本概念
3、什么是微机接口技术?
处理微机系统与外设间联系的技术 注意其软硬结合的特点 根据应用系统的需要,使用和构造相应的接 口电路,编制配套的接口程序,支持和连接 有关的设备
§6.1 接口的基本概念
4、接口的功能
⑴对I/O端口进行寻址,对送来的片选信号进行 识别;
(2)根据读/写信号决定当前进行的是输入操作还 是输出操作,对输入输出数据进行缓冲和锁存 输出接口有锁存环节;输入接口有缓冲环节 实际的电路常见: 输出锁存缓冲环节、输入锁存缓冲环节
对接口内部寄存器的寻址。
P279
§6.2 CPU与外设之间数据的传送方式
CPU与外设之间传输数据的控制方式通常有 三种: 程序方式:
• 无条件传送方式和有条件传送方式
中断方式 DMA方式
§6.2 CPU与外设之间数据的传送方式
一、程序方式 指用输入/输出指令,来控制信息传输
的方式,是一种软件控制方式,根据程序控 制的方法不同,又可以分为无条件传送方式 和条件传送方式。
输入数据寄存器:保存外设给CPU的数据 输出数据寄存器:保存CPU给外设的数据
⑵ 状态寄存器
保存外设或接口电路的状态
⑶ 控制寄存器
保存CPU给外设或接口电路的命令
§6.1 接口的基本概念
接口电路的外部特性 主要体现在引脚上,分成两侧信号 面向CPU一侧的信号:
用于与CPU连接 主要是数据、地址和控制信号
程序不易阅读(不易分 清访存和访问外设)
00000
I/O 部分
§6.1 接口的基本概念
独立编址方式
FFFFF
优点:
I/O端口的地址空间独立
内存 空间
控制和地址译码电路相对简单 FFFF I/O
计算机组成原理第6版(白中英)第6章总线系统
2. 系统总线的标准化
PC中,系统总线布设在主板上。
为什么主板能支持很多厂家的显卡……? 原因是,系统总线是按标准制作的。
总线标准规定总线的物理特性、功能特性、电气特性 和时间特性。
微机中的标准总线:ISA总线 (16位,8MB/s)、 EISA (32 位 , 33.3MB/s) 总 线 、 VESA 总 线 (32 位 , 132MB/s) 、 PCI总线(64位,100MB/s) PCI-Express 1.0总线(250MB/s) 。
15
6.1.5 总线结构实例
南北桥芯片将CPU总线、PCI总 线、ISA总线连成整体。桥芯片 起到了信号速度缓冲、电平转换、
控制协议的转换作用。
16
CPU总线
• 也称CPU-存储器总线,它是一个64位数据线和32
位地址线的同步总线。
PCI总线
• 用于连接高速的I/O设备模块,如图形显示卡适配
7
总线的主要参数
1.总线的带宽 (MB/s)
• 一定时间内总线上可传送的数据量
2.总线的位宽
• 总线能同时传送的数据位数。
即我们常说的32位、64位等总线宽度的概念。
3.总线的工作时钟频率 (MHz)
• 总线的时钟频率
f
1 T
1 时钟周期
8
总线带宽
总线传输数据的速度。单位:MB/s
[例6.1]:(1)某总线在一个总线周期中并行传送4个字节的数据,假 设一个总线周期等于一个总线时钟周期,总线时钟频率为33MHz,则 总线带宽是多少? (2)如果一个总线周期中并行传送64位数据,总线 时钟频率升为66MHz,则总线带宽是多少?
4
1. 总线的特性(续) 电气特性
单片机原理及接口技术A第6章
第6章 高性能单片机C8051F040
在大多数应用中,该引脚应直接连接 VDD VREF VREFD VREF0 VREF2 AIN0.0 AIN0.1 AIN0.2 AIN0.3 HVCAP HVREF HVAIN+ HVAINCANTX CANRX DAC0 DAC1 12 15 16 17 18 19 20 21 22 23 24 25 7 6 100 99 模拟 I/O 模拟输入 模拟输入 模拟输入 模拟输入 模拟输入 模拟输入 模拟输入 模拟 I/O 模拟输入 模拟输入 模拟输入 数字输出 数字输入 模拟输出 模拟输出 带隙电压基准输出 DAC 的电压基准输入 ADC0 的电压基准输入 ADC2 的电压基准输入 ADC0 输入通道 0(详见 ADC0 说明) ADC0 输入通道 1(详见 ADC0 说明) ADC0 输入通道 2(详见 ADC0 说明) ADC0 输入通道 3(详见 ADC0 说明) 高压差分放大器电容 高压差分放大器基准 高压差分放大器正信号输入 高压差分放大器负信号输入 控制器局域网发送输出 控制器局域网接收输入 数/模转换器 0 的电压输出 数/模转换器 1 的电压输出
第6章 高性能单片机C8051F040
P5.1/A9 P5.2/A10 P5.3/A11 P5.4/A12 P5.5/A13 P5.6/A14 P5.7/A15 87 86 85 84 83 82 81 数字 I/O 数字 I/O 数字 I/O 数字 I/O 数字 I/O 数字 I/O 数字 I/O P5.1 详见输入/输出端口部分 P5.2 详见输入/输出端口部分 P5.3 详见输入/输出端口部分 P5.4 详见输入/输出端口部分 P5.5 详见输入/输出端口部分 P5.6 详见输入/输出端口部分 P5.7 详见输入/输出端口部分 外部存储器地址总线位 8(复用方式)。外部存储 P6.0/A8m/A0 80 数字 I/O 器地址总线位 0(非复用方式)。P6.0 详见输入/输出 端口部分 P6.1/A9m/A1 P6.2/A10m/A2 P6.3/A11m/A3 P6.4/A12m/A4 P6.5/A13m/A5 P6.6/A14m/A6 P6.7/A15m/A7 79 78 77 76 75 74 73 数字 I/O 数字 I/O 数字 I/O 数字 I/O 数字 I/O 数字 I/O 数字 I/O P6.1 详见输入/输出端口部分 P6.2 详见输入/输出端口部分 P6.3 详见输入/输出端口部分 P6.4 详见输入/输出端口部分 P6.5 详见输入/输出端口部分 P6.6 详见输入/输出端口部分 P6.7 详见输入/输出端口部分
第六章 总线系统
总线结构——基本概念
CPU-CACHE 模块 存储器 模块 I/O 适配器 总线 控制器
数据传送总线(数据线、地址线、控制线)
仲裁总线
中断和同步总线 公用线
2016年11月14日1时24分 22
系统总线——总线接口
• 信息的传送方式 – 串行传送 在串行传送时,按顺序来传送表
示一个数码的所有二进制位(bit)的脉冲信号, 每次一位,被传送的数据需要在发送部件进行 并--串变换,这称为拆卸,反之称为装配。 – 并行传送 对每个数据位都需要单独一条传 输线。信息有多少二进制位组成,就需要多少 条传输线,从而使得二进制数“0”或“1”在不 同的线上同时进行传送。
2016年11月14日1时24分
41
思考作业
• P235 • 1-20
2016年11月14日1时24分
42
I/O (Input-Output)总线与扩展槽
总线是计算机中的传输数据信号的通道,按并行方式传输信息。
微处理器 存储器 接口电路 外部设备
扩展槽的作用
I/O总线
输入/输出:
数据总线 控制总线 地址总线
主存 外设 256 64K
主存->存储总线-> AB=16->64K 外设->系统总线->AB=8 ->256字节
2016年11月14日1时24分 15
• 指令系统: • CPU访问主存、外设的指令由于总线的结 构不同而不同。 • 例:单总线:主存-外设统一编址 • 所以只有一条指令,如: • MOV A,0000H; A<-主存 • MOV A,FFE0H;A<-外设
2016年11月14日1时24分 31
系统总线——总线的仲裁、定时和数据传送模式
第六章_IO接口和总线讲解
中断服务程序
启动外设
外设准备好 输入设备Ready=1 中断请求 输出设备 Busy=0
中断响应
中断请求 外设又一次准备好
中断响应
数据IN/OUT IRET
18
2019/8/3
4. DMA方式
第6章 I/O接口和总线
(1)DMA方式的提出----为什么要用DMA方式传送数据?
查询方式:查询时占用CPU时间。 中断方式:比查询方式传送效率高,但执行中断服务程序,
输入时,外设数据已送到三态缓冲器。 输出时,CPU的输出信息已送到输出锁存器输入端。
14
2019/8/3
2.查询方式
第6章 I/O接口和总线
无条件传送的局限性:对于那些慢速的或总是准备好的 外设是适用的。
所谓查询方式就是微型计算机利用程序不断询问外部设 备的状态,根据它们所处的状态来实现数据的输入和输出。
安排在内存的地址空间中,外设地址 与内存地址统一编址。 优点:不需要专门的输入输出指令,
可用全部的存储器操作指令。 如:mov kou1,bx 缺点:外设占用内存单元,相对减少
了内存容量。
第6章 I/O接口和总线
内存与外设
00000 00001
65
F3
02
00
24
内存
E0
EFFFF
F0000
F0001
查询工作方式1示5 意图
2019/8/3
(1)单一外设查询
CPU先查询外设状 态,而后决定数 据的传送。
第6章 I/O接口和总线
单一外设查询示意图
16
2019/8/3
(2)多个外设查询方式工作
2
多个外设查询方式工作流程
微机原理及接口技术习题答案
微机原理及接⼝技术习题答案第⼀章习题及答案1. 微处理器内部包含哪三⼤部分?解:运算器、控制器和寄存器组。
2. 完成下列数制的转换①10101101B=()D=()H 解:10101101B=173D=ADH 。
②0.11B=()D 解:0.11B=0.75D 。
③211.25=( )B =( )H 解:211.25=11010011.01B=D3.4H 。
④10111.0101B=( )H=( )BCD解:10111.0101B=17.5H=23.3125D=(0010 0011.0011 0001 0010 0101)BCD3. 已知X=+1011010B ,Y =–0011011B ,设机器数为8位,分别写出X 、Y 的原码、反码和补码。
解:4. 已知X 的真值为32,Y 的真值为–19,求[]?Y X =+补解:[]00001101B X Y +=补5. 已知X=51,Y=–86,⽤补码完成下列运算,并判断是否产⽣溢出(设字长为8位)。
① X +Y ② X -Y ③ –X +Y ④ –X -Y 解:10100011B ,因为67C C 0⊕=,所以未产⽣溢出。
676. 若使与门的输出端输出⾼电平,则各输⼊端的状态是什么?解:各输⼊端为⾼电平。
7. 若使与⾮门的输出端输出低电平,则各输⼊端的状态是什么?解:各输⼊端为⾼电平。
8. 如果74LS138译码器的Y 4端输出低电平,则C 、B 、A 三个输⼊端的状态分别是什么?解:C 、B 、A 三个输⼊端的状态分别是‘1’,‘0’,‘0’。
第⼆章习题及答案1. 8086/8088CPU 由哪两⼤功能部分所组成?简述它们的主要功能? 解:8086/8088CPU 由EU 和BIU 两⼤功能部分组成。
执⾏单元EU 主要完成指令的译码和执⾏。
执⾏单元通过EU 控制电路从BIU 中取出指令,经过指令译码形成各种定时控制信号,向EU 内各功能部件发出相应的控制命令,以完成指令所规定的操作。
计算机组成原理 总线系统
单机系统的总线结构: 1. 单总线结构
2. 多总线结构
1.单总线结构 使用单一的系统总线连接CPU、主存和I/O设备
系统总线
CPU
主存
设备 适配器
设备 适配器
此时要求连接到总线上的逻辑部件必须高速运行,以便在 某些设备需要使用总线时能迅速获得总线控制权;而当不再使 用总线时,能迅速放弃总线控制权
二是和外设的接口,适配器和外设的数据交换可能是并行方式, 也可能是串行方式——适配器分为串行数据接口和并行数据 接口两大类 【例2】 利用串行方式传送字符,每秒钟传送的比特(bit)位数常 称为波特率。假设数据传送速率是120个字符/秒,每一个字 符格式规定包含10个bit(起始位、停止位、8个数据位),问传 送的波特率是多少?每个bit占用的时间是多少? 【解】: 波特率为:10位×120/秒=1200波特 每个bit占用的时间Td是波特率的倒数: Td=1/1200=0.833ms
(4).转换--接口可以完成任何要求的数据转换,如并-串转换或 串-并转换
(5).整理--接口可以完成一些特别的功能,如在需要时可修改字 计数器或当前内存地址寄存器 (6).程序中断--每当外围设备向CPU请求某种动作时,接口即发生 一个中断请求信号到CPU
5. 适配器的两面性——必有的两个接口: 一是和系统总线的接口,CPU和I/O接口模块的数据交换一定 是并行方式
2. pentium计算机主板的总线结构——三层次多总线 (1) CPU总线:也称CPU-存储器总线 ——64位数据线和32位地址线的同步总线 总线时钟频率为66.6MHz(或60MHz) 主存扩充容量以内存条形式插入主板有关插座来实现 CPU总线还接有L2级cache 主存控制器和cache控制器芯片管理CPU对主存和cache的存取 CPU是该总线的主控者,但必要时可放弃总线控制权 从传统的观点看,CPU总线可看成是CPU引脚信号的延伸
第6章 总线系统
4
数据观察点及跟踪单元,调试用。这是一个处理数据观察点功能的模块
仪器化跟踪宏单元 跟踪单元的接口单元。所有跟踪单元发出的调试信息都要先送给它,它再 转发给外部跟踪捕获硬件的。 Flash地址重载及断点单元 一个小的查找表,其中存储了配置信息
6.2 系统框图
• •
•
D-Code总线 : D-Code 总线也是一条基于 AHB-Lite 总线协议的 32 位总线,
负责在 0x0000_0000 – 0x1FFF_FFFF 之间的数据访问操作。处
理器的总线接口会把非对齐的数据传送都转换成对齐的数据传 送。连接到 D-Code 总线上的任何设备都只需支持 AHB-Lite 的 对齐访问,不需要支持非对齐访问。
5
6.2 系统框图
• •
•
存储器保护单元:MPU是一个选配的单元,如果有,则它可 以把存储器分成一些 regions,并分别予以保护。例如,它可 以让某些 regions 在用户级下变成只读,从而阻止了一些用户 程序破坏关键数据。 BusMatrix:BusMatrix是CM3内部总线系统的核心。它是一 个AHB互连的网络,通过它可以让数据在不同的总线之间并 行传送(只要两个总线主机不试图访问同一块内存区域)。 BusMatrix还提供了附加的数据传送管理设施,包括一个写缓 冲以及一个按位操作的逻辑。 AHB to APB Bridge:是一个总线桥,用于把若干个APB设备 连接到CM3处理器的私有外设总线上。这些 APB设备常见于 调试组件。CM3还允许芯片厂商把附加的APB设备挂在这条 APB总线上,并通过APB接入其外部私有外设总线。
22
8
• •
6.2 系统框图
第6章 I2C串行总线
(2) 数据帧格式 I2C总线上传送的数据信号,既包括地址信号,又包括真正 的数据信号,都必须是整数字节。 起始信号后必须传送一个从机地址(7bit)+数据传送方向位 (1bit),其中"0"表示主机发、"1"表示主机收。每次数据传送 总是由主机产生的终止信号结束。 若主机希望继续占用总线进行新的数据传送,可以不产生 终止信号,马上再次发出起始信号+地址信号,对另一从机进 行寻址。
请求访问总线的主机发出起始信号后,发送起始字
节(0000 0001),另一个单片机可以用一个比较低 的速率采样SDA线,直到检测到起始字节中的7个 “0”中的一个为止。在检测到SDA线上的高电平后, 单片机就可以用较高的采样速率,以便寻找作为同 步信号使用的第二个起始信号Sr。 在起始信号后的应答时钟脉冲仅仅是为了和总线所 使用的格式一致,并不要求器件在这个脉冲期间作 应答。
(2) 数据帧格式
a、主机向从机发送数据,数据传送方向在整个传送 过程中不变:
注: 有阴影部分表示数据方向主机->从机, 无阴影部分表示数据方向主机<-从机 A: 应答,A: 非应答(高电平) S: 起始信号,P: 终止信号
(2) 数据帧格式
b、主机在第一个字节后立即从从机读数据
c、在传送过程中,当需要改变传送方向时,起始信 号和从机地址都被重复产生一次,但两次读写方向 正好相反。
P1.0 P1.1
I2C器件
SCL
80C51
发送起始信号
SDA BIT P1.0 SCL BIT P1.1 BSTART: SETB SDA ;Make sure data is high SETB SCL ;Set clock high NOP NOP CLR SDA;Down edge occurs on SDA during high clock for START NOP NOP CLR SCL ;Start data transmission RET
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
RS-232C接口接头以D型25引脚的连接座与外界相连,引脚和信号的对应关系:
4、RS-422串行通信接口
RS-422由RS-232发展而来。 (1)主要改进了RS-232通信距离短、速度低的缺 点,RS-422定义了一种平衡通信接口,将传输速率提 高到10Mb/s,允许在一条平衡总线上连接最多10个接 收器;
C:校验位
8位字节中,必有寄数个或偶数个的状态“1”。 说明:
校验位的产生和检查是由串行通信控制器内部自 动产生的;
通信控制器还自动加上停止位,用来指明欲传送 字符的结束;
对接收器,若未能检测到停止位则意味着传送过 程发生了错误;(停止位根据计算机种类选取: 1、1.5或2个位)
2)同步通信方式
RS-232C所用的驱动芯片电压位+-12V。由于传 输线的连接状态及接收端负载阻抗的影响,均会造 成电压的下降,仍不得低于+-5V。
数据信号采用负逻辑: +12v电压经接收端---->判为逻辑“0”;(+3~+15) -12v电压经过接收端---->判为逻辑“1” ;(-3~-15v)
TTL标准与RS-232C标准之间的电平转换电路利用集 成芯片RS232实现:
(8)RS-422需要终 接电阻,要求其组织约等于 传输电缆的特性阻抗;在短距离传输时可不需终接 电阻(在300m以下不需要终接电阻)。终接电阻 接在传输电缆的最远端。
4、RS-485串行总线接口
为扩展应用,EIA在RS-422基础上制定了RS-485 标准--->增加了多点、双向通信能力; (通信距离:几十米至上千米时,广泛采用RS-485收 发器)
5)字符数据发送完成后,接着发送一个奇偶校验 位,进行错误检测。
6)最后,发送至少一个停止位“1”,以区分下一 个字符的起始位“0”。
以上的一串数据称为一帧,一帧数据的各位代 码间的时间间隔时固定的,而相邻两帧的数据其 时间间隔时不固定的。
异步通信时字符时一帧一帧传送,每帧字符的传送 靠起始位来同步,在异步通信的数据传送中,传输 线上允许空字符。
异步通信的检验位只能用于检测错误,无法对 错误进行修正操作,而且对偶数个错误位的产生也 无法检测出来。
同步通信中含有一种所谓的“冗余”字符,能够 具有较高的错误防止率。“冗余”字符的含义:假设 欲传送的数据位当做一被除数,而发送器本身产生 一固定的除数,将前者除以后者所得的余数即为该 “冗余”字符。
(3)RS-485与RS-422的共模输出电压不同; RS-485共模输出电压在-7V~+12V之间; RS-422在-7V~+7V之间; RS-485接收器最小输入阻抗为:12KΩ; RS-422是4KΩ; RS-485满足RS-422的规范,其可在RS-422网络 中应用。(反过来不行)
(4)RS-485与RS-422一样,最大传输速率为 10Mb/s。
1-1)串行数据传送模式
数据通信方式:并行通信和串行通信。 近距离传输时,通常采用并行通信方式;(计 算机内部总线) 远距离传输时,通常采用串行通信方式。 三种通信模式: A:单工模式:数据单一方向传播 B:半双工模式:双向但不能同时传播 C:全双工模式:双向同时传播
2)串行通信方式
串行通信在信息格式的约定上可以分为两种方式: 同步通信和异步通信。 2-1)异步通信方式
当数据位和“冗余”字符位一起传送到接收器时 ,接收器产生和发送器相同的除数,如此即可检查 出数据在传送过程中是否发生了错误。
3、RS-232C串行接口
RS-232C是由美国电子工业协会EIA于1969年 制定并采用的一种串行通信接口标准,目前,已经 发展成为一种国际通用的串行通信接口标准。 (1)RS-232C接口规格
异步传输把每一个字符当做独立的信息来传送, 并按照一固定且预定的时序传送,但在字符之间却 取决于字符与字符的任意时序。
异步通信传送一个完整的字符:包含一个起始位、 待传送的字符、校验位和停止位。
基本处理过程
1)字符传送,按照低地址位优先的顺序,例如: 传送时,从D0到D7逐个传送
。 2)为使接收器能事先知道开始传送,串行通信数 据线在无数据传送时都固定保持在一个状态上,即 :空闲状态。 3)开始传送时,需要发送一个与空向高地址位顺 序逐个发送。
异步通信方式,由于额外添加了起始位、停止位 ,实际的使用率偏低。
同步通信方式不仅在字符的本身之间是同步的, 而且在字符与字符之间的时序也是同步的,即:同 步方式是将许多的字符聚集成一字符块后,在每块 信息之前加上1~2个同步字符,字符块之后再加入 适当的错误检测数据才传送出去。
同步通信时,在传输线上没有字符传输时,要发 送专用的“空闲”字符或同步字符。(同步传输字符 必须连续传输,不允许有间隙)
RS-485收发器:平衡发送、差分接收,即: 在发送端:驱动器将TTL电平信号转换成差分信号输出 ;
在接收端:接收器将差分信号变成TTL电平,具有抑制 共模干扰的能力;
特性:
(1)RS-485电气规定与RS-422类似,都采用平 衡传输方式,都需要在传输线上接终端电阻; (2)RS-485可以采用二线与四线方式,二线制: 可实现真正的多点双向通信; 四线制:与RS-422一样只能实现点对多的通信; (即:只能有一个主设备、其余为从设备,改进的 地方是可连接多达32个设备)
(2)RS-422是一种单机发送、多机接收的单向、 平衡传输规范;
(3)RS-422的数据信号采用差分传输方式(平衡 传输);
(4)RS-422使用一对双绞线进行数据传输;
(5)RS-422采用高输入阻抗并且发送驱动器 具有比RS-232更强的驱动能力,允许在相同传输 线上连接多个接收节点,最多位10个节点(一个主 设备、其余为从设备,从设备之间不能通信,RS422具有点对多的双向通信);
(6)RS-485需要两个终端电阻,接在传输总线的 两端,其阻值要求等于传输电缆的特性阻抗。
在短距离传输时可不需终端电阻(300m以下不需 要终端电阻)
2-2)异步通信必须遵循的规定
A:字符的格式 每个字符传送时,前面必须加一个起始位,后面 加上校验位和1、1.5或2位停止位。 例如:ASCII码传送时,一帧: 前面1个起始位,接着7位ASCII编码、再接着奇 偶校验位、最后一位停止位,共10位。
B:波特率
即数据位的传输速率,用位/秒(bit/s)表示,称 之为波特。 例如:数据传送的速率位120字符/秒,每帧包括 10个数据位,则传送波特率为: 10×120=1200b/s=1200波特 异步通信的波特率的值:150、300、600、 1200、2400、4800、9600、14400、28800 等。(数值成倍数变动,基于基准时序进行二次 方分频的的结果)
《嵌入式系统工程师培训》之
总线接口
1、串行接口基本原理与结构
1)串行通信 串行通信:即数据一位一位地传输而实现的通信。 实际使用时,通过一对导线传送信息,构造全双工
通信模式。在传输中,每一位数据都占据一个固定的 时间长度。 特点:与并行通信相比,串行通信具有传输线少、成 本低的特点,适合于远距离传送。 缺点:速度慢,与并行通信相比慢了至少整数倍(由 通信线路多少决定)
(6)RS-422四线接口由于采用单独的发送和 接收通道,因此不必控制数据方向,各装置之间任 何必需的信号交换均可以按软件方式(握手)或硬 件方式(一对单独的双绞线)实现;
(7)RS-422的最大传输距离位4000英尺( 约1219m
),最大传输速率为10Mb/s。其平衡双绞线的长度 与传输速率成反比,在100kb/s速率以下,才可能 达到最大传输距离。