数字集成电路基本单元与版图PPT课件

合集下载

集成电路版图设计 ppt课件

集成电路版图设计  ppt课件

(b)
图8.3 交叠的定义
表8.5 TSMC_0.35μm CMOS工艺版图各层图形之间最小交叠
表 16.5 T SM C _0.35μ m C M O S 工 艺 版 图 各 层 图 形 之 间 最 小 交 迭
N _ w e ll A c tiv e P o ly P _ l\p lu s_ se le c t/N _ p lu s_ se l ect C o n ta c t M e ta l1 V ia 1 M e ta l2 E le c tro d e V ia 2 M e ta l3
MOS管的可变参数为:栅长(gate_length)、栅宽(gate_width) 和栅指数(gates)。
栅长(gate_length)指栅极下源区和漏区之间的沟道长度,最 小值为2lambda=0.4μm。
栅宽(gate_width)指栅极下有源区(沟道)的宽度,最小栅宽为 3 lambda=0.6μm。
201010233636cmos差动放大器单元电路设计版图的过程vinvinqr1r2vddmn1mn2mps2mcs2mgcsmcf1mcf2msf1msf2outout图716画l型金属线作地线图717画出两只mcs3并将它们的栅漏和源极互连201010233737vinvinqr1r2vddmn1mn2mps2mcs2mgcsmcf1mcf2msf1msf2outout图718画出两只mn1并将它们的栅漏和源极互连cmos差动放大器单元电路设计版图的过程201010233838图719依次画出r1并联的两只msf1和并联的两只mcf1以及偏压等半边电路版图vinvinqr1r2vddmn1mn2mps2mcs2mgcsmcf1mcf2msf1msf2outoutcmos差动放大器单元电路设计版图的过程201010233939cmos差动放大器单元电路设计版图的过程vinvinqr1r2vddmn1mn2mps2mcs2mgcsmcf1mcf2msf1msf2outout图720通过对图819中半边版图对x轴作镜像复制形成的完整版图201010234040在正式用cadence画版图之前一定要先构思也就是要仔细想一想每个管子打算怎样安排管子之间怎样连接最后的电源线地线怎样走

常用基本数字集成电路-图文

常用基本数字集成电路-图文

常用基本数字集成电路-图文1常用基本数字集成电路概述数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。

根据数字集成电路中包含的门电路或元、器件数量,可将数字集成电路分为小规模集成(SSI)电路、中规模集成MSI电路、大规模集成(LSI)电路、超大规模集成VLSI电路和特大规模集成(ULSI)电路。

小规模集成电路包含的门电路在10个以内,或元器件数不超过100个;中规模集成电路包含的门电路在10~100个之间,或元器件数在100~1000个之间;大规模集成电路包含的门电路在100个以上,或元器件数在10~10个之间;超大规模集成电路包含的门电路在1万个以上,或元器件数在10~10之间;特大规模集成电路的元器件数在10~10之间。

2门电路构成的多谐振荡器的基本原理非门作为一个开关倒相器件,可用以构成各种脉冲波形的产生电路。

电路的基本工作原理是利用电容器的充放电,当输入电压达到与非门的阈值电压VT时,门的输出状态即发生变化。

因此,电路输出的脉冲波形参数直接取决于电路中阻容元件的数值。

2.1不对称多谐振荡器非对称型多谐振荡器的输出波形是不对称的,当用TTL与非门组成时,输出脉冲宽度tw1=RC,tw2=1.2RC,T=2.2RC调节R和C值,可改变输出信号的振荡频率,通常用改变C实现输出频率的粗调,改变电位器R实现输出频率的细调。

2.1.2对称型多谐振荡器电路完全对称,电容器的充放电时间常数相同,故输出为对称的方波。

改变R和C的值,可以改变输出振荡频率。

非门3用于输出波形整形。

一般取R≤1KΩ,当R1=R2=1KΩ,C1=C2=100pf~100μf时,f可在几Hz~MHz变化。

脉冲宽度tw1=tw2=0.7RC,T=1.4RC.2.1.3门电路多谐振荡器仿真图3非门内部电路图4不对称多谐振荡器2图5对称多谐振器3555定时器构成的多谐振荡器3.1555定时器(1)基本原理及其组成由电阻分压器、电压比较器、基本RS触发器、输出缓冲反相器、集电极开路输出三极管组成。

第八章 数字集成电路基本单元及版图(续)

第八章 数字集成电路基本单元及版图(续)

漏极开路输出单元
如果希望系统支持多个集成电路的正常逻辑 输出同时到总线以实现某种操作,就必须对集成 电路的输出单元进行特殊的设计以支持“线逻 辑”。同时,总线也将做适当的改变。 漏极开路输出单元结构就是其中的一种。下 图给出了两种漏极开路结构的输出单元,其中 (a)图的内部控制信号是通过反相器反相控制 NMOS管工作的方式,(b)图是同相控制的方 式。
动态存储器DRAM (Dynamic RAM)
主要指标:存储容量、存取速度。
存储容量: 用字数×位数表示,也可只用位数表 示。如,某动态存储器的容量为109位/片。 存取速度:用完成一次存取所需的时间表示。 高速存储器的存取时间仅有10ns左右。
存储单元的等效电路(1)
字线 字线
VP 位线 (a) DRAM 位线 (b) SRAM 位线
漏极开路输出单元
(a)反相器反相控制方式
(b)同相控制的方式
漏极开路结构实现的线逻辑
Vcc bi
A1
A2
目的:减少电 AN
表达式为
路结构和成本
bi A1 A 2 A N A1 A 2 A Nห้องสมุดไป่ตู้
输入、输出双向三态单元(I/O PAD)
在许多应用场合,需要某些数据端同时具有输入、输 出的功能,或者还要求单元具有高阻状态。在总线结构的 电子系统中使用的集成电路常常要求这种I/O PAD。下 图是一个输入、输出双向三态的I/O PAD单元电路。
存储单元的等效电路(2)
字线 Cut 位线 (c) 熔丝型ROM 位线 (d) EROM(EEPROM) 位线 (e) FRAM 字线 浮栅 字线
DRAM
随着高密度存储器的不断发展,存 储单元尺寸逐渐减小,这种趋势使得结 构简单的动态RAM成为首选。 DRAM单元发展过程中出现几个阶 段,这些阶段的发展使得DRAM的单元 面积越来越小。

数字集成电路基本单元与图PPT课件

数字集成电路基本单元与图PPT课件

1)
顾名思义,反相输出就是内部信号经反相后
输出。这个反相器除了完成反相的功能外,另一个
主要作用是提供一定的驱动能力。
第17页/共22页
焊盘输入输出单元(I/O PAD)
2)同相输出I/O PAD
2007-2008-1
同相输出实际上就是“反相+反相”,为什么不直接从内部 电路直接输出呢?主要是驱动能力问题。利用链式结构可以大大 地减小内部负荷。即内部电路驱动一个较小尺寸的反相器,这个 反相器再驱动大的反相器,在同样的内部电路驱动能力下才能获 得较大的外部驱动。P77 第18页/共22页
逻辑图输入
逻辑模拟、时序模拟
标准单元 设计系统
布局、布线 提取布线寄生参数
生成测试向量
逻辑模拟、时序模拟
转换拓扑图为掩模版版图
生产厂家
芯片制造
第14页/共22页
单元逻辑符号库 单元电路功能库
单元拓扑库 工艺、电学参数
单元版图库
数字电路标准单元库设计简介
2007-2008-1
• 库单元设计
标准单元库中的单元电路是多样化的,通常包含 上百种单元电路,每种单元的描述内容都包括: (1)逻辑功能; (2)电路结构与电学参数;
数字集成电路的基本电路的主要性能指标是: (1)工作速度(延迟时间的长短); (2)集成度(占用面积的大小); (3)功耗(消耗的电源功率); (4)噪声容限等。
2007-2008-1
第1页/共22页
CMOS基本门电路及版图实现
• CMOS反相器
(1) CMOS反相器的具体电路如图所示,这是一种典型的 CMOS电路结构,它由一个NMOS晶体管和PMOS晶体管配对 构成,两个器件的漏极相连作为输出,栅极相连作为输入。 NMOS晶体管的衬底与它的源极相连并接地,PMOS晶体管的 衬底与它的源极相连并接电源。

数字集成电路基本单元与版图

数字集成电路基本单元与版图
5. E区:Vi Vdd +Vtp PMOS截止, NMOS导通。
Vdsn = 0 |Vdsp| = Vdd Idsp = 0
等效电路如图所示。
转移特性(续)
综合上述讨论,CMOS反相器的转移特性和稳态支路电流如图
所示。
Vo
Id s n
AB Vd d
Vo
D
Eபைடு நூலகம்
C
0
Vtn
Vdd Vdd+Vtp Vdd
-
Vtn )2
n
n t ox
Wn Ln
称之为NMOS平方率跨导因子。
PMOS等效于非线性电阻:
Isdp
=
p[(Vi
-
Vdd
-
Vtn
)
( Vo
-
Vdd
)
-
1 2
(Vo
-
Vdd
)]
p
p Wp tox Lp
称之为PMOS平方率跨导因子。
在Idsn的驱动下,Vdsn自Vdd下降, |Vdsp|自0V开始上升。等效电路如图所 示。
Is-s= 0
Vi = Vdd (I = 1) Vo = 0
(O=0)
Pdc= 0
从一种状态转换到另一种状态时,有:
(I = 0) (I = 1) (I =1) (I = 0)
Is-s 0 Ptr 0
转移特性(续)
对于模拟信号,CMOS反相器必须工作在B区和D 区之间,反相器支路始终有电流流通, 所以
Is-s> 0, Pdc> 0 。
[3]. CMOS反相器的瞬态特性
研究瞬态特性与研究静态 特性不同的地方在于必须考虑 负载电容(下一级门的输入电 容)的影响。

集成电路CAD版图设计PPT课件

集成电路CAD版图设计PPT课件
度是妥协和折中的结果。因此在完成布图规划和布 局之后,还需要预估块内和块间电容,这样可以更 精确的估计每个逻辑单元的驱动电容,进而达到逻 辑综合优化。 • 实际上,何为布局最佳只是个相对的概念。通常的 布局需要进行人机交互处理,把人的经验代入进行 布局。 • 一般先进行初始布局,然后进行布局的迭代改善。
• 在两维空间中,两点,之间的距离通常用两点间距离的 欧几里德距离公式表示 ,而在集成电路的连线通常是 横线和竖线而不采用斜线,因此求距离不能用欧几 里德距离公式,而用曼哈顿距离表示。
• 反映了一个线网的所有节点的结构图被称为树,树 也是线网中各节点间距离的体现形式之一。
d(x1x2)2(y1y2)2
d},A={a,b}; (4)选b,∵Con(Ai,a)=0; (5)检查,若满足条件,有Ai={c,d , b },A={a}; (6)选a并检查,测定满足条件,则Ai={c,d , b, a},A=ɸ; (7)输出划分结果Ai={c,d , b, a}。
15
16
• I/O和电源规划 • 时钟规划
5
布图的分级
• Top down的布图设计一般都是分级设计, 布图规划是是一个软件的划分过程,主 要针对软模块(网表);而布局是针对 全部硬模块,并且是Bottom up的布图设 计,它可以是分级设计,也可以不是分 级设计。
6
• 在分级设计中,芯片由各级模块组成。芯片为 最高一级模块,高一级模块由若干个低一级模 块组成。最低一级的是基本单元。
Am,满足条件:
A im i1 A iA j A s即 iA 1 j A i2 , j 1 ,2,A 3m ,m A S
10
• 一个划分出的子电路 A i ,有对应的面 积 S(Ai ) 及端子数 E(Ai ) 。每一个划分有一 定的约束条件,即每个子电路的最大面 积 S max 和最大端子数 E max ,所有划分要 符合:

《集成电路版图设计》课件

《集成电路版图设计》课件

布局原则
在布局时,应遵循一些基本原则,如模块化、层次化、信号流向清晰等,以提高 布局的可读性和可维护性。
优化方法
可以采用一些优化方法来提高布局的效率和可读性,如使用自动布局算法、手动 调整布局、考虑布线约束等。
布线优化
布线原则
在布线时,应遵循一些基本原则,如 避免交叉、减少绕线、保持线宽一致 等,以提高布线的可靠性和效率。
04
集成电路版图设计技巧与优化
布图策略与技巧
布图策略
根据电路功能和性能要求,选择合适的布图策略,如层次化、模块化、对称性 等,以提高布图的效率和可维护性。
技巧
在布图过程中,可以采用一些技巧来提高布图的效率和可读性,如使用标准单 元、宏单元等模块化设计,以及合理利用布局空间、避免布线拥堵等。
布局优化
用于实现电路中的电阻功能,调节电流和电 压。
电感器
用于实现电路中的电感功能,用于产生磁场 和感应电流。
版图设计规则
几何规则
规定了各种几何元素的使用方法和尺寸 ,以确保版图的准确性和一致性。
器件规则
规定了各种器件的尺寸、形状和排列 方式,以确保器件的性能和可靠性。
连线规则
规定了各种连线元素的宽度、间距和 连接方式,以确保电路的可靠性和稳 定性。
直线
用于连接集成电路中的不同部 分,实现电路的导通。
弧线
用于表示不同层之间的过渡, 以平滑电路。
折线
用于表示复杂电路中的分支或 连接点。

用于表示电路中的节点或连接 点。
ቤተ መጻሕፍቲ ባይዱ 器件元素
晶体管
用于实现电路中的逻辑功能,是集成电路中 的基本元件。
电容器
用于实现电路中的电容功能,用于存储电荷 和过滤信号。

数字集成电路中的基本模块 ppt课件

数字集成电路中的基本模块  ppt课件

35
Y0
静态CMOS逻辑门实现3-8 译码器
输入 x2 x1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 输出 Y0 Y1 Y2 Y3 Y4 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0
P VDD A A B A P A P B Ci P Ci P A P Ci Setup A P
3
VDD S Sum Generation VDD Co Carry Generation
VDD Ci Ci
ppt课件
3
TG Full Adder
Cin B
A B
A
Sum
Cout
ppt课件
4
第五章 数字集成电路中的基本模块
0 0 0 0 0 0 1 1
0
0 0 1 1 1 1 0 0
ppt课件
0
1 1 0 0 1 1 0 0
1
0 1 0 1 0 1 0 1
30
30
十进制数的BCD编码电路原理图
9 8 7 6 5 4 3 2
Y3
2
2
0
Y2 Y1
0
1
2
0
Y0
ppt课件
31
31
译码器 (Decoder)
将二进制码转换为其他类型代码。
D0

问题: 高扇入
D1 D2 D3
F
S0
S1
ppt课件
24
24
四路数据选择器

2/3
用CMOS静态组合逻辑实现:Building big from small;

第三节 数字集成电路PPT课件

第三节 数字集成电路PPT课件
10.分析如图所示电路的逻辑功能,要求写出逻辑式并化简,列 出真值表,画出用与非门实现的简化逻辑图。
17
写在最后
经常不断地学习,你就什么都知道。你知道得越多,你就越有力量 Study Constantly, And You Will Know Everything. The More
You Know, The More Powerful You Will Be
【答案】 C
13
基础能力训练
8.TTL集成电路的优点( ) A.速度快 B.允许负载流过的电流较大 C.抗静电能力强 D.以上都是
【答案】 D
14
基础能力训练
9.分析下面的电路并回答问题
(1)写出Y的输出表达式 (2)列出输出Y的真值表 (3)说明电路的逻辑功能
15
基础能力训练
【答案】
16
基础能力训练
三极管没有电流流过,集电极与发射极之间的电压与电源电压相近
高电平 (_________________________)
2
知识精要
2.常用数字集成电路的类型 集成门电路属于小规模集成电路。由若干个_门__电_路____组 成,能完成某个逻辑功能,如编码、译码等的集成电路通常属于 ____中__规_模_集__成_电_路________。 数字集成电路有多种类型,最常用的有 TTL(_____晶_体_管__-晶__体_管_逻__辑_____)和 CMOS(_____互_不__M_O_S_电_路______)两种。
第三节 数字集成电路
※案例导引
视频 观看视频《pcb板焊锡》
印制电路板(PCB线路板),又称印刷电路板,是电子元器件电气连接的提 供者。它大大减少了布线和装配的差错,提高了自动化水平和生产劳动率。

第10章数字集成电路基本单元与版图精品PPT课件

第10章数字集成电路基本单元与版图精品PPT课件
(1) CMOS反相器的具体电路
(2) CMOS反相器物理结构的剖面图
(3)开关特性
我们希望反相器的上升时间和下降时间近似相等,
则需要使PMOS管的沟道宽度必须加宽到NMOS管沟道
宽度的 n / p倍左右。
Vi(t)
+VDD
0
Vo(t) +VDD 0.9VDD 0.1VDD
0
td tf
t
t tr
(10)以上有关尺寸的设计必须符合版图设计规则。
TTL与非门的版图设计
• 评价版图好坏的几个因素: ① 符合原电路设计指标; ② 面积最小; ③ 成品率高; ④ 可靠性高; ⑤ 具有可测试性。
TTL与非门的版图设计
• 双极型集成电路版图设计步骤: (1)划分隔离区 (2)元器件的版图设计 (3)元器件的布局 (4)布线
10.2 TTL基本电路及版图实现
10.2.1 TTL基本电路
• TTL反相器电路
VCC(5V)
Rb1 Rc2
Rc4

T1
υ1

T2 Re2
T4
D +
T3 负 v0 载 -
GND
TTL基本电路及版图实现
(1)电路组成 该电路由三部分组成:
1)由双极型晶体管T1和电阻Rb1组成电路的输入级; 2)由T2、Re2和Rc2组成的中间驱动电路,将单端信号 υB2转换为双端信号υB3和υB4; 3)由T3、T4、Rc4和二极管D组成的输出级。 (2)工作原理 输入为高电平时,输出为低电平。 输入为低电平时,输出为高电平。
(b)为三输入端TTL与非门的代表符号
TTL基本电路及版图实现
• 或非门路
VCC
R1A

常用数字集成电路 图解PPT课件

常用数字集成电路 图解PPT课件

1 3 U CC
RD
三极管V工作
uo
状态
0
0
饱和导通
1
0
饱和导通
1
保持原状态 保持原状态
1
1
截止
9
提示!
当TH>2/3,
TR 1Ucc 3
时,比较器C1输出为低电平,R
d
=0;比较器C2
输出为高电平,S D =1,基本RS触发器置0,Uo=0 Q =0,Q =1,三极管
V饱和导通。
思考?
参考上面分析,你能分析出功能表中其它几项吗?
10
11.1.2 555定时器应用电路
集成555定时器的应用很广泛,但就其最基本的应用有三种电路。 1、单稳态触发器
1、1 电路
U cc
84
6
3
U0
Ui
2
71
+
Uc
C
-
11
1、2 波形
12
1、3 工作状态 工作状态:一个为稳态、一个为暂稳态 稳态时,输出低电平 暂稳态时,输出高电平 暂稳态持续时间TW≈1.1RC
DGND、AGND: 数字地、模拟地
CS : 低电平有效的片选信号端
34
ILE:高电平有效的输入锁存使能端,与 WR 1 、CS 共同控制输入寄存器选通
WR 1 :写信号1,低电平有效,当 CS 0 ,ILE=1时,才能将数据线上的数据写
入寄存器中。
WR 2 :写信号2,低电平有效,当XFE W R2R0时,输入寄存器中的值
3. .数模、模数与转换集成芯片,管脚及功能; 4. 只读存储器,随机存储器存储特征。
必须掌握的技能:1.555定时器应用电路分析;

数字集成电路基本单元与版图

数字集成电路基本单元与版图

on
on+
on++
on+++
2020/1/23
18
东南大学
射频与光电集成电路研究所
转移特性(续)
对于数字信号,CMOS反相器静态时,或工作在 A区, 或工作在E区。 此时有:
Vi = 0 (I = 0) Vo = Vdd ( O = 1 )
Is-s= 0
Vi = Vdd (I = 1) Vo = 0
2
经变量代换,部分分式展开,可得,
tr2

p
CL Vdd
Vtp
ln

19Vdd 20 Vdd
Vtp

总的充电时间为,
tr=tr1+tr2 如果Vtp = -0.2 Vdd,则
tr
3CL p
Vdd
1 Vtp
2020/1/23
25
东南大学
射频与光电集成电路研究所

1 2

n
Vdd
Vtn
2

CL
dVo dt
积分得,
tf1
n
2CL Vdd Vtn
2
dV Vdd Vtn
0.9Vdd
o

2CL n
0.1Vdd Vtn Vdd Vtn 2
2020/1/23
27
东南大学
射频与光电集成电路研究所
积分得
1 2 p Vdd Vtp
2

CL
dVo dt ,
tr1
2CL
p Vdd Vtp
2
dV Vtp
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

≥1
L AB
GND
(a)
GND
(b)
图7.4 TTL或非门 (a) 电路图 (b) 符号
7.2 CMOS反相器
[1]. 电路图
标准的CMOS反相器 电路如图所示。
注意1: NMOS和PMOS的衬底是分开的, NMOS的衬底接最低电位地, PMOS的衬底接最高电位Vdd。
另外一种符号表示
注意2:
Vi
Vdd Vtp Vtn n 1 n /p
/ p
如果n=p,且有 Vtn= -Vtp,则有 Vi = Vdd/2 但是,n (2-3) p,所以应有 Wp/Lp 2.5 Wn/Ln 由n=p,Vtn= -Vtp和Vi = Vdd/2,应有 VO = Vdd/2
转移特性(续)
比(n/p)对转移特性的影响,如下图所示。
Is-s> 0, Pdc> 0 。
[3]. CMOS反相器的瞬态特性
研究瞬态特性与研究静态 特性不同的地方在于必须考虑 负载电容(下一级门的输入电 容)的影响。
脉冲电路上升,下降和延迟 时间的定义,即如图所示。
tr : (Vo=10%VomaxVo=90%Vomax) tf : (Vo=90%VomaxVo=10%Vomax) td : (Vi=50%VimaxVo=50%Vomax)
五 数字集成电路基本单元与版图
7.1 TTL基本电路 7.2 CMOS基本门电路及版图实现 7.3 CMOS触发器设计 7.4 数字电路标准单元库设计 7.5 焊盘输入输出单元 7.6 了解CMOS存储器
7.1 TTL基本电路
VCC(5V)
Rb1 Rc2
Rc4

T1
υ1

T2 Re2
T4
D +
T3 负 v0 载 -
Is-s= 0
Vi = Vdd (I = 1) Vo = 0
(O=0)
Pdc= 0
从一种状态转换到另一种状态时,有:
(I = 0) (I = 1) (I =1) (I = 0)
Is-s 0 Ptr 0
转移特性(续)
对于模拟信号,CMOS反相器必须工作在B区和D 区之间,反相器支路始终有电流流通, 所以
5. E区:Vi Vdd +Vtp PMOS截止, NMOS导通。
Vdsn = 0 |Vdsp| = Vdd Idsp = 0
等效电路如图所示。
转移特性(续)
综合上述讨论,CMOS反相器的转移特性和稳态支路电流如图
所示。
Vo
Id sn
A
B
V dd
Vo
D
E
C
0
V tn
V d d V d d+ V tp V d d
转移特性(续)
4. D区: Vdd/2 Vi Vdd/2 +Vtp 与B区情况相反:
PMOS导通,处于饱和区,
等效一个电流源: Idsp =2p(Vi -VddVtp)2 NMOS强导通,等效于非线性电阻:
Idsn nVi VtnVds n V 2 d2sn
等效电路如图所示。
转移特性(续)
它们都是驱动管,都是有源开关,部分的互为负载:
它们都是增强型 MOSFET
对于NMOS有 对于PMOS有
Vi < Vtn Vi > Vtn
截止 导通
Vi > Vdd - |Vtp| 截止 Vi < Vdd - |Vtp| 导通 对输入和输出信号而言,PMOS和NMOS是并联的
[2]. 转移特性(续)
n
n tox
Wn Ln
称之为NMOS平方率跨导因子。
PMOS等效于非线性电阻:
Isd = p p [V i(-V d-d V t)n (V o-V d)-d 1 2 (V o-V d)d]p
p t ox
Wp Lp
称之为PMOS平方率跨导因子。
在Idsn的驱动下,Vdsn自Vdd下降, |Vdsp|自0V开始上升。等效电路如图所 示。
Vi
2
转移特性(续)
PMOS和NMOS在5个区域中的定性导电特性。
A PMOS on+++
B on++
NMOS off
on
C On+ on+
D On on++
E off on+++
转移特性(续)
对于数字信号,CMOS反相器静态时,或工作在 A区, 或工作在E区。 此时有:
Vi = 0 (I = 0) Vo = Vdd ( O = 1 )
转移特性(续)
整个工作区可以分为五个区域来讨论:
1. A区:0 Vi Vtn
NMOS截止 Idsn = 0
PMOS导通 Vdsn = Vdd Vdsp = 0
等效电路如右图所示。
转移特性(续)
2. B区: Vtn Vi ½ Vdd NMOS导通,处于饱和区,等效于一个电流源:
Ids n=2n(Vi -Vtn)2
GND
图7.1 TTL反相器的基本电路
VCC
Rb1 Rc2
Rc4
A
B
T1
C
T4
T2
D
A
L
B T3
C Re2
& L ABC
(a)
GND
(b)
图7.3 具有多发射极晶体管的3输入端与非门电路: (a)电路图,(b)符号
VCC
R1A
R2
R1B
A
T1A
T2A T2B
T1B
B
Re2R4ຫໍສະໝຸດ T4D LT3
A
B
NMOS的源极接地, 漏极接高电位; PMOS的源极接Vdd, 漏极接低电位。
注意3:
输入信号Vi对两管来说, 都是加在g和s之间, 但
是由于NMOS的s接地, PMOS的s接 Vi对两管来说参考电位是不同的。
Vdd,所以
[2]. 转移特性
在分析CMOS反相器的特性时,注意如下事实:
在电路中,PMOS和NMOS地位对等,功能互补
转移特性(续)
3. C区: Vi ½ Vdd
NMOS导通,处于饱和区, PMOS也导通, 处于饱和区, 均等效于一个电流源,等效电路如 右图所示。此时有,
Idsn=2n(Vi -Vtn)2
Idsp =2p(Vi -VddVtp)2
转移特性(续)
两个电流必须相等,即 Idsn = Isdp,所以
n(Vi -Vtn)2 =p(Vi -Vdd Vtp)2
CMOS反相器的瞬态特性
i) Vi从1到0, CL充电。
在此过程中,NMOS和PMOS源、漏极间电压的变化过程为: Vdsn:0Vdd |Vdsp|:Vdd0 ,即 123原点
在直流电路上,PMOS和NMOS串联连接在Vdd 和 地之间,因而有
Vdsn - Vdsp = Vdd
Idsn从NMOS的d流向s,是正值, Idsp从PMOS的d流 向s,是负值。
[2]. 转移特性(续)
把PMOS视为NMOS的负载,可以像作负载线一样, 把PMOS的特性作在NMOS的特性曲线上。如图所示
相关文档
最新文档