解逻辑电平知识集合
数字逻辑电路基础知识整理(属于个人笔记)
让信念坚持下去，梦想就能实现！！ Cx5692855@
1
定正飞的收藏
编/译码器主要有 2/4、3/8 和 4/16 译码器 74X139、 74X138、74X154 等。 4：计数器 计数器主要有同步计数器 74 X161 和异步计数器 74X393 等。 5：寄存器 寄存器主要有串-并移位寄存器 74X164 和并-串寄存器 74X165 等。 6：触发器 触发器主要有 J-K 触发器、带三态的 D 触发器 74X374、不带三态的 D 触发器 74X74、 施密特触发器等。 7：锁存器 锁存器主要有 D 型锁存器 74X373、寻址锁存器 74X25 9 等。 8：缓冲驱动器 缓冲驱动器主要有带反向的缓冲驱动器 74X24 0 和不带反向的缓冲驱动器 74X244 等。 9：收发器 收发器主要有寄存器收发器 74X543、通用收发器 74X245、总线收发器等。 10：总线开关 < br />总线开关主要包括总线交换和通用总线器件等。 11：背板驱动器 背板驱动器主要包括 TTL 或 LVTTL 电平与 GTL/GTL+（GTLP）或 BTL 之间的电平转换 器件。 12：包含特殊功能的逻辑器件 A．总线保持功能（Bus hold） 由内部反馈电路保持输入端最后的确定状态,防止因输入端浮空的不确定而导致器 件振荡自激损坏;输入端无需外接上拉或下拉电阻,节省 PCB 空间,降低了器件成本开销 和功耗。ABT、LVT、ALVC、ALVCH、 ALVTH、LVC、GTL 系列器件有此功能。 命名特征为 附加了“H& rdquo;如：74ABTH16244。
定正飞的收藏
高级 CMOS 逻辑器件 与 TTL 电平兼容高级 CMOS 逻辑器件 高级高速 CMOS 与 TTL 电平兼容高级高速 CMOS 高级低压 CMOS 技术 高级超低压 CMOS 逻辑器件 高级超低功耗 CMOS 逻辑 高级超低压 CMOS 逻辑器件 低压高带宽总线开关技术 低压转换器总线开关技术 Crossbar 技术 具有下冲保护的 CBT 低压 Crossbar 技术 CMOS 逻辑器件 快速 CMOS 技术 发射接收逻辑器件（GTL+） 高速 CMOS 逻辑器件 与 TTL 电平兼容高速 CMOS 逻辑器件 其电路含 AC、ACT 及 FCT 系列 低压 CMOS 技术 低压 CMOS 技术 低压 CMOS 技术 内部集成电路 内部集成电路 残余连续终结低压逻辑器件
各种逻辑电平介绍
1X9非对称：应用领域：视频光端机，各类光纤监控系统。
视频信号（高速）采用PECL电平，控制信号84M以下（低速）采用TTL电平，155M以上采用PECL 电平ECL电路是射极耦合逻辑，ECL电路的最大优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。
各种电平标准的讨论（TTL，ECL，PECL，LVDS、CMOS、CML.......）已有 601 次阅读2008-9-24 14:30|个人分类:网摘－技术活儿ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称与TTL电路不同，ECL电路的最大特点是其基本门电路工作在非饱和状态所以，ECL电路的最大优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。
ECL电路的逻辑摆幅较小（仅约 0.8V ，而 TTL 的逻辑摆幅约为2.0V ），当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是ECL电路具有高开关速度的重要原因。
但逻辑摆幅小，对抗干扰能力不利。
由于单元门的开关管对是轮流导通的，对整个电路来讲没有“截止”状态，所以单元电路的功耗较大。
从电路的逻辑功能来看， ECL 集成电路具有互补的输出，这意味着同时可以获得两种逻辑电平输出，这将大大简化逻辑系统的设计。
ECL集成电路的开关管对的发射极具有很大的反馈电阻，又是射极跟随器输出，故这种电路具有很高的输入阻抗和低的输出阻抗。
射极跟随器输出同时还具有对逻辑信号的缓冲作用。
在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。
但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。
各种电平知识总结
各种电平知识总结噪声容限（Noise Margin）是指在前一极输出为最坏的情况下，为保证后一极正常工作，所允许的最大噪声幅度。
CMOS芯片的噪声容限比TTL通常大，因为VOH是离电源电压较近，并且最小值是离零较近。
噪声容限越大说明容许的噪声越大，电路的抗干扰性越好。
高电平噪声容限=最小输出高电平电压-最小输入高电平电压=VOH-VIH低电平噪声容限=最大输入低电平电压-最大输出低电平电压=VIL-VOL噪声容限=min{高电平噪声容限，低电平噪声容限}这里主要总结了TTL、CMOS、RS232、RS485和RS422电平的相关知识：TTL电平：TTL集成电路的全名是晶体管-晶体管逻辑集成电路（Transistor-Transistor Logic),主要有54/74系列标准TTL、高速型TTL（H-TTL）、低功耗型TTL（L-TTL）、肖特基型TTL（S-TTL）、低功耗肖特基型TTL（LS-TTL）五个系列。
TTL电路是电流控制器件，TTL电路的速度快，传输延时短，但是功耗较大（1～5mA/门）；TTL一般可以提供25mA的驱动能力，而CMOS只能提供10mA左右的驱动能力；TTL 电平一般过冲都会比较严重，在电路中可以串22或33欧姆电阻（过冲：在某一时刻本应该为低电平时，由于下降沿不够理想，该时刻仍然是高电平，主要原因是高电平太高，不能及时下降至低电平，串接电阻可以降低电压）；TTL电平输入引脚悬空时认为是高电平，悬空相当于接了一个无穷大的电阻；若要下拉应使用1K以下的电阻下拉，因为由TTL门电路的输入端负载特性可知，只有在输入端接的串联电阻小于910欧时，它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电平；TTL输出不能驱动CMOS 输入，主要是因为TTL的VOH不一定大于CMOS的VIH；CMOS输出可以驱动TTL输入，主要因为CMOS的VOH>2.0V且VOL<0.8V；TTL驱动CMOS时需要加上拉电阻。
数字逻辑知识点总结公式
数字逻辑知识点总结公式1. 基本逻辑门在数字逻辑电路中，最基本的逻辑门有与门、或门和非门。
它们是数字逻辑电路的基本构建单元，由它们可以组合成各种逻辑功能。
逻辑门的公式如下：- 与门：当且仅当所有输入端都为高电平时，输出端才为高电平。
公式表示为Y = A * B，其中*代表逻辑与运算。
- 或门：当任意一个输入端为高电平时，输出端就为高电平。
公式表示为Y = A + B，其中+代表逻辑或运算。
- 非门：输出端与输入端相反，即当输入端为高电平时，输出端为低电平；当输入端为低电平时，输出端为高电平。
公式表示为Y = !A，其中!代表逻辑非运算。
这些逻辑门可以通过晶体管、集成电路等实现，是数字逻辑电路的基础。
2. 布尔代数布尔代数是一种数学系统，它定义了逻辑运算的代数规则。
在布尔代数中，逻辑变量只有两个取值：0和1。
布尔代数的基本运算包括逻辑与、逻辑或、逻辑非等，并且满足交换律、结合律、分配律等规则。
布尔代数的公式如下：- 逻辑与：A * B- 逻辑或：A + B- 逻辑非：!A布尔代数的运算规则能够帮助我们简化逻辑表达式，设计更简洁高效的逻辑电路。
3. 编码器和译码器编码器和译码器是数字逻辑电路中常用的功能模块，它们用来将输入信号转换为特定的编码形式，或将编码信号转换为原始信号。
编码器的公式如下：- n到m线编码器：将n个输入线转换为m位二进制编码。
输出端有2^m个不同状态。
公式表示为Y = f(A0, A1, ..., An)，其中Y为输出，A0~An为输入。
编码方式有优先编码、格雷码等。
- m到n线译码器：将m位二进制编码转换为n个输出线的信号。
公式表示为Y0 = f0(A0, A1,..., Am-1)，Y1 = f1(A0, A1,..., Am-1)，...，其中Y0~Yn为输出，A0~Am-1为输入。
编码器和译码器广泛应用于数字信号的处理和通信系统中。
4. 多路选择器和解码器多路选择器和解码器是数字逻辑电路中的另外两种常用功能模块。
逻辑电平及一些基本电平标准
TTL：Transistor Logic 三极管结构。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。
更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。
TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。
CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。
4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。
5：阀值电平(Vt)： 数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是 二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih，输入低电平<Vil，而如果输入电平在阈值上下，也就是Vil～Vih这个区域，电路的输出会处于不稳定状态。
前面的电平标准摆幅都比较大，为降低电磁辐射，同时提高开关速度又推出LVDS电平标准。
LVDS：Low Voltage Differential Signaling
差分对输入输出，内部有一个恒流源3.5-4mA，在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。
数电逻辑门电路
数电逻辑门电路
逻辑门电路是数字电路中最基本的组成部分，它执行基本的逻辑运算，如 AND、OR、NOT 等。
常见的逻辑门
•AND 门：只有当所有输入都为高电平时，输出才为高电平。
•OR 门：只要有一个输入为高电平时，输出就为高电平。
•NOT 门：当输入为高电平时，输出为低电平，反之亦然。
•NAND 门：与 AND 门相同，但输出取反。
•NOR 门：与 OR 门相同，但输出取反。
•XOR 门：只有当输入不同时，输出才为高电平。
•XNOR 门：只有当输入相同时，输出才为高电平。
逻辑门符号
每个逻辑门都有一个标准符号，用于表示其功能和输入/输出关系。
逻辑门特性
•逻辑电平：逻辑门通常使用高电平和低电平表示二进制信号。
•传递延迟：逻辑门之间有延迟时间，称为传递延迟。
•扇出：逻辑门可以驱动多个其他逻辑门，其数量称为扇出。
•功耗：逻辑门消耗功率，这取决于其尺寸、类型和开关频率。
逻辑门应用
逻辑门电路用于各种数字系统中，包括：
•计算机
•智能手机
•数字仪表
•控制系统
•数据通信
逻辑门实现
逻辑门电路可以通过以下方式实现：
•分立器件：使用晶体管、电阻器和二极管等分立器件构建。
•集成电路（IC）：将多个逻辑门集成到一个单一的 IC 芯片中。
•现场可编程门阵列（FPGA）：提供可编程逻辑，允许用户配置自定义逻辑门电路。
简单的逻辑电路(知识梳理)
简单的逻辑电路(知识梳理)通常把高电势称为1，低电势称为0。
数字信号的0和1好比是事物的“是”与“非”，而处理数字信号的电路称数字电路，因此，数字电路就有了判别“是”与“非”的逻辑功能。
我们将数字电路中基本单元电路称为逻辑电路，而最基本的逻辑电路是门电路。
那么数字信号的处理模式就是：数字电路→逻辑电路→门电路知识点二─、简单的逻辑电路1、“与”门的逻辑关系，真值表和电路符号所谓门，就是一种开关，在一定条件下它允许信号通过，如果条件不满足，信号就被阻挡在“门”外。
（1）对“与”门的理解如果一个事件和几个条件相联系，当这几个条件都满足后，该事件才能发生，这种关系叫“与”逻辑关系，具有这种逻辑关系的电路称为“与”门电路，简称“与”门。
如图所示，如果把开关A闭合作为条件A满足，把开关B闭合作为条件B满足，把电灯L亮作为结果Y 成立，则“与”逻辑关系可以示意为：A YB ⎫⇒⎬⎭。
它们的逻辑关系如下表所示：条 件 结 果 开关A 开关B 灯泡Y 断 断 不亮 断 通 不亮 通 断 不亮 通通亮（2）“与”门的真值表如把开关接通定义为1，断开定义为0，灯泡亮为1，不亮为0，那么上表的情况可用下表的数学语言来描述，这种表格称为真值表。
“与”门的真值表输入输出A B Y0 0 00 1 01 0 01 1 1（3）“与”逻辑关系有两个控制条件作用会产生一个结果，当两个条件都满足时，结果才会成立，这种关系称为“与”逻辑关系。
符号：（4）“与”门的逻辑关系式：（5）波形图：（6）实验电路：2．“或”门的逻辑关系、真值表和符号（1）对“或”门的理解如果一个事件和几个条件相联系，当这几个条件中有一个满足，事件就会发生，这种关系叫“或”逻辑关系。
具有这种逻辑关系的电路称为“或”门电路，简称“或”门。
如图所示，如果把开关A 闭合当作条件A满足，把开关B 闭合当作条件B 满足，把电灯L 亮当作结果Y 成立，则“或”逻辑关系可以示意为：A Y B⎫⇒⎬⎭它们的逻辑关系如下表：（2）“或”门的真值表把开关接通定义为1，断开为0，灯泡亮为1，不亮为0，将上表制成下表，就可反映“或” 门输条件结果 开关A 开关B 灯泡Y 断 断 不亮 断 通 亮 通 断 亮 通通亮入输出关系的真值表，见下表：“或”门的真值表：输入输出A B Y0 0 00 1 11 0 11 1 1（3）“或”逻辑关系在几个控制条件中，只要有一个条件得到满足，结果就会发生，这种关系称为“或”逻辑关系。
数电知识点总结详细
数电知识点总结详细一、逻辑门逻辑门是数字电子学的基本单元，它能够根据输入的电信号产生特定的输出信号。
常见的逻辑门有与门、或门、非门、异或门等。
逻辑门的输入和输出都是逻辑电平，通常用0和1表示逻辑低电平和逻辑高电平。
逻辑门可以通过晶体管、集成电路等器件来实现，其原理基于基本的布尔代数。
二、组合逻辑电路组合逻辑电路是由多个逻辑门组成的电路，其输出只依赖于输入信号的组合。
组合逻辑电路没有存储元件，因此输出只在输入信号变化时才会改变。
组合逻辑电路常用于数字系统中的信号处理和转换，比如加法器、减法器、编码器、译码器等。
三、时序逻辑电路时序逻辑电路是由组合逻辑电路和存储元件组成的电路，其输出不仅依赖于输入信号的组合，还依赖于时钟信号。
时序逻辑电路可以实现状态的存储和控制，常用于数字系统中的时序控制和时序处理。
四、数字系统设计数字系统设计是数字电子学的重要内容，它涉及到数字系统的结构、功能和性能的设计和实现。
数字系统设计需要考虑逻辑门、组合逻辑电路、时序逻辑电路、存储元件、时钟信号、计数器、寄存器、状态机等因素，以实现特定的功能和性能要求。
五、应用领域数字电子学在信息技术、通信技术、计算机技术、控制技术等领域有着广泛的应用。
它在数字电路设计、数字信号处理、数值计算、数字通信、数字控制等方面发挥着重要作用。
数字电子学技术的发展也推动了数字产品的不断创新和应用，比如数字电视、数字音频、数字相机、数字手机等。
综上所述，数字电子学是现代电子科学中的重要分支，它研究数字信号的产生、传输、处理和存储。
数字电子学的基本概念包括逻辑门、组合逻辑电路、时序逻辑电路、数字系统设计等，其应用领域涵盖信息技术、通信技术、计算机技术、控制技术等。
通过对数字电子学的学习和应用，可以有效地设计和实现各种数字系统，满足不同领域的需求。
常见逻辑电平标准
常见逻辑电平标准下面总结一下各电平标准。
和新手以及有需要的人共享一下^_^.现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS2 32、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。
下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。
TTL：Transistor-Transistor Logic 三极管结构。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。
所以后来就把一部分“砍”掉了。
也就是后面的LVTTL。
LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。
3.3V LVTTL：Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V LVTTL：Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
更低的LVTTL不常用就先不讲了。
多用在处理器等高速芯片，使用时查看芯片手册就OK 了。
TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；TTL电平输入脚悬空时是内部认为是高电平。
要下拉的话应用1k以下电阻下拉。
TTL输出不能驱动CMOS输入。
CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。
Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。
相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。
对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。
《逻辑电路与自动控制》 知识清单
《逻辑电路与自动控制》知识清单一、逻辑电路基础1、逻辑门逻辑门是实现基本逻辑运算的电子电路，包括与门、或门、非门、与非门、或非门和异或门等。
与门：只有当所有输入都为高电平时，输出才为高电平。
或门：只要有一个输入为高电平，输出就为高电平。
非门：对输入信号取反，高电平变为低电平，低电平变为高电平。
与非门：先进行与运算，然后取反。
或非门：先进行或运算，然后取反。
异或门：当两个输入不同时，输出为高电平。
2、布尔代数布尔代数是用于描述逻辑关系的数学工具，在逻辑电路中有着重要的应用。
它的基本运算包括与、或、非，其运算规则与逻辑门的功能相对应。
通过布尔代数，可以对逻辑电路进行简化和分析。
3、组合逻辑电路组合逻辑电路的输出仅仅取决于当前的输入值，不存在记忆功能。
常见的组合逻辑电路有加法器、编码器、译码器、数据选择器等。
加法器：用于实现两个数的相加运算。
编码器：将一组输入信号转换为二进制代码。
译码器：将二进制代码转换为特定的输出信号。
数据选择器：根据控制信号从多个输入数据中选择一个输出。
二、时序逻辑电路1、触发器触发器是构成时序逻辑电路的基本单元，具有记忆功能。
常见的触发器有 SR 触发器、JK 触发器、D 触发器等。
SR 触发器：根据输入的 S（置位）和 R（复位）信号来确定输出状态。
JK 触发器：具有置位、复位、保持和翻转功能。
D 触发器：在时钟脉冲的上升沿或下降沿，将输入数据传送到输出端。
2、计数器计数器是一种能够对输入脉冲进行计数的时序逻辑电路。
可以分为同步计数器和异步计数器。
同步计数器：所有触发器的时钟脉冲同时输入，计数速度快。
异步计数器：触发器的时钟脉冲不是同时输入，计数速度相对较慢。
3、寄存器寄存器用于存储一组二进制数据，常用于暂存数据和在数字系统中传递信息。
三、逻辑电路的表示方法1、真值表真值表是列出输入变量的所有可能取值组合以及对应的输出值，能够直观地反映逻辑电路的功能。
2、逻辑表达式用逻辑运算符和变量表示逻辑电路的输出与输入之间的关系。
电路 逻辑电平 transition 转变-概述说明以及解释
电路逻辑电平transition 转变-概述说明以及解释1.引言1.1 概述在现代电子设备中，电路的设计和工作原理是至关重要的。
电路可以被看作是一个能够控制电子信号流动的系统，它可以实现各种功能，例如放大信号、逻辑运算等。
在电路中，逻辑电平是一个常见的概念，它表示电路在某个时间点上的电压状态，通常用高电平（1）和低电平（0）来表示。
另一个重要的概念是Transition转变，它指的是电路中信号从一个逻辑电平到另一个逻辑电平的过程。
在电路设计中，Transition的速度和稳定性对于电路的性能有着重要影响。
本文将重点讨论电路的基础知识、逻辑电平和Transition转变，希望能够为读者提供一个清晰的了解和认识。
通过深入研究这些概念，读者将能够更好地理解电路在现代电子设备中的重要性和应用。
1.2 文章结构:本文主要分为引言、正文和结论三个部分。
在引言部分，我们将对电路、逻辑电平和Transition转变进行简要的概述，介绍文章的结构和目的。
在正文部分，我们将详细介绍电路的基础知识，逻辑电平的特点以及Transition转变的原理和应用。
最后在结论部分，我们对本文进行总结，探讨逻辑电平和Transition转变在实际应用中的重要性，并展望它们在未来的发展方向。
通过本文的内容，读者可以全面了解电路中的逻辑电平和Transition转变，为电路设计和应用提供更深入的理解和指导。
1.3 目的本文的目的在于探讨电路中逻辑电平的转变过程，即Transition的概念。
通过对电路基础和逻辑电平的介绍，我们将对Transition的原理和影响因素进行深入分析，以帮助读者更好地理解电路中信号的传输过程。
在现代电子设备中，电路的稳定性和性能至关重要。
了解逻辑电平的转变过程不仅可以帮助我们优化电路设计，提高电路的可靠性和效率，还可以帮助我们更好地理解数字信号在电路中的传播机制。
通过本文的讨论，读者可以深入了解Transition的概念，并掌握如何在实际电路设计中应用和优化Transition来提升电路的性能和稳定性。
逻辑电平及电平转换方法
逻辑电平及电平转换方法晶体管+上拉电阻法就是一个双极型三极管或MOSFET，C/D极接一个上拉电阻到正电源，输入电平很灵活，输出电平大致就是正电源电平。
(2)OC/OD器件+上拉电阻法跟1)类似。
适用于器件输出刚好为OC/OD的场合。
(3)74xHCT系列芯片升压(3.3V→5V)凡是输入与5VTTL电平兼容的5VCMOS器件都可以用作3.3V→5V电平转换。
--这是由于3.3VCMOS的电平刚好和5VTTL电平兼容(巧合)，而CMOS的输出电平总是接近电源电平的。
廉价的选择如74xHCT(HCT/AHCT/VHCT/AHCT1G/VHCT1G/.)系列(那个字母T就表示TTL兼容)。
(4)超限输入降压法(5V→3.3V,3.3V→1.8V,.)凡是允许输入电平超过电源的逻辑器件，都可以用作降低电平。
这里的"超限"是指超过电源，许多较古老的器件都不允许输入电压超过电源，但越来越多的新器件取消了这个限制(改变了输入级保护电路)。
例如，74AHC/VHC系列芯片，其datasheets明确注明"输入电压范围为0~5.5V"，如果采用3.3V供电，就可以实现5V→3.3V电平转换。
(5)专用电平转换芯片最著名的就是164245，不仅可以用作升压/降压，而且允许两边电源不同步。
这是最通用的电平转换方案，但是也是很昂贵的(俺前不久买还是￥45/片，虽是零售，也贵的吓人)，因此若非必要，最好用前两个方案。
(6)电阻分压法最简单的降低电平的方法。
5V电平，经1.6k+3.3k电阻分压，就是3.3V。
(7)限流电阻法如果嫌上面的两个电阻太多，有时还可以只串联一个限流电阻。
某些芯片虽然原则上不允许输入电平超过电源，但只要串联一个限流电阻，保证输入保护电流不超过极限(如74HC系列为20mA)，仍然是安全的。
(8)无为而无不为法只要掌握了电平兼容的规律。
某些场合，根本就不需要特别的转换。
数字逻辑电路基础知识整理(属于个人笔记)
1.2 TTL 和 CMOS 逻辑器件的工艺分类特点
按工艺特点进行划分,逻辑器件可以分为 Bipolar、CMOS、BiCMOS 等工艺,其中包括
器件系列有：
Bi polar（双极）工艺的器件有： TTL、S、LS、AS、F、ALS。
CMOS 工艺的器件有： HC、HCT、CD40000、ACL、FCT、LVC、LV、CBT、ALVC、AHC、
5VTTL 的输出 0 低于 0.4V，可以被 CMOS 识别。至于 TTL 的高电平输出能力非常微 弱(<1mA)，CMOS 电路的输入有嵌位二极管，防止可控硅闩锁，一般都有 5~10mA 的吸收 能力，此时 TTL 的输出大约是 3.3+0.7=4.0V，是 1。
TTL 电平： 输出高电平>2.4V,输出低电平<0.4V。在室温下,一般输出高电平是 3.5V,输出低电 平是 0.2V。最小输入高电平和低电平：输入高电平>=2.0V,输入低电平<=0.8V,噪声容限 是 0.4V。 CMOS 电平： 逻辑电平电压接近于电源电压,0 逻辑电平接近于 0V。而且具有很宽的噪声容限。 电平转换电路： 因为 TTL 和 COMS 的高低电平的值不一样（ttl 5v<＝＝>cmos 3.3v）,所以互相连 接时需要电平的转换：就是用两个电阻对电平分压,没有什么高深的东西。 OC 门,即集电极开路门电路,OD 门,即漏极开路门电路,必须外界上拉电阻和电源才 能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载,所以又叫 做驱动门电路。 TTL 和 COMS 电路比较： 1）TTL 电路是电流控制器件,而 coms 电路是电压控制器件。 2）TTL 电路的速度快,传输延迟时间短(5-10ns),但是功耗大。COMS 电路的速度慢, 传输延迟时间长(25-50ns),但功耗低。COMS 电路本身的功耗与输入信号的脉冲频率有关, 频率越高,芯片集越热,这是正常现象。 TTL 和 CMOS 的逻辑电平关系
常用逻辑电平应用
低速逻辑电平特性
2、汇总
1）CMOS的噪声容限优于TTL
2）CMOS与TTL不能直接互连
TTL不能直接驱动CMOS LVCMOS可以直接驱动LVTTL，反之驱动最好加上驱动器，否则电平比较临界
3）不适用于高速应用
信号摆幅大，信号沿变化时间长，不利于高速传输 单端信号传输，易受干扰，不利于远距离传输
高速逻辑电平比较
LVDS、LVPECL、CML特性比较
外部匹配方式复杂程度：LVPECL＞LVDS＞CML
功耗比较：LVPECL＞CML＞LVDS 工作速率比较：CML＞LVPECL＞LVDS
说明：都是电流驱动，适用于高速应用 LVDS的输入摆幅远小于其他两种电平，噪声容限小，无法支持极高速应用
高速逻辑电平特性
高速逻辑电平特性比较
逻辑电平 输出摆幅 输入摆幅 最高速率
功耗
LVDS
350mV
100mV
655Mbps
小
LVPECL
800mV
310mV
3.125Gbps
高
CML
800mV
400mV
10+Gbps
中
LVDS介绍
1、LVDS输入输出结构
负载功耗 1.2mW
图1 LVDS结构
LVDS介绍
1、CML输入输出结构
图4 CML输入输出结构
图5 CML输出信号OUT+或OUT-电平
CML介绍
2、CML特性
16mA电流源，输入阻抗高，输出阻抗低，驱动能力强
发送端差分对输出最小800mV 接收端差分对输入摆幅最小400mV
输出信号共模电平VCC-0.2V
电工电子技术基础知识点详解1-1-时序逻辑电路概述
概述
双稳态触发器
由门电路加上适当的反馈而构成一种新的逻辑部件。
双稳态触发器与门电路区别
双稳态触发器：
输出电平的高低不仅取决于当时的输入，还与以前的输出状态有关，是有记忆功能的逻辑部件。
门电路：
输出电平完全由当时的输入决定，与原来的输出状态无关，是无记忆功能的。
概述
双稳态触发器状态规定：
Q 端状态为触发器状态。
概述
按逻辑功能
按结构按触发方式RS 触发器
JK 触发器
D 触发器
T 触发器双稳态触发器
钟控双稳态触发器
输入为低电平有效的基本RS 触发器输入为高电平有效的基本RS 触发器四门钟控型主从型维持阻塞型电平触发主从触发边沿触发
概述
时钟脉冲：指挥各触发器动作的信号。
CP
钟控双稳态触发器
本知识点结束。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
要了解逻辑电平的内容，首先要知道以下几个概念的含义：
1：输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。
2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。
3：输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。
4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。
5：阀值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。
它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih，输入低电平<Vil，而如果输入电平在阈值上下，也就是Vil～V ih这个区域，电路的输出会处于不稳定状态。
对于一般的逻辑电平，以上参数的关系如下：
Voh > Vih > Vt > Vil > Vol。
6：Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。
7：Iol：逻辑门输出为低电平时的负载电流（为灌电流）。
8：Iih：逻辑门输入为高电平时的电流（为灌电流）。
9：Iil：逻辑门输入为低电平时的电流（为拉电流）。
门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。
开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适。
对于集电极开路（OC）门，其上拉电阻阻值RL应满足下面条件：
（1）：RL < （VCC－Voh）/（n*Ioh＋m*Iih）
（2）：RL > （VCC－Vol）/（Iol＋m*Iil）
其中n：线与的开路门数；m：被驱动的输入端数。
：常用的逻辑电平
·逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。
·其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。
·5V TTL和5V CMOS逻辑电平是通用的逻辑电平。
·3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。
·低电压的逻辑电平还有2.5V和1.8V两种。
·ECL/PECL和LVDS是差分输入输出。
·RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。
1.电平的上限和下限定义不一样，CMOS具有更大的抗噪区域。
同是5伏供电的话，ttl一般是1.7V和3.5V的样子，CMOS一般是
2.2V,2.9V的样子，不准确，仅供参考。
2。
电流驱动能力不一样，ttl一般提供25毫安的驱动能力，而
CMOS一般在10毫安左右。
3。
需要的电流输入大小也不一样，一般ttl需要2.5毫安左右，CMOS
几乎不需要电流输入。
4。
很多器件都是兼容ttl和CMOS的，datasheet会有说明。
如果不考虑
速度和性能，一般器件可以互换。
但是需要注意有时候负载效应可能
引起电路工作不正常，因为有些ttl电路需要下一级的输入阻抗作为
负载才能正常工作。
（1）ttl门限电平比较低，固定，对于Vcc的变化门限电平基本不变；
cmos门限电平为Vcc/2，跟随Vcc的变化而变化。
所以在Vcc相同时，cmos比ttl噪声容限高，抗干扰能力强。
（2）4000系列cmos器件供电范围更宽
（3）通常(Vcc=5V)cmos逻辑电路可以直接驱动ttl逻辑电路，而ttl逻辑电路
直接驱动cmos逻辑电路会发生逻辑高电平识别错误，需调整逻辑电平的输出幅度。
TTl器件工作在5V 其输出为Voh-3.6V Vol-0.2V。
而CMOS器件工作与3-15V，其输出为Voh=0.7-0.8V cc，Vol=0.2Vcc
还有不同之处如下
TTL 双极器件、电源电压5V、速度快数ns、功耗大mA级、负载力大，负载以mA计，不用端多半可不做处理。
CMOS 单级器件、电源电压可到15V、速度慢几百nS，功耗低省电uA级、负载力小以容性负载计，
不用端必须处理。
设计便携式和电池供电的设备多用CMOS芯片，对速度要求较高的最好选用TTL中的74SXXX系列。
通常用74HCXXX系列的可兼顾速度和功耗。
是一种改进型的CMOS技术。
1，TTL电平：
输出高电平>2.4V,输出低电平<0.4V。
在室温下，一般输出高电平是3.5V，输出低电平是0.2V。
最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。
2，CMOS电平：
1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。
而且具有很宽的噪声容限。
3，电平转换电路：
因为TTL和COMS的高低电平的值不一样（ttl5v<＝＝>cmos 3.3v），所以互相连接时需要电平的转换：就是用两个电阻对电平分压，没有什么高深的东西。
哈哈
4，OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须外界上拉电阻和电源才能将开关电平
作为高低电平用。
否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。
5，TTL和COMS电路比较：
1）TTL电路是电流控制器件，而coms电路是电压控制器件。
2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。
COMS电路的速度慢，传输延迟时间长(2 5-50ns),但功耗低。
COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。
3）COMS电路的锁定效应：
COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。
这种效应就是锁定效应。
当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。
防御措施：1）在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。
2）芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。
3）在VDD和外电源之间加线流电阻，即使有大的电流也不让它进去。
4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启COMS电路得电源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭COMS电路的电源。
6，COMS电路的使用注意事项
1）COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。
所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。
2）输入端接低内组的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。
3）当接长信号传输线时，在COMS电路端接匹配电阻。
4）当输入端接大电容时，应该在输入端和电容间接保护电阻。
电阻值为R=V0/1mA.V0是外界电容上的电压。
5）COMS的输入电流超过1mA，就有可能烧坏COMS。
7，TTL门电路中输入端负载特性（输入端带电阻特殊情况的处理）：
1）悬空时相当于输入端接高电平。
因为这时可以看作是输入端接一个无穷大的电阻。
2）在门电路输入端串联10K电阻后再输入低电平，输入端出呈现的是高电平而不是低电平。
因为由TTL 门电路的输入端负载特性可知，只有在输入端接的串联电阻小于910欧时，它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电平。
这个一定要注意。
COMS门电路就不用考虑这些了。
8，TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门，它的输出就叫做开漏输出。
OC门在截止时有漏电流输出，那就是漏电流，为什么有漏电流呢？那是因为当三机管截止的时候，它的基极电流约等于0，但是并不是真正的为0，经过三极管的集电极的电流也就不是真正的0，而是约0。
而这个就是漏电流。
开漏输出：OC门的输出就是开漏输出；OD门的输出也是开漏输出。
它可以吸收很大的电流，但是不能向外输出的电流。
所以，为了能输入和输出电流，它使用的时候要跟电源和上拉电阻一齐用。
OD门一般作为输出缓冲/驱动器、电平转换器以及满足吸收大负载电流的需要。
9，什么叫做图腾柱，它与开漏电路有什么区别？
TTL集成电路中，输出有接上拉三极管的输出叫做图腾柱输出，没有的叫做OC门。
因为TTL就是一个三级关，图腾柱也就是两个三级管推挽相连。
所以推挽就是图腾。
一般图腾式输出，高电平400UA，低电平8MA。