第02章 80x86系列结构微处理器与8086
第+2+章++80x86系列结构微处理器与8086
2.1.2 Intel 80386微处理器
Intel 80386微处理器是在IA-32结构微处 理器系列中的第一个32位处理器。它在结 构中引入了32位寄存器用于容纳操作数和 地址。每个32位寄存器的后一半保留两个 早期处理器版本（Intel 8086和80286）的 16位寄存器的特性，以提供完全的后向兼 容。提供了一种新的虚拟8086方式，以在 新的32位处理器上最有效地执行为8086和 8088微处理器建立的程序。
0
描述符表偏移量 TI描述符表指针 RPL特权级 别
偏移地址
② 根据描述符表偏移量，从段描述符表中找到32位的段基地 址，与32位偏移量相加产生32位线性地址。至此完成段式管理。 ③ 由页目录基地址寄存器CR3的高20位（其低12位始终是0）得到页目录表 的物理起始地址。线性地址由3部分组成，即高10位页目录表偏移量； 中间10位是页表偏移量，低12位是页内偏移地址。
② 段描述符
80386有三种描述符表，即GDT、LDT、IDT，这些表的 长度是可变的，在8字节到64KB之间，每个表可容纳至多 8192个8字节的描述符 16位段寄存器中的高13位是这些表的索引，从表中得到段 描述符。
2011年9月1日11时56分 17
段描述符占8个字节，其中段基址分3处存放，构成32位段基 址；20位段限值分2处存放；访问权即属性字节，其中DPL 为描述特权级0-3，S为描述符类型，TYPE为存储段描述符 类型，P=1表示该段已在物理存储器中。
2011年9月1日11时56分 19
分页机制可以把线性地址转换为物理地址。当CR0中的 PG=1时，启动分页机制，PG=0，不用分页机制。 物理地址的低12位=线性地址的低12位； 物理地址的高20位= F（线性地址的高20位） 因为固定4KB一页，因此高20位也可称为页号，低12 位称为页内偏移量。 在段页式结构中，页目录表常驻内存，而页表和页可 以在内存，也可以在磁盘上，这有页目录描述符和页描 述符中的P位决定，P=1，表示在内存；P=0表示不在内存。
第02章80X86微处理器及其体系结构
数据寄存器
SP BP SI DI
IP
通用寄存器
地址指针和 变址寄存器
FLAGS
CS DS SS ES
控制寄存器
段寄存器
8086CPU内部寄存器结构
6Hale Waihona Puke 1．通用寄存器通用寄存器分为数据寄存器与指针和变址寄存器两组。 数据寄存器包括4个16位的寄存器AX、BX、CX和DX，一 般用来存放16位数据，故称为数据寄存器。其中的每一个又 可根据需要将高8位和低8位分成独立的两个8位寄存器来使 用，即AH、BH、CH、DH和AL、BL、CL、DL两组，用于存放8 位数据，它们均可独立寻址、独立使用。 指针和变址寄存器包括指针寄存器SP、BP和变址寄存器 SI、DI，都是16位寄存器, ，一般用来存放地址的偏移量。 这8个16位通用寄存器都具有通用性，从而提高了指令 系统的灵活性。但在有些指令中，这些通用寄存器还各自有 特定的用法 ，见下表。
址两部分组成（16位）。
逻辑地址的表示形式为“段地址∶偏移地址”。
物理地址=段地址×10H＋偏移地址
4．专用和保留的存储器单元
15
2.2.2 I/O端口的组织
1．统一编址
又称“存储器映射方式”。在这种编址方式下 ，I/O端
口地址置于1MB的存储器空间中，在整个存储空间中划 出一部分空间给外设端口 ，端口和存储单元统一编址。 优点：无需专门的I/O指令，对端口操作的指令 类型多，从而简化了指令系统的设计。
第2章 80X86微处理器及其体系结构
本章主要教学内容
8086微处理器的基本性能指标、组成及其寄存器结构 8086微处理器的外部引脚特性 8086微处理器的存储器和I/O组织 8086的时钟和总线概念及其最小/最大工作方式 80286、80386、80486等高档微处理器
2 80x86系列微处理器1
信息技术学院 微型计算机系统原理与应用
微机硬件： 微机硬件： 汇编语言
寄存器 存储器 I/O组织 组织 堆栈
汇编语言程序员
寄存器组织
信息技术学院 微型计算机系统原理与应用
8086CPU中可供编程使用的有 个16位寄存器，按其用 中可供编程使用的有14个 位寄存器 位寄存器， 中可供编程使用的有 途可分为3类 通用寄存器、段寄存器、指针和标志寄存器， 途可分为 类：通用寄存器、段寄存器、指针和标志寄存器， 如所示。 如所示。
取指6 取指 执行5 执行 忙 执行6 执行
EU 总线 忙
忙
8086CPU的指令执行过程 的指令执行过程
信息技术学院 微型计算机系统原理与应用
2.3 IA-32结构微处理器的执行环境 结构微处理器的执行环境
执行环境包括: 执行环境包括 内存组织（地址空间）、 内存组织（地址空间）、 寄存器组织： 通用数据寄存器、 寄存器组织： 通用数据寄存器、段寄存 标志寄存器和指令指针寄存器等。 器、标志寄存器和指令指针寄存器等。 I/O端口组织 端口组织 以上内容为汇编语言程序员所必须了解的IA以上内容为汇编语言程序员所必须了解的 32结构微处理器的执行环境 结构微处理器的执行环境
取令 指k 分k 析 取 令+ 指 k1 执k 行 分 k1 析+ 取 令+ 指 k2 执 k1 行+ 分 k2 析+ 执 k2 行+
次叠行式 二重执方
信息技术学院 微型计算机系统原理与应用
CPU
等待取指1 执行1 等待取指2 执行2
等待取指3 执行3
总线
忙
闲
忙
闲
忙
闲
传统微处理器的指令执行过程
第2章 8086与80x86系列微处理器
EU由以下几部分组成：
数据寄存器：4个16位数据寄存器AX、BX、 CX和DX，主要用于存放运算过程中的数据 或地址。 4个16位数据寄存器也可以作为8个8位数据 寄存器使用，其中AH、BH、CH和DH用于存 放高字节，AL、BL、CL和DL用于存放低字 节。
指针寄存器：两个16位指针SP和BP，与 堆栈段寄存器SS配合使用，用于存放当 前堆栈段中某个单元的偏移量。 变址寄存器：两个16位变址寄存器SI和 DI，与数据段寄存器DS配合使用，用于 存放当前数据段中某个单元的偏移量。
S6 ：指示CPU当前是否连在总线上。S6=0 表示CPU当前连在总线上。 S5 ：标志位寄存器中的中断允许标志IF 的当前状态。S5=1表示当前允许可屏蔽 中断请求；S5=0表示禁止一切可屏蔽中 断。 S4和S3：指示当前正在使用的段寄存器， 如表2-1所示
3．控制总线
BHE/S7： 1、三态输出，采用分时复用方式。 2、在总线周期的T1 状态，输出BHE信号， 表示使用高8位数据线AD15~AD8 ；否则， 只使用低8位数据线AD7~AD0。 3、在总线的其他T状态输出状态信息。 4、BHE和A0组合起来表示的功能如表2-2所 示。
TEST：测试信号，输入，低电平有效。 当CPU执行WAIT指令时，每隔5个时钟周 期对TEST进行一次测试。 该信号为高电平时，则CPU处于等待状态； 变为低电平时，等待状态结束，继续执 行被暂停的指令。
READY：准备就绪信号，输入，来自被访问 存储器或I/O端口的响应信号，高电平有效。 该信号为高电平时表示要访问的存储器或 I/O端口准备就绪，将在下一个时钟周期内 完成数据传送；否则，表示存储器或I/O端 口未准备就绪，将插入一个或多个等待周期 直到READAY为高电平为止。
第2章 80x86微处理器
2.1 8086微处理器 2.2 32位微处理器 2.3 80X86中断系统
2.1 8086微处理器
主要内容： 8086CPU的内部结构
8086内部寄存器
一、 8086CPU的内部结构
8086是 Intel 公司于1978年6月推出的16 位 微处理器，它们的主要特点是： 数据线为 16 位，可进行 8 位（字节）和 16 位（字）运算； 地址线为 20 位，可寻址1MB 存储空间； 时钟频率为 5～8 MHz。
说明：这两类寄存器均服务于内存地址的确定。
2.2
6.调试寄存器
32位微处理器
31 断点0 断点1 断点2 断点3 由Intel公司指定 由Intel公司指定 调试状态寄存器 调试状态寄存器 0 DR0 DR1 DR2 DR3 DR4 DR5 DR6 DR7
由8个32位寄存器组成，程 序员在编程及调试过程中使 用这些寄存器完成程序的调 试。
存储器的逻辑分段
CPU对存储器实行“分段”管理 即将存储空间分为若干逻辑段，每个逻辑段长度 ≤64 KB；16位的总线足可以管理和标记它
某存储单元的实际地址用段的基本地址（段基址） 加该存储单元在该段中的相对位置（偏移地址） 共同表示
物理地址的形成方式
由逻辑地址(即段基地址和偏移地址)通过计算,转换得到
内存中取出指令放入指令队列(等待CPU取走) EU执行指令时：按EU的指令，向内存或I/O接口 写运算结果，从内存或I/O接口取数据 控制外部总线，保证各种信息的正确传送
补充：存储器物理地址的形成主要内容 Nhomakorabea 存储器结构
物理地址的形成
第2章 80X86微处理器
题②的物理地址＝CS×16＋偏移地址＝4C82H×16＋
FA25H＝5C245H
从例2.2可以看出：在题①和②中给定的段 基址和偏移地址各不相同，而计算所得的物理 地址却是一样的，均为5C245H。这说明，对 于存储器的任意存储单元来说，物理地址是惟 一的，而逻辑地址却有无数组。不同的段基址 和相应的偏移地址可以形成同一个物理地址。
IA-32（Intel Architecture-32）
5
Intel 64处理器
引入64位英特尔指令集结构
兼容32位指令系统 新增64位工作方式
Many core 继续丰富多媒体指令 处理器集成多核（Multi-core）技术
6
处理器进入多核时代
2.1.1 Intel 8086 CPU内部结构
源数据区物理地址＝DS×16＋SI
目标数据区物理地址＝ES×16＋DI
8086的输入/输出结构
在8086微机系统中，配置了一定数量的输 入/输出设备，而这些设备必须通过输入/输出， 即I/O接口芯片与CPU相连接。每个I/O接口芯 片都有一个或几个I/O端口，像存储器一样，
每个I/O端口都有一个唯一的端口地址，以供
返回本章首页
英特尔80x86处理器
Intel 64处理 器
Intel 8086
酷睿多核系列 奔腾多核系列
奔腾4 奔腾III 奔腾II 奔腾 80486 80386 IA-32处理 器
80286 8086 4004
3
16位80x86处理 器
16位80x86处理器
16位结构处理器 8086/8088指令系统提供16位基本指令集 80186/80188增加若干条实用指令 8086的工作方式是实方式（Real Mode） 80286增加保护方式（Protected Mode） 80286引入了系统指令 为操作系统等核心程序提供处理器控制功能
第2讲 80x86微处理器
E4 19
512K × 8 D7~D0
512K × 8 D7~D0
D15~D8 D7~D0
F8 27
物理地址的形成
存储器的段结构 物理地址的形成
存储器的段结构
物理地址 逻辑地址
段基址 存放在段寄存器 DS 或 CS 或 SS 或 ES 中 偏移地址 存放在 IP 或 SP 中
存储器的段结构
专用寄存器
堆栈指针寄存器 SP (stack pointer)
基址指针寄存器 BP（base pointer）
源变址寄存器 SI (source index)
目的变址寄存器 DI (destination ind
ex)
段寄存器
代码段寄存器 CS 数据段寄存器 DS 堆栈段寄存器 SS 附加段寄存器 ES
指令指针寄存器
16位的指令指针寄存器 IP 用于存放下一 条执行指令的偏移地址。 CS为段基址，IP为段内偏移地址。 用户不能直接访问 IP 寄存器。
标志寄存器FLAGS
标志寄存器共有16位，其中7位未用，所用的 各位含义如下：
11 10
OF DF
15 14 13 12
9
IF
8
TF
7
SF
内存存放规则
字数据： 19E4H 27F8H 分别存放在： 20020H 20023H
20019H 20020H 20021H 20022H
E4 19
20023H
20024H
F8 27
20019H
A19~A1 A0
20020H
chap2 80x86系列结构微处理器与8086
2.3.1 基本执行环境概要
在8086处理器上执行的程序或任务都有一组执 行指令的资源用于存储代码、数据和状态信息。这 些资源构成了8086处理器的执行环境。 地址空间 8086处理器上运行的任一任务或程序能寻址 1MB（220）字节的线性地址空间。
基本程序执行寄存器 8个通用寄存器、4个段寄存器、1标志 寄存器FLAGS和IP（指令指针）寄存器组 成了执行通用指令的基本执行环境。
随着PC机的大量普及，随着硬件性能的 迅速提高。要求有能保护操作系统核心软件 的多任务操作系统。为使这样的操作系统能 在微型计算机系统中应用与普及，要求微处 理器本身为这样的操作系统提供支持。于是， 从80286开始，在80386中真正完善保护模 式。在保护模式下，程序运行于四个特权级。 这样，可以实现操作系统核心程序与应用程 序的严格的隔离。保护模式支持多任务机制， 任务之间完全隔离。
(3 )．两点说明
指令队列 8086 的指令队列为6个字节, 8088 的为4个字节。 不论是8086还是8088都会在执行指令的同时从内存中 取下一条或几条指令，取来的指令放在指令队列中， 使 BIU 具有预取指令的功能，是一种先进先出 （FIFO）的数据结构。 指令执行顺序
顺序指令执行：指令队列存放紧接在执行指令后面的 那一条指令。
总之，x86系列系列处理器芯片就 是沿着这样的思路发展的。因此， 8086是x86系列系列处理器的基础。 而且，任一种x86系列处理器芯片在 上电后，就是处在8086的实模式。 根据需要，用指令进入各种操作模 式。所以，学习x86系列处理器必须 学习掌握8086，也只能从8086入手。
从指令，从编程来说，几乎没有用汇 编语言来使用浮点指令、MMX指令与 XMM指令的，都是通过高级语言来使用 这些指令的。因而，绝大部分程序员， 除了编写操作系统代码的外，面对x86系 列处理器的指令，实际上是面对8086指 令。 因此，本书从8086入手来学习与掌握 x86系列处理器。
第2章 80x86系列结构微处理器与8086
1.掌握微处理器的执行部件（EU）和总线接口部件（BIU） 的主要组成部分，及其两部件的功能。 2.掌握并牢记各寄存器的名称及其功能。 3.掌握存储器实际物理地址的计算。
一.8086微处理器的结构
EU
通用寄存器组
芯片 总线
地址 产生器
20位地址总线
16位 数据总线
暂存寄存器 EU 控 制 单 元
二.堆栈与堆栈操作
1.堆栈——遵循“先进后出，后进先出”的原则，临时存放数 据的方法称为堆栈 2.堆栈区——将某些存储单元按堆栈的原则临时存放数据，该 存储区，称为堆栈区。 3.栈顶——最后一个数据压入堆栈区的存储单元，称为栈顶。 4.堆栈操作（例子）
三.8086微处理器的寄存器结构
1.数据寄存器组 AX AH AL AX（AH+AL）—— 累加器 BX BH BL BX（BH+BL）—— 基址计数器 CX CH CL DX CX（CH+CL）—— 计数器 DH DL SP DX（DH+DL）—— I/O间址寄存器 BP 以上四个寄存器可以作为十六位（高 SI 八位与低八位）寄存器使用，也可以分 DI 为两个八位寄存器使用。 2.指示器和变址寄存器组 SP（堆栈指针/指示器）： 存放堆栈的栈顶的偏移地址。 BP（基数指针/指示器）：存放需要改变数据的基值。 SI（源变址寄存器）：存放需要改变的源地址的偏移地址。 DI（目的变址寄存器）：存放需要改变的目的地址的偏移地址。 通常情况下，可以不严格区分“源”或“目的”，当在执行 “串操作指令”时，必须严格区分“源”与“目的”。 以上八个寄存器均在执行部件（EU）中
3.段与段寄存器（在BIU中） CS（代码段段寄存器） DS（数据段段寄存器） SS（堆栈段段寄存器） ES（附加段段寄存器，附加数据段段寄存器） 以上各段寄存器存放的是各段的段地址
第2章8086体系结构与80X86CPU
08.04.2021
17
寄存器用途
1.可将寄存器内的数据执行算术及逻辑运算； 2.存于寄存器内的地址可用来指向内存的某个位置，即寻址； 3.可以用来读写数据到电脑的周边设备。
08.04.2021
18
CPU（8086）的结构
例2：XOR AX, AX
执行后，ZF=?
08.04.2021执行后，ZF=1
28
CPU（8086）的结构
❖ 进位标志CF（Carry Flag）： 它反映：
加法时，最高位（字节操作时的D7位，字操作时的D15位）是否有进位产生。 减法时，最高位（字节操作时的D7位，字操作时的D15位）是否有借位产生。
2. 控制标志(3位)：每一位控制标志都对一种特定的功能起控 制作用。可以通过专门的指令对其进行“置位”（Set）或 “复位”（Reset）。
❖ 中断标志IF（Interrupt Enable Flag）：如果IF置“1”，则CPU可以接受 可屏蔽中断请求；反之，则CPU不能接受可屏蔽中断请求。 指令系统中有两条专门的指令可以置“1”或置“0” IF标志位： STI 使IF置“1”，即开放中断。 CLI 使IF清“0”，即关闭中断
+ 1000
1000 1000 0001
1101
1100 0001 0101
运算结果为－23EBH,并置标志位为:
▪ 进位标志 CF=0; 奇偶校验 PF=1;
▪ 辅助进位 AF=0; 全零标志 ZF=0;
▪ 08.04.2021 符号标志 SF=1;
溢出标志 OF=0. 31
CPU（8086）的结构
第 2 章 80X86系列结构微处理器与8086——微机原理课件PPT
• 基本程序执行寄存器 8个通用寄存器、4个段寄存
器、标志寄存器FLAGS和IP（指令指针）寄存器组成了执行 通用指令的基本执行环境。这些指令执行字节、字整型数的 基本整数算术运算，处理程序流程控制，在字节串上操作并 寻址存储器。
• 堆栈（stack） 为支持过程或子程序调用并在过程
或子程序之间传递参数，堆栈和堆栈管理资源包含在基本执 行环境中。堆栈定位在内存中。
• I/O端口 8086结构支持数据在处理器和输入输出（I/O）
端口之间的传送。
8086处理器的基本执行环境
2.3.2 基本的程序执行寄存器
处理器为了应用程序编程提供了14个基本程序执行寄 存器。
这些寄存器能分组如下： • 通用寄存器：8个，用于存放操作数和指针。 • 段寄存器：4个，保存段地址。 • FLAGS寄存器：报告正在执行的程序的状态，并 允许有限地（应用程序级）控制处理器。 • IP寄存器：表示下一条要执行的指令的16位指针。
第 2 章 80x86系列结构微处理器 与8086
2.1 80x86系列微处理器是8086的延伸 2.2 8086的功能结构 2.3 8086微处理器的执行环境
2.2 8086的功能结构
两大功能模块：BIU和EU 并行工作
8086的内部结构 地址加法器 ∑
20位
AH AL
BH BL CH CL DH DL
8位微处理器的执行顺序
BIU 取指令 取指令 取指令 取指令 取指令 得到数据
EU
等待
执行
执行
8086的执行顺序
执行
分两个功能模块的作用：
大大减少了等待对取指所需的时间，提高 了CPU的利用率。
第2章80x86系列结构微处理器与8086
2. 引入片内缓存（CACHE）
为了减少取指令与数据的时间，把近期可能要
用到的指令与数据放在工作速度比主存储器更高
的缓存中，在处理器芯片中实现了缓存。
目前，通常在处理器芯片上有指令和数据分开 的一级缓存与指令与数据混合的二级缓存。且缓 存的容量越来越大。从而进一步提高了处理器的 性能。
2.2 8086的功能结构
2.1.1 8086功能的扩展
从16位扩展为32位 从实模式至保护模式 片内存储管理单元 – MMU 浮点支持 MMX技术 流SIMD扩展（SSE）
1. 从16位扩展为32位
8086是16位微处理器。但依赖分段机制，基地址+ 偏移量形成了20位的地址，以寻址1MB的物理地 址。 1985年，Intel公司推出了第一个32位的微处理 器 —80386，目前主流仍是32位机。 32位地址能寻址4GB物理地址 。
1．通用寄存器
八个16位通用寄存器AX、BX、CX、DX、SI、 DI、BP和SP用于处理以下项：
逻辑和算术操作的操作数；
用于地址计算的操作数； 内存指针。
所有这些寄存器都可用于存放操作数、结果和
指针，但SP寄存器通常保持堆栈指针。
AX、BX、CX、DX通常称为数据寄存器，
用以存放操作数；SI、DI、BP、SP通常称为指
FLAGS和IP（指令指针）寄存器。
堆栈（stack） 中断或调用程序 ห้องสมุดไป่ตู้ I/O端口
图：8086基本执行环境
2.3.2 基本的程序执行寄存器
8086中有14个基本程序执行寄存器。
通用寄存器：8个，用于存放操作数和指针。 段寄存器：4个，保存段选择子。 标志寄存器（ FLAGS ）：1个，执行程序的 状态。 指令指针寄存器（IP）：1个，下一条执行指 令的16位指针。
第2章 80X86微处理器
工作过程 从存储器中取出一条指令，执行完所取出的 指令后再去取下一条要执行的指令。一般CPU和 总线工作过程如下：
CPU
取指1
执行1
取指2
执行2
取指3
执行3
t
总线 （BUS）
忙 空闲 忙 空闲 忙 空闲
t
8086具有流水线操作，大大提高了总线的 使用，工作过程如下图所示：
EU
执行1 执行2 执行3 执行4 执行5
外部 总线
暂存寄存器
ALU 标志寄存器 执行部件（EU）
控制 电路
队列总线 ６字节指令队列 指令队列缓冲器
总线接口部件（BIU）
1.执行部件 (EU):
由一组16位的通用寄存器、一个16位的算术 逻辑运算部件ALU,状态标志寄存器F（Flag),暂 存器,EU控制部件组成。
主要功能:
1)从指令队列中取指令代码,通过EU控制系统将指 令译码成微控信号,发出相应的控制操作命令给各 功能部件。 2)通过ALU对操作数进行算术、逻辑运算,将运算结 果通过内部总线传送到指点寄存器,并根据结果设 置状态标志寄存器的相应位。 3)可向BIU发出命令并提供数据的有效地址。
偶数时，PF=1,否则PF=0。
辅助进位标志AF:D3向D4有进位和借位时AF=1，
否则AF=0。
状态标志
零标志ZF：当指令执行结果为0时，ZF=1，否则ZF=0。
符号标志SF：当指令执行结果使最高位为1时，SF=1
（表示负数），否则SF=0（表示正数）。
溢出标志OF：指令执行结果超过8位(-128~+127)或16
8088
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
第二章 80X86微处理器的结构
第二章80X86微处理器的结构内容提要：1．8086微处理器基本结构2．8086微处理器寄存器结构3．8086微处理器引脚功能4．8086微处理器存储器和I/O组织5．8086最小/最大模式系统总线的形成6．8086CPU时序7．从80286到奔腾微处理器的结构学习目标：1．掌握8086/88微处理器CPU基本结构、寄存器结构及作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成；2．理解8086/88微处理器存储器读/写时序；3．了解80X86系列其他微处理器的结构等。
重点：1．8086微处理器的组成及其寄存器结构；2．8086微处理器的存储器和I/O组织难点：8086微处理器的存储器和I/O组织学时：102．1 8086/8088微处理器的基本结构1．基本性能指标16位微处理器；采用高速运算性能的HMOS工艺制造，芯片上集成了2.9万只晶体管；使用单一的+5V电源，40条引脚双列直插式封装；时钟频率为5MHz~10MHz，基本指令执行时间为.3ns~0.6ns8086有16根数据线和20根地址线，可寻址的地址空间达1MB8086可以和浮点运算器、I/O处理器或其他处理器组成多处理器系统，从而极大地提高了系统的数据吞吐能力和数据处理能力。
2．8086/8088微处理器的结构（1）总线接口部件BIU8086/8088总线接口部件BIU由以下六个部分组成：●20位地址加法器●4个16位段地址寄存器：代码段寄存器CS、数据段寄存器DS、堆栈段寄存器SS和附加段寄存器ES●1个16位指令指针寄存器IP●内部寄存器(用于通信、暂存)●输入输出总线控制电路●1个6字节指令队列缓冲器功能及工作过程：总线接口部件的功能是负责与存储器、I/O接口传送信息。
主要工作过程如下：●当指令队列中出现两个以上的指令字节空隙（8086是1个字节空隙）时，BIU会自动按CS和IP值所形成的20位实际物理地址对应的程序存储器单元中取指令字节●一次从程序存储器中取两个指令字节，顺序存放在指令队列寄存器中●由EU从队列指令中取走位于前列的指令，若指令需要在内存单元中读取数据，此时根据EU的请求在BIU中形成一个20位的存放数据的实际物理地址●CPU从物理地址单元中取得操作数，经BIU送到内部的运算部件（ALU）数据总线，再由EU执行响应操作●根据指令的性质，若需要，再由EU提出请求，将运算结果写入由BIU所指出的内存单元或者I/O端口中（2）执行部件EU8086和8088的执行部件EU的具体结构都是相同的，包含以下六个部分：●4个16位的通用寄存器组（AX、BX、CX、DX）●4个16位的专用寄存器（BP、SP、SI、DI）●1个16位的算术逻辑单元（ALU）●1个16位的状态标志寄存器●1个数据暂存寄存器●执行部件的控制电路功能及工作过程：●EU从BIU的指令队列中取出指令代码●由EU控制电路的译码器对指令进行译码后执行指令所规定的全部功能●执行指令所得结果或执行指令所需的数据，都由EU向BIU发出命令，对存储器或I/O接口进行读/写操作●反映本次操作结果的状态写入到响应的状态寄存器（3）EU和BIU的关系从上面的操作过程可以看出EU只负责执行指令，BIU则负责取指令，读出操作数和写入结果。
[计算机硬件及网络]第02章8086系列结构微处理器
![[计算机硬件及网络]第02章8086系列结构微处理器](https://img.taocdn.com/s3/m/85dd909aa45177232e60a2ef.png)
❖9、CLK时钟（输入，19 要求频率为：8086-2：8MHZ
2021/8/27
9
• 10、TEST：测试信号（输入，第23脚） 执行WAIT指令，CPU处于空转等待，当 TEST有效时，结束等待状态。
• 11、RESET：复位信号（输入，21脚） 标志寄存器、IP、CS、ES、SS、DS和指 令队列清零，CS置为FFFFH。
第2章 80x86系列结构微处理器与8086
2.1 80x86系列微处理器8086 的 延伸 2.2 8086的功能结构 2.3 8086微处理器的执行环境
2021/8/27
1
2.1 80x86系列微处理器是8086的延伸
• IA-32结构的发展历史。 • 8086 • 80386 • Intel 386处理器是IA-32结构系列中的第一个32位处理器。 • 80486
•
S4
S3
0
0
0
1
1
0
1
1
使用ES
使用SS 使用CS 使用DS
2021/8/27
7
❖5、BHE/S7（输出，三态，34） T1状态：D15—D8有效， T2、T3、TW、T4：为S7信号，在8086中无意义。 BHE和A0区分数据格式：
BHE A0
操作
数据引脚
0
0 从偶地址写一个字
AD15~AD0
物理地址：A0000 H ~ AFFFF H
2021/8/27
23
4、6字节的指令队列
指令队列共六字节，总线接口部件BIU从内存取指令，取来的总是 放在指令队列中
执行部件EU从指令队列取指令，并执行 8086执行转移指令时，指令队列怎样变化？
大工计算机原理-第2章 微处理器80X86结构
第2章微处理器80X86结构带颜色的记忆，就可以了！灰色的参考！●计算机体系结构是连接硬件和软件的一门学科，它研究的内容不但涉及计算机硬件，也涉及计算机软件。
参考：推出8088的目的是为了兼容以前的8位微型机。
8086/8088CPU二者的体系结构类似，其指令系统、指令编码格式、寻址方式都完全相同，软件上完全兼容。
8086/8088均采用了流水线处理技术在8位微处理器中，每条指令执行完成后CPU必须等到下条指令取出来后才能执行。
执行指令的过程中，总线和CPU轮流空闲，取指令时CPU空闲，执行指令时总线空闲，执行指令时间长，效率低。
在16位微处理器中，8086微处理器首先采用了预取指令技术，提前把指令从存储器中取到微处理器中，每次执行指令的时候直接在微处理器内部就可以获得指令，从而大大提高微处理器的性能。
预取指令技术是通过设置预取指令缓冲队列来实现的。
8086CPU工作顺序是：取指令、执行指令同时进行，并行工作。
（我给你的动画中就能体现）●8086微处理器内部结构请对照上图，理解并记忆8086微处理器内部(编程)结构（a）组成IP值。
(小心填空))），用于存●8086/8088微处理器由于受当时制造工艺的限制，部分管脚采用了分时复用的方式。
20根地址线/16根数据线分时复用，先传地址，后传数据。
根据所连的存储器和外设规模的不同，使它们可以在两种模式下工作：最小模式：只有一个8086/8088微处理器。
当把8086的33脚MN/MX接+5V时，8086 CPU就处于最小模式。
最大模式：有两个或两个以上的CPU，一个为主处理器8086/8088，另一个为协处理器8087/8089。
当把8086的33脚MN/MX接地时，这时的系统处于最大模式。
●T状态（时钟周期）：CPU处理动作的最小单位是T状态（时钟周期）（小心填空）●一个最基本的总线周期由4个时钟周期（T状态）组成（小心填空）,由主频决定。
例如8086的主频为5MHz，1个时钟周期就是200ns。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一、二章 概述 80x86系列结构微处理器与8086
一、填空
1、8086的指令地址由（CS ）和（IP ）决定。
堆栈操作的地址由（SS ）和（SP ）决定。
2、8086的段地址和偏移量必须通过（地址加法器）产生20位物理地址。
3、8086地址加法器的作用是将（段寄存器左移4位与16位偏移量 ）相加以后产生所需的（20 ）位物理地址。
因此，8088可直接寻址（1M ）字节。
4、8086的段寄存器是（16 ）位的寄存器。
5、8086访问4个当前段时，代码段、数据段及堆栈段的偏移量分别由（IP ）、（由寻址方式决定的16位偏移量 ）和（SP ）提供。
6、将（微处理器 ）、（存储器 ）和（I/O 接口电路 ）结合在一起，才是微型计算机。
7、在8086中，由于BIU 和EU 分开，所以（取指令）和（执行指令）可以重叠操作，提高了CPU 的利用率。
8、8086的BIU 负责（取指令和操作数），EU 部分负责（执行指令）。
9、8086为16位CPU 。
他的内部为（16）位结构，数据总线为（16）位宽度。
10、字符A 的ASCII 码为41H , 字符a 的ASCII 码为( 61H )。
11、11000110为二进制补码, 该数的十进制原码为( -58 )。
12、8086CPU 的4个16位数据寄存器名为( AX,BX,CX,DX )。
13、若SS = 3240H, SP = 2000H, 栈顶的物理地址为( 34400H )。
二、判断
1、微型计算机都是以微处理器为基础进行设计的。
（√）
2、8086访存空间超过64KB 时，必须修改段寄存器的值。
（√）
3、8086的数据可以存放在几个不连续的段中。
（√）
4、8086访问当前段时，每段的最大长度取决于偏移量寄存器的位数。
（√）
5、编程时，CPU 中所有内部寄存器都可以作为数据寄存器使用。
（×）
6、8086中，取指令和执行指令可以重叠操作。
（√）
7、8086是一种16位微处理器。
(√)
8、字符"e"的ASCII 码是1100101B 。
(√) 9、8086 CPU 执行两异号数相加运算溢出标志位OF 一定为0。
(√) 10、8086CPU 和8088CPU 的地址线的数量不一样。
(×) 11、16位机即指该机CPU 的数据线为16条。
(√) 三、问答题 1、8086访问存储器时，当前访问的段有几个？当前可访问的字节最多有多少？ 答：（1）4个段；
（2）256K 字节。
2、画图说明，在8086内部怎样形成20位物理地址？ 答：（1）20位物理地址的形成如下图所示： （2）段寄存器内容左移4位与16位偏移量相加，形成20位物理地址。
3、8086被复位后，寄存器Flag 、
IP 、CS 的内容分别什么？ 偏移地址 段地址 段寄存器
加法器
物 理 地 址
答：Flag、IP、CS的内容分别是0000 、0000 、FFFFH 。
4、8086/8088的EU与BIU各表示什么含义？各自的功能是什么？
答：（1）EU是8086/8088微处理器的执行部件，BIU是8086/8088微处理器的总线接口部件。
（2）EU的功能是执行指令，BIU的功能是使8086/8088微处理器与片外存储器或I/O接口电路进行数据交换。
5、8086/8088微处理器内部有那些寄存器，它们的主要作用是什么？
答：执行部件有8个16位寄存器，AX、BX、CX、DX、SP、BP、DI、SI。
AX、BX、CX、DX一般作为通用数据寄存器。
SP为堆栈指针存器，BP、DI、SI在间接寻址时作为地址寄存器或变址寄存器。
总线接口部件设有段寄存器CS、DS、SS、ES和指令指针寄存器IP。
段寄存器存放段地址，与偏移地址共同形成存储器的物理地址。
IP的内容为下一条将要执行指令的偏移地址，与CS共同形成下一条指令的物理地址。
6、8086对存储器的管理为什么采用分段的办法？
答：8086是一个16位的结构，采用分段管理办法可形成超过16位的存储器物理地址，扩大对存储器的寻址范围(1MB，20位地址)。
若不用分段方法，16位地址只能寻址64KB空间。
7、8086对存储器的管理为什么采用分段的办法？
答：8086是一个16位的结构，采用分段管理办法可形成超过16位的存储器物理地址，扩大对存储器的寻址范围(1MB，20位地址)。
若不用分段方法，16位地址只能寻址64KB空间。
8、在8086中，逻辑地址、偏移地址、物理地址分别指的是什么？具体说明。
答：逻辑地址是在程序中对存储器地址的一种表示方法，由段地址和段内偏移地址两部分组成，如1234H：0088H。
偏移地址是指段内某个存储单元相对该段首地址的差值，是一个16位的二进制代码。
物理地址是8086芯片引线送出的20位地址码，用来指出一个特定的存储单元。
9、给定一个存放数据的内存单元的偏移地址是20C0H，（DS）=0C00EH，求出该内存单元的物理地址。
答：物理地址：320F8H。
10、8086/8088为什么采用地址/数据引线复用技术？
答：考虑到芯片成本，8086/8088采用40条引线的封装结构。
40条引线引出8086/8088的所有信号是不够用的，采用地址/数据线复用引线方法可以解决这一矛盾，从逻辑角度，地址与数据信号不会同时出现，二者可以分时复用同一组引线。
11、8086CPU在内部结构上由哪几部分组成？CPU应具备哪些主要功能？
答：8086CPU在内部结构上由执行部件（EU)和总线接口部件(BIU)组成。
执行部件（EU)负责指令的执行，总线接口部件(BIU)负责8086CPU与存储器之间的信息传输。