eda技术及应用第三版课后答案谭会生
EDA技术与应用课后习题答案
EDA技术与应用课后习题答案EDA技术与应用课后习题答案第一章1-1 EDA技术与ASIC设计和FPGA开发有什么关系? P3~4答：利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASIC 的设计和实现;FPGA和CPLD是实现这一途径的主流器件。
FPGA和CPLD通常也被称为可编程专用IC，或可编程ASIC。
FPGA和CPLD的应用是EDA技术有机融合软硬件电子设计技术、SoC(片上系统)和ASIC设计，以及对自动设计与自动实现最典型的诠释。
1-2与软件描述语言相比，VHDL有什么特点? P6答：编译器将软件程序翻译成基于某种特定CPU的机器代码，这种代码仅限于这种CPU而不能移植，并且机器代码不代表硬件结构，更不能改变CPU的硬件结构，只能被动地为其特定的硬件电路结构所利用。
综合器将VHDL程序转化的目标是底层的电路结构网表文件，这种满足VHDL设计程序功能描述的电路结构，不依赖于任何特定硬件环境;具有相对独立性。
综合器在将VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的“翻译”，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的设计。
l-3什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么? P5 什么是综合? 答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。
有哪些类型? 答：(1)从自然语言转换到VHDL语言算法表示，即自然语言综合。
(2)从算法表示转换到寄存器传输级(RegisterTransport Level，RTL)，即从行为域到结构域的综合，即行为综合。
(3)从RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。
(4)从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。
EDA技术及应用-VHDL版(第三版)(潭会生)第4章
图4.3 Quartus Ⅱ安装时设置授权文件示意图
第4章 常用EDA工具软件操作指南
5．环境变量的设置 有的EDA软件安装好后必须设置环境变量才能正常使用。 同时安装有多个EDA软件，必须修改环境变量才能正常使用。 因此安装好EDA软件后，需要设置或修改环境变量。 环境变量的设置/修改方法是：首先选中【我的电脑】， 用鼠标右点后选中【属性】，在【属性】设置框中选择【高 级】属性；接着在弹出的高级属性设置框中点击【环境变量】 设置项，在弹出的【环境变量】设置框中选择新建环境变量 或编辑【环境变量】；最后输入变量名、变量值。若系统需 设置多个授权文件，则编辑系统变量值时应用“；”分隔各 个授权文件。图4.4是设置环境变量的操作示意图。
第4章 常用EDA工具软件操作指南
END ENTITY CNT10; ARCHITECTURE ART OF CNT10 IS SIGNAL CQI: STD_LOGIC_VECTORபைடு நூலகம்3 DOWNTO 0); BEGIN PROCESS(CLK, CLR, ENA) IS BEGIN IF CLR='1' THEN CQI<="0000"; ELSIF CLK'EVENT AND CLK='1' THEN IF ENA='1' THEN IF CQI="1001" THEN CQI<="0000"; ELSE CQI<=CQI+'1'; END IF; END IF; END IF;
共端控制信号；SEG为数码管的显示驱动端，分别接a～g。
第4章 常用EDA工具软件操作指南
十进制计数器模块CNT10的VHDL程序见例题4.1，其余 两个模块的VHDL程序如下： (1) CTRLS的VHDL源程序。 --CTRLS.VHD LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CTRLS IS PORT(CLK: IN STD_LOGIC; SEL: OUT STD_LOGIC_VECTOR(2 DOWNTO 0)); END ENTITY CTRLS; ARCHITECTURE ART OF CTRLS IS
EDA技术及应用习题参考答案
习题参考答案第2章1．可编程只读存储器PROM、可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL2．EPC型号的存储器3．（1）编程输入（2）编译若编译不成功，需要回到第一步检查编程输入，直到编译成功为止（3）仿真仿真的结果直接反映编程的结果，若结果不正确，也需要返回到第一步，重复前面的过程（4）下载4．FPGA采用SRAM进行功能配置，可重复编程，但系统掉电后，SRAM中的数据丢失。
因此，需在FPGA外加EPROM，将配置数据写入其中，系统每次上电自动将数据引入SRAM中。
CPLD器件一般采用EEPROM存储技术，可重复编程，并且系统掉电后，EEPROM中的数据不会丢失，适于数据的保密。
FPGA器件含有丰富的触发器资源，易于实现时序逻辑，如果要求实现较复杂的组合电路则需要几个CLB结合起来实现。
CPLD的与或阵列结构，使其适于实现大规模的组合功能，但触发器资源相对较少。
5．67．宏单元、PIA、I/O控制块8．MAX7000系列一般采用EEPROM存储技术，可重复编程，并且系统掉电后，EEPROM中的数据不会丢失，适于数据的保密。
但是编写次数有限，编程的速度不快；FLEX10K系列采用SRAM进行功能配置，可重复编程，但系统掉电后，SRAM中的数据丢失。
因此，需在FPGA外加专用配置芯片，将配置数据写入其中，系统每次上电自动将数据引入专用配置芯片中。
第3章1．设计输入、项目编译、仿真和定时分析、编程下载2．（1）原理图输入适合于对系统电路很熟悉的情况或用在对时间特性要求较高的场合；（2）波形图输入适用于时序逻辑和有重复性的逻辑函数；（3）文本输入适用于从逻辑门层次的描述到整个系统的描述。
；（4）层次化输入适用于结构较复杂的系统。
3．优点：（1）支持模块化，底层模块可反复被调用，多个底层模块可由不同的设计者同时使用，提高了设计效率；（2）设计方法比较自由；（3）团队之间的合作方便灵活。
EDA技术及应用(第三版)章 (3)
第3章 VHDL编程基础
(2) 设计要求：VHDL进行电子系统设计时可以不了解电路 的结构细节，设计者所做的工作较少；Verilog和ABEL语言进行 电子系统设计时需了解电路的结构细节，设计者需做大量的工 作。
(3) 综合过程：任何一种语言源程序，最终都要转换成门电 路级才能被布线器或适配器所接受。因此，VHDL语言源程序的 综合通常要经过行为级→RTL级→门电路级的转化，VHDL几乎 不能直接控制门电路的生成。而Verilog语言和ABEL语言源程序 的综合过程要稍简单，即经过RTL级→门电路级的转化，易于控 制电路资源。
第3章 VHDL编程基础
3.2 VHDL程序基本结构
3.2.1 VHDL程序设计举例 当我们使用一个集成电路芯片时，根据数字电子技术
的知识，至少需要了解三个方面的信息：① 该芯片符合什 么规范，是谁生产的，用户是否认可；② 该芯片有多少管 脚，每个管脚是输入还是输出，每个管脚对输入/输出有什 么要求；③ 该芯片各管脚之间的关系，以及能完成什么逻 辑功能。
第3章 VHDL编程基础
第3章 VHDL编程基础
3.1 概述 3.2 VHDL程序基本结构 3.3 VHDL语言要素 3.4 VHDL顺序语句 3.5 VHDL并行语句 3.6 子程序 3.7 程序包 3.8 VHDL描述风格 3.9 基本逻辑电路设计 3.10 状态机的VHDL设计
第3章 VHDL编程基础
第3章 VHDL编程基础
【例3.1】 74LS00的VHDL设计过程。 1．设计思路 根据数字电子技术的知识，我们知道74LS00是一个四2
输入与非门，亦即该芯片有四个2输入与非门组成，因此设 计时可先设计一个2输入与非门MYNAND2，如图3.1(a)所 示，再由四个2输入与非门构成一个整体MY74LS00，如图 3.1(b)所示。
教学课件：《EDA技术及应用—Verilog HDL版》(第三版)谭会生
个模块，且其操作简单，对硬件
环境要求低，运行平台是PC机和 Windows或Windows NT操作系统。 如Xilinx、Altera、Lattice、Actel、 AMD等器件公司都有自己的EDA
模块不仅能接受图形描述输入、 硬件描述语言(HDL)描述输入，还 能接受图文混合描述输入。该子 模块一般包含针对不同描述方式 的编辑器，如图形编辑器、文本 编辑器等，同时包含对应的分析
器。 (2) 设计数据库子模块：该模 块存放系统提供的库单元以及用 户的设计描述和中间设计结果。
的情况是从高层次到低层次的综 合仿真全部由EDA工具自动实现。
专指狭义的EDA技术。
辅助设计PCB-CAD技术(如PROTEL、 ORCAD等)。在广义的EDA技术中， CAA技术和PCB-CAD技术不具备逻
辑综合和逻辑适配的功能，因此 它并不能称为真正意义上的EDA 技术。故作者认为将广义的EDA
技术称为现代电子设计技术更为 合适。
设计过程中可用有关软件进行各 种仿真；④ 系统可现场编程，在 线升级；⑤ 整个系统可集成在一
目标器件不一样；② 性能各有优
劣。
VHDL/Verilog源程序的综合。 Quartus Ⅱ可以直接调用这些第 三方工具。同样，Quartus Ⅱ具
备仿真功能，但也支持第三方的 仿真工具，如Modelsim。此外， Quartus Ⅱ为Altera DSP开发包进
行系统模型设计提供了集成综合 环境，它与MATLAB和DSP Builder 结合可以进行基于FPGA的DSP系 统开发，是DSP硬件系统实现的 关键EDA工具。Quartus Ⅱ还可与
eda技术及应用课后习题答案
eda 技术及应用课后习题答案【篇一：eda 技术实用教程(第四版)》习题答案】ss=txt>1 习题1- 1 eda 技术与asic 设计和fpga 开发有什么关系？fpga 在asic 设计中有什么用途？p3~41- 2 与软件描述语言相比，vhdl 有什么特点? p6l- 3 什么是综合?有哪些类型? 综合在电子设计自动化中的地位是什么? p51- 4 在eda 技术中，自顶向下的设计方法的重要意义是什么? p7~101- 5 ip 在eda 技术的应用和发展中的意义是什么? p22~141- 6 叙述eda 的fpga/cpld 设计流程，以及涉及的eda 工具及其在整个流程中的作用。
(p11~13)2 习题2- 1 olmc (输出逻辑宏单元)有何功能? 说明gal 是怎样实现可编程组合电路与时序电路的。
p34~362- 2 什么是基于乘积项的可编程逻辑结构? p33~34 ，40 什么是基于查找表的可编程逻辑结构? p40~412- 3 fpga 系列器件中的lab 有何作用? p43~452- 5 解释编程与配置这两个概念。
p582- 6 请参阅相关资料，并回答问题：按本章给出的归类方式，将基于乘积项的可编程逻辑结构的pld 器件归类为cpld ；将基于查找表的可编程逻辑结构的pld 器什归类为fpga ，那么，apex 系列属于什么类型pld 器件? max ii 系列又属于什么类型的pld 器件?为什么? p54~563 习题3- 1 画出与以下实体描述对应的原理图符号元件: entity buf3s is -- 实体1: 三态缓冲器port(input:in std_logic; -- 输入端enable:in std_logic; -- 使能端output:out std_logic); -- 输出端end buf3s ;entity mux21 is -- 实体2: 2 选1 多路选择器port(in0, in1,sel: in std_logic; output:out std_logic);3- 2 图3-16 所示的是4 选1 多路选择器,试分别用if_then 语句和case 语句的表达方式写出此电路的vhdl 程序,选择控制信号s1 和s0 的数据类型为std_logic_vector; 当s1='0',s0=；'s01'='0',s0= ；'1' s1 =' 1' ,s0=和Sf='1' ,s0=时，分别执行y=a、y=b、y=c、y=d。
EDA技术综合应用设计基础EDA技术综合应用实例与分析谭会生-PPT课件
第1章 EDA技术综合应用设计基础
1.2.3 实现方法 1．硬件描述语言编程实现法 硬件描述语言编程实现法就是用VHDL等硬件描述
语言来表达自己的设计思想，并使用EDA工具提供的 文本编辑器以文本的方式进行设计输入的一种实现方法。
第1章 EDA技术综合应用设计基础
2．原理图设计实现法 原理图设计实现法就是用原理图表达自己的设计思 想，并使用EDA工具提供的图形编辑器以原理图的方 式进行设计输入的一种实现方法。 3．参数可设置兆功能块实现法 参数可设置兆功能块实现法就是设计者可以根据 实际电路的设计需要，选择LPM (Library of Parameterized Moduels，参数可设置模块库，简称LPM) 库中的适当模块，并为其设定适当的参数以满足自己 设计需要的一种实现方法。
(2) “CPLD/FPGA+MCU”系统：综合应用EDA技术 与单片机技术，将自行开发的“CPLD/FPGA+MCU”作 为电子系统、控制系统、信息处理系统的主体。
(3) “CPLD/FPGA+专用DSP处理器”系统：将EDA 技术与DSP专用处理器配合使用，用“CPLD/FPGA+ 专用DSP处理器”构成一个数字信号处理系统的整体。
第1章 EDA技术综合应用设计基础
4．软的或硬的IP核实现法 软的或硬的IP核实现法就是在大型系统的设计中， 对于某些功能模块的设计可通过调用已经购买的有关 公司或电子工程技术人员的软的或硬的IP(知识产权)核 来实现。
第1章 EDA技术综合应用设计基础
1.2.4 组成模型 1．模块模型 在VHDL的设计中，最常用的方法就是将数字系统
随着EDA技术的深入发展和EDA技术软硬件性能价 格比的不断提高， EDA技术的应用将向广度和深度两 个方面发展。根据利用EDA技术所开发的产品的最终 主要硬件构成来分，作者认为，EDA技术的应用发展 将表现为如下几种形式：
EDA技术及应用—Verilog HDL版(第三版) (1)
第2章 大规模可编程逻辑器件
(4) 封装代码。如Altera公司的EPM7128SLC84中的LC， 表示采用PLCC封装(Plastic Leaded Chip Carrier，塑料方形扁 平封装)。PLD封装除PLCC外，还有BGA(Ball Grid Array， 球形网状阵列)、C/JLCC(Ceramic /J-Leaded Chip Carrier,)、 C/M/P/TQFP(Ceramic/Metal/Plastic/Thin Quard Flat Package)、 PDIP/DIP(Plastic Double In line Package)、PGA(Ceramic Pin Grid Array)等，多以其缩写来描述，但要注意各公司稍有差 别，如PLCC，Altera公司用LC描述，Xilinx公司用PC描述， Lattice公司用J来描述。
第2章 大规模可编程逻辑器件
2.1.1 PLD的发展进程
最早的可编程逻辑器件出现在20世纪70年代初，主要是 可编程只读存储器(PROM)和可编程逻辑阵列(PLA)。20世 纪70年代末出现了可编程阵列逻辑(Programmable Array Logic，简称PAL)器件。20世纪80年代初期，美国Lattice公 司推出了一种新型的PLD器件，称为通用阵列逻辑(Generic Array Logic，简称GAL)，一般认为它是第二代PLD器件。 随着技术进步，生产工艺不断改进，器件规模不断扩大，逻 辑功能不断增强，各种可编程逻辑器件如雨后春笋般涌现， 如PROM、EPROM、EEPROM等。
第2章 大规模可编程逻辑器件
采用ISP技术之后，硬件设计可以变得像软件设计那样灵活 而易于修改，硬件的功能也可以实时地加以更新或按预定的 程序改变配置。这不仅扩展了器件的用途，缩短了系统的设 计和调试周期，而且还省去了对器件单独编程的环节，因而 也省去了器件编程设备，简化了目标系统的现场升级和维护 工作。
EDA技术及应用-VHDL版(第三版)(潭会生)第7章详解
第7章 EDA技术实验
CLK CLR ENA
CNT10
CLK
U0
CLR
ENA
CQ[3..0] CO
DOUT[3..0] S0
CNT10
CLK
U1
CLR
ENA
CQ[3..0] CO
DOUT[7..4] S1
CNT10
CLK CLR ENA
U2 CQ[3..0] CO
DOUT[11..8] S2
CNT10 U3
第7章 EDA技术实验
ห้องสมุดไป่ตู้验证清零功能
验证使能有效
验证计数功能
预计可能结果
图7.2 CNT10仿真输入设置及可能结果估计图
第7章 EDA技术实验
4) 管脚锁定文件 根据图7.1所示的CNT9999电路原理图，本设计实体的 输入有时钟信号CLK、清零信号CLR和计数使能信号ENA， 输出为DOUT[15..0]，据此可选择实验电路结构图NO.0，对 应实验模式0。 根据图7.5所示的实验电路结构图NO.0和图7.1确定引脚 的锁定。选用EPM7128S-PL84芯片，其引脚锁定过程如表 7.1所示，其中CLK接CLOCK2，CLR接键3，ENA接键4， 计数结果DOUT[3..0]、DOUT[7..4]、DOUT[11..8]、 DOUT[15..12]经外部译码器译码后，分别在数码管1、数码 管2、数码管3、数码管4上显示。
第7章 EDA技术实验
3．实验要求 (1) 画出系统的原理框图，说明系统中各主要组成部分 的功能。 (2) 编写各个VHDL源程序。 (3) 根据系统的功能，选好测试用例，画出测试输入信 号波形或编好测试程序。 (4) 根据选用的EDA实验开发装置编好用于硬件验证的 管脚锁定表格或文件。 (5) 记录系统仿真、逻辑综合及硬件验证结果。 (6) 记录实验过程中出现的问题及解决办法。
EDA技术课后答案
EDA习题第一章1.1 EDA的英文全称是什么？EDA的中文含义是什么？答：EDA即Electronic Design Automation的缩写，直译为：电子设计自动化。
1.2 什么叫EDA技术？答：EDA技术有狭义和广义之分，狭义EDA技术就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术，或称为IES/ASIC自动设计技术。
1.3 利用EDA技术进行电子系统的设计有什么特点？答：①用软件的方式设计硬件；②用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的；③设计过程中可用有关软件进行各种仿真；④系统可现场编程，在线升级；⑤整个系统可集成在一个芯片上，体积小、功耗低、可靠性高。
1.4 从使用的角度来讲，EDA技术主要包括几个方面的内容？这几个方面在整个电子系统的设计中分别起什么作用？答：EDA技术的学习主要应掌握四个方面的内容：①大规模可编程逻辑器件；②硬件描述语言；③软件开发工具；④实验开发系统。
其中，硬件描述语言是重点。
对于大规模可编程逻辑器件，主要是了解其分类、基本结构、工作原理、各厂家产品的系列、性能指标以及如何选用，而对于各个产品的具体结构不必研究过细。
对于硬件描述语言，除了掌握基本语法规定外，更重要的是要理解VHDL的三个“精髓”：软件的强数据类型与硬件电路的惟一性、硬件行为的并行性决定了VHDL语言的并行性、软件仿真的顺序性与实际硬件行为的并行性；要掌握系统的分析与建模方法，能够将各种基本语法规定熟练地运用于自己的设计中。
对于软件开发工具，应熟练掌握从源程序的编辑、逻辑综合、逻辑适配以及各种仿真、硬件验证各步骤的使用。
《EDA技术实用教程》部分习题解答
《EDA技术实用教程》部分习题解答一、基本概念1—1 EDA技术与ASIC设计和FPGA开发有什么关系？P3~4答:利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASIC的设计和实现；FPGA和CPLD 是实现这一途径的主流器件。
FPGA和CPLD通常也被称为可编程专用IC,或可编程ASIC。
FPGA和CPLD的应用是EDA技术有机融合软硬件电子设计技术、SoC（片上系统)和ASIC设计,以及对自动设计与自动实现最典型的诠释。
1—2与软件描述语言相比,VHDL有什么特点? P6答:编译器将软件程序翻译成基于某种特定CPU的机器代码，这种代码仅限于这种CPU而不能移植，并且机器代码不代表硬件结构，更不能改变CPU的硬件结构，只能被动地为其特定的硬件电路结构所利用。
综合器将VHDL程序转化的目标是底层的电路结构网表文件，这种满足VHDL设计程序功能描述的电路结构，不依赖于任何特定硬件环境；具有相对独立性.综合器在将VHDL（硬件描述语言）表达的电路功能转化成具体的电路结构网表过程中,具有明显的能动性和创造性，它不是机械的一一对应式的“翻译"，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的设计。
l-3什么是综合?有哪些类型？综合在电子设计自动化中的地位是什么? P5什么是综合? 答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。
有哪些类型?答：（1)从自然语言转换到VHDL语言算法表示，即自然语言综合。
(2）从算法表示转换到寄存器传输级（RegisterTransport Level，RTL），即从行为域到结构域的综合，即行为综合。
（3）从RTL级表示转换到逻辑门（包括触发器）的表示,即逻辑综合.（4)从逻辑门表示转换到版图表示（ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。
EDA技术与应用课后习题答案（2）
EDA技术与应用课后习题答案（2）EDA技术与应用课后习题答案大全END IF;END PROCESS;PR02:PROCESS(s1)BEGINIF s1=”0” THEN outy<=a1;ELSE outy<=tmp;END IF;END PROCESS;END ARCHITECTURE ONE;END CASE;4-4.下图是一个含有上升沿触发的D触发器的时序电路，试写出此电路的VHDL设计文件。
4-4.答案LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY MULTI ISPORT(CL:IN STD_LOGIC; --输入选择信号CLK0:IN STD_LOGIC; --输入信号OUT1:OUT STD_LOGIC);--输出端END ENTITY;ARCHITECTURE ONE OF MULTI ISSIGNAL Q : STD_LOGIC;BEGINPR01: PROCESS(CLK0)BEGINIF CLK ‘EVENT AND CLK=’1’THEN Q<=NOT(CL OR Q);ELSEEND IF;END PROCESS;PR02: PROCESS(CLK0)BEGINOUT1<=Q;END PROCESS;END ARCHITECTURE ONE;END PROCESS;4-5.给出1位全减器的VHDL描述。
要求：(1) 首先设计1位半减器，然后用例化语句将它们连接起来，图3-32中h_suber是半减器，diff是输出差，s_out是借位输出，sub_in 是借位输入。
(2) 以1位全减器为基本硬件，构成串行借位的8位减法器，要求用例化语句来完成此项设计(减法运算是 x – y - sun_in = diffr) 4-5.答案底层文件1：or2a.VHD实现或门操作LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY or2a ISPORT(a,b:IN STD_LOGIC;c:OUT STD_LOGIC);END ENTITY or2a;ARCHITECTURE one OF or2a ISBEGINc <= a OR b;END ARCHITECTURE one;底层文件2：h_subber.VHD实现一位半减器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY h_subber ISPORT(x,y:IN STD_LOGIC;diff,s_out::OUT STD_LOGIC);END ENTITY h_subber;ARCHITECTURE ONE OF h_subber ISSIGNAL xyz: STD_LOGIC_VECTOR(1 DOWNTO 0); BEGINxyz <= x & y;PROCESS(xyz)BEGINCASE xyz ISWHEN "00" => diff<='0';s_out<='0';WHEN "01" => diff<='1';s_out<='1';WHEN "10" => diff<='1';s_out<='0';WHEN "11" => diff<='0';s_out<='0';WHEN OTHERS => NULL;END CASE;END PROCESS;END ARCHITECTURE ONE;顶层文件：f_subber.VHD实现一位全减器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY f_subber ISPORT(x,y,sub_in:IN STD_LOGIC;diffr,sub_out:OUT STD_LOGIC);END ENTITY f_subber;ARCHITECTURE ONE OF f_subber IS COMPONENT h_subberdiff,S_out:OUT STD_LOGIC);END COMPONENT;COMPONENT or2aPORT(a,b:IN STD_LOGIC;c:OUT STD_LOGIC);END COMPONENT;SIGNAL d,e,f: STD_LOGIC;BEGINu1: h_subber PORT MAP(x=>x,y=>y,diff=>d,s_out=>e);u2: h_subber PORT MAP(x=>d,y=>sub_in,diff=>diffr,s_out=>f);u3: or2a PORT MAP(a=>f,b=>e,c=>sub_out);END ARCHITECTURE ONE;END ARCHITECTURE ART;4-6.根据下图，写出顶层文件MX3256.VHD的VHDL设计文件。
EDA技术及应用(第三版)章 (3)
第6章 VHDL设计应用实例
此乘法器的优点是节省芯片资源，它的核心元件只是 一个8位加法器，其运算速度取决于输入的时钟频率。若时 钟频率为100 MHz，则每一运算周期仅需80 ns。而若利用 备用最高时钟，即12 MHz晶振的MCS-51单片机的乘法指 令进行8位乘法运算，则仅单指令的运算周期就长达4 μs。 因此，可以利用此乘法器或相同原理构成的更高位乘法器 完成一些数字信号处理方面的运算。
A4: IN STD_LOGIC_VECTOR(3 DOWNTO 0); B4: IN STD_LOGIC_VECTOR(3 DOWNTO 0); S4: OUT STD_LOGIC_VECTOR(3 DOWNTO 0); CO4: OUT STD_LOGIC);
--4位二进制并行加法器 --低位来的进位 --4位加数 --4位被加数 --4位和 --进位输出
第6章 VHDL设计应用实例
6.2 8位乘法器的设计
1．系统设计思路 纯组合逻辑构成的乘法器虽然工作速度比较快，但占 用硬件资源多，难以实现宽位乘法器，而基于PLD器件外 接ROM九九表的乘法器则无法构成单片系统，也不实用。 这里介绍由8位加法器构成的以时序逻辑方式设计的8位乘 法器，此乘法器具有一定的实用价值。其乘法原理是：乘 法通过逐项位移相加原理来实现，从被乘数的最低位开始， 若为1，则乘数左移后与上一次和相加；若为0，则左移后 以全零相加，直至被乘数的最高位。从图6.7的逻辑图上可 以清楚地看出此乘法器的工作原理。
--与门开关
DIN: IN STD_LOGIC_VECTOR (7 DOWNTO 0); --8位输入
DOUT: OUT STD_LOGIC_VECTOR (7 DOWNTO 0)); --8位输出
《EDA技术》课程标准
《EDA技术》课程标准课程代码：B07024413课程类别：必修课授课系（部）：自动化工程系学分学时：62一、课程定位《EDA技术》课程是应用电子技术专业的一门必修专业课程，也是一门实用技术骨干课程，它对培养学生的工程思维能力和解决问题的能力具有重要作用。
通过本课程的学习可以使学生较系统地掌握单片机C语言的编程方法，掌握单片机的基本原理、接口和应用技术，熟悉单片机技术在工业控制中的应用，可以培养和锻炼学生动手操作和技术创新的能力，使得学生能紧跟计算机技术的发展脚步，为将来从事工业领域相关工作，尤其是自动控制以及应用电子产品的检测和维修奠定坚实的基础，为将来进行各种智能化产品的设计开发提供技术准备。
二、课程目标本课程是应用电子技术专业的专业课，要求学生通过本课程的学习和实验，初步掌握常用EDA工具的使用方法、FPGA的开发技术以及VHDL语言的编程方法。
能比较熟练地使用QuartusII等常用EDA软件对FPGA和CPLD作一些简单电路系统的设计。
1.知识目标（1）理解EDA技术的基本工作流程和原理；（2）掌握EDA应用软件的基本使用方法；（3）掌握EDA设计软件的设计流程；（4）培养学生利用现代EDA 技术进行电子产品设计的能力。
2.能力目标（1）培养学生谦虚、好学的能力（2）培养学生勤于思考、做事认真的良好风气（3）培养学生自学能力与自我发展能力（4）培养学生创新能力（5）培养学生良好的职业道德3.素质目标（1）培养学生的沟通能力及团队的协作精神。
（2）培养学生分析问题、解决问题的能力。
（3）培养学生勇于创新、敬业乐业的工作作风。
（4）培养学生的自我管理、自我约束的能力。
（5）培养学生的环保意识、质量意识、安全意识。
三、课程设计1、设计思想教学内容框架本课程以EDA技术的的软硬件内容构成，从功能实现的方向按照循序渐进的原则来逐步展开，通过设计五个教学项目来体现以FPGA为核心的EDA技术的结构及原理。
EDA技术及应用(第三版)章 (2)
第5章 EDA实验开发系统
(3) 在BL6的监控程序中安排了多达11种形式各异的信息 矢量分布，即“电路重构软配置”。由此可见，虽然GW48系 统从硬件结构上看，是一个完全固定下来的实验系统，但其 功能结构却等同于11套接口迥异的实验系统。
(4) BL3：此模块主要是由一目标芯片适配座以及上面的 CPLD/FPGA目标芯片和编程下载电路构成。通过更换插有不 同型号目标器件的目标板，就能对多种目标芯片进行实验。
(2) 能提供足够的CPLD/FPGA输出信号驱动显示模块， 包括数码管或液晶显示、发光管显示、声响显示等，对于 数码管的显示应具有7段直显、外部译码后显示以及数据动 态扫描显示。
第5章 EDA实验开发系统
(3) 主系统应用了“多任务重配置Reconfiguration”技术， 可通过控制按键随意改变系统的硬件连接结构，以满足不 同实验和开发设计的应用需要。
扬3
扬2
VGA 扬扬扬扬 J6
J4
扬扬扬扬扬
D1
B3 VGA 扬扬扬扬扬扬
B4 RS-232 扬扬扬扬
B8 扬扬扬扬扬扬
RS-232 扬扬扬扬
J8
扬扬扬扬扬
SW10 扬扬扬扬
扬
D9
扬扬扬扬扬扬扬
CLOCK0 扬扬扬 扬扬扬 扬扬扬
扬1
JP1A JP1B
JP1C
扬扬扬扬扬扬
第5章 EDA实验开发系统
Lattice、Xilinx、Altera、Vantis、Atmel和Cypress等世界六大 PLD公司的各种ISP编程下载方式或现场配置的CPLD/FPGA 系列器件进行实验或开发。其主系统板与目标芯片板采用接 插式结构，动态电路结构自动切换工作方式，含可自动切换 的12种实验电路结构模式。
《EDA技术及应用》课后题解
单元一EDA技术概述1.什么是EDA技术？EDA技术的基本特征是什么？答：EDA（Electronic Design Automation，电子设计自动化）技术是电子设计工程师在计算机上完成电路的功能设计、逻辑设计、性能分析、时序测试直至PCB（印制电路板）的自动设计等。
EDA技术的基本特征是采用高级语言描述，具有系统级仿真和综合能力。
2.可编程逻辑器件有什么特点？有哪些可编程资源？答：可编程逻辑器件的主要特点1.缩短研制周期2.降低设计成本3.提高设计灵活性3.写出Altera器件中的下列英文缩写的中文含义。
LE LAB PIA EAB答：LE：逻辑单元LAB：逻辑阵列块PIA：可编程连线阵列EAB：嵌入式阵列块4.简述可编程逻辑器件的发展趋势。
答：可编程逻辑器件未来的发展将呈现以下几个方面的趋势：1）向高密度、大规模的方向发展2）向系统内可重构的方向发展3）向低电压、低功耗的方向发展4）向高速可预测延时器件的方向发展5）向混合可编程技术方向发展单元二可编程逻辑器件的设计与开发1.简述可编程逻辑器件的一般设计过程。
答：CPLD/FPGA器件的设计流程一般分为设计输入、设计实现、设计校验和编程下载4个步骤。
2.试比较可编程逻辑器件设计的常用输入方式。
答：1）原理图输入原理图是图形化的表达方式，它是利用软件中所提供的元件符号和连线来描述设计。
其特点是比较直观，便于进行接口设计和引脚锁定，容易实现仿真，便于信号的观察和电路的调整，系统运行速率较高，但当描述复杂电路时则比较烦琐。
2）硬件描述语言输入硬件描述语言输入是采用文本方式描述设计，这种方式的描述范围较宽，从简单的门电路到复杂的数字系统均可描述。
特别是在描述复杂设计时，非常简洁。
但这种描述方式不适合描述接口和连接关系，并且该输入方式必须依赖综合器，只有好的综合器才能把语言综合成优化的电路。
3.列举常用的EDA工具软件，并比较各有什么特点。
答：1）Synplify该软件是由Synplicity公司专为FPGA和CPLD开发设计的逻辑综合工具。
EDA技术与应用课后习题答案（6）
EDA技术与应⽤课后习题答案（6）EDA技术与应⽤课后习题答案 CLK: IN STD_LOGIC; --状态机⼯作时钟 EOC: IN STD_LOGIC; --转换状态指⽰，低电平表⽰正在转换 ALE:OUT STD_LOGIC; --8个模拟信号通道地址锁存信号 START:OUT STD_LOGIC; --转换开始信号 OE:OUT STD_LOGIC; --数据输出三态控制信号 ADDA:OUT STD_LOGIC; --信号通道最低位控制信号 LOCK0:OUT STD_LOGIC; --观察数据锁存时钟 Q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); --8位数据输出 END ADCINT; ARCHITECTURE behav OF ADCINT IS TYPE states IS(st0,st1,St2,st3,st4); --定义各状态⼦类型 SIGNAL current_state,next_state: states:=st0; SIGNAL REGL: STD_LOGIC_VECTOR(7 DOWNTO 0); SIGNAL LOCK: STD_LOGIC;--转换后数据输出锁存时钟信号 BEGIN ADDA<='1';--当ADDA<='0'，模拟信号进⼊通道IN0;当ADDA<='1'，则进⼊通道INI Q<=REGL;LOCK0<=LOCK; COM: PROCESS(current_state,EOC) BEGIN --规定各状态转换⽅式 CASE current_state IS WHEN st0=> ALE<='0';START<='0';LOCK<='0';OE<='0'; next_state<=st1; --0809初始化 WHEN st1=> ALE<='1';START<='1';LOCK<='0';OE<='0'; next_state<=st2 ;--启动采样 WHEN st2=> ALE<='0';START<='0';LOCK<='0'; OE<='0'; IF(EOC='1') THEN next_state<=st3;--EOC=1表明转换结束 ELSE next_state<=st2; END IF; --转换未结束，继续等待 WHEN st3=> ALE<='0';START<='0';LOCK<='0';OE<='1'; next_state<=st4;--开启OE，输出转换好的数据 WHEN st4=> ALE<='0';START<='0';LOCK<='1';OE<='1';next_state<=st0; WHEN OTHERS=>next_state<=st0; END CASE; END PROCESS COM; REG:PROCESS(CLK) BEGIN IF(CLK'EVENT AND CLK='1') THEN current_state<=next_state; END IF; END PROCESS REG; --由信号current_state将当前状态值带出此进程：REG LATCH1: PROCESS(LOCK) --此进程中，在LOCK的上升沿，将转换好的数据锁⼊ BEGIN IF LOCK='1' AND LOCK'EVENT THEN REGL<=D; END IF; END PROCESS LATCH1; END behav; 8-5在不改变原代码功能的条件下⽤两种⽅法改写例8-2，使其输出的控制信号(ALE、START、OE、LOCK)没有⽑刺。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
eda技术及应用第三版课后答案谭会生【篇一：《eda技术》课程大纲】>一、课程概述1.课程描述《eda技术》是通信工程专业的一门重要的集中实践课，是通信工程专业学生所必须具备的现代电子设计技术技能知识。
eda是电子技术的发展方向，也是电子技术教学中必不可少的内容。
本课程主要介绍可编程逻辑器件在电子电路设计及实现上的应用，介绍电路原理图和pcb图的设计技术。
开设该课程，就是要让学生了解大规模专用集成电路fpga和cpld的结构，熟悉一种以上的硬件描述语言，掌握一种以上的开发工具的使用等，掌握电路原理图和pcb图的现代设计技术与方法，从而提高学生应用计算机对电子电路和高速智能化系统进行分析与设计的能力。
2.设计思路本课程坚持“以学生为中心”的原则，以项目任务驱动的方式，采取理论知识与案例相结合的方式授课，提高学生的学习主动性。
通过必要的理论知识讲授、大量的实践训练和案例分析，培养学生的动手设计和实践能力，掌握eda开发的整个流程和基本技巧。
课程采用演示讲授和实践相结合，边讲边练的方法，让学生切身体会并掌握eda开发产品的流程和方法。
本课程集中2周时间开设，注重实践性，边讲边练，让学生切身体会并掌握eda开发技术。
3.实践要求（1）纪律和安全要求①不得将食物带入实验室，每次实训后请将使用后的废弃物带走。
违反者每次扣罚平时分2分。
②实训期间不得做与实训无关的其他事情，不得大声喧哗或做其他影响实训正常进行的事宜。
违反者每次扣罚平时分2分。
③实训期间，若学生有事不能正常参加实训，须提前以书面形式请假，并按指导教师的安排补做实训。
未经指导教师许可，学生不得任意调换实训时间和实训地点。
违反者每次扣罚平时分4分。
④学生不得以任何理由替代他人进行实训，违者直接取消实训成绩。
⑤学生除操作自己所分配的计算机外，不得操作实验室内其他任何设备。
违者每次扣罚平时分2分。
（2）业务要求实训所使用的软件protel和quartus ii，所有数据均通过服务器中转以及储存在服务器上，所以重启自己所用的电脑不会造成数据丢失。
有时会因为数据流量过大而导致系统无法正常交换数据，影响实训的正常进行，出现这种情况时指导教师会重新启动服务器以恢复系统的正常运行。
在重启服务器期间，学生不得进行任何操作，待教师通知后方可进入系统。
4.本课程与专业人才培养目标的关系4.本课程与其它课程的关系6.学习后的总体目标《eda技术》课程结束后，学生能够掌握本课程所涉及的计算机辅助设计的基本操作和方法，了解eda技术开发流程，并能熟练使用quartus Ⅱ基本操作软件进行简单的数字电路/系统的设计。
在本课程结束时，学生将能够：学习目标1：eda设计流程。
（理解层面）学生通过学习将了解eda工具和基本的设计流程。
学习目标2：数字电路的原理图设计法（知识层面）学生通过学习将掌握数字电路的原理图设计法。
学习目标3：vhdl 基本结构和语法。
（知识层面）学生能够掌握vhdl的基本结构和语法学习目标4：电路的原理图和pcb绘制（应用层面）学生能够掌握电路原理图的绘制和1-2层pcb板的绘制。
学习目标5：数字系统的设计。
（分析、设计、创新层面）学生能够通过分析具体的数字系统的特点，运用所学vhdl语言进行设计，能够采用层次法设计，分模块完成设计调试，最后完成系统的仿真调试和下载。
二、课程要求 1.过程参与本课程主要按照“项目导向—任务驱动”的模式组织情景教学，教学内容设计由多个学习情境构成，学习情境按“由浅入深”来设计任务要求。
以行为目标为主线安排教学，边讲边练，讲练结合，重在能力培养。
2.作业本课程作业共分两大类：一为课程结束后提交的大作业，二为6个任务的设计（见教学安排表）。
大作业（2次）：单片机最小系统电路板的制作和交通灯控制系统设计。
6个任务要求在下一次任务开始前完成，大作业要求在课程结束时完成。
3.教材基本信息（1）《protel dxp电路设计与制版实用教程（第2版）》，李小坚著，人民邮电出版社，2009年01月，9787040263299（2）《eda技术及应用》，张丽华著，机械工业出版社，2013年01月，9787111401124三、实践教学安排表四、相关阅读资料【篇二：《eda技术》教学大纲2011】>课程名称：eda技术，electronic design automation technology 课程性质：专业基础课学分：2.5总学时：45其中，理论学时：27 实验（上机）学时： 18 适用专业：电子信息工程先修课程：数字电子技术，c语言程序设计基础一、教学目的与要求本课程是电类专业的专业基础课，要求学生通过本课程的学习和实验，初步掌握常用eda工具的使用方法、fpga的开发技术以及vhdl语言的编程方法。
能比较熟练地使用quartusii等常用eda软件对fpga和cpld作一些简单电路系统的设计，同时能较好地使用vhdl语言设计简单的逻辑电路和逻辑系统，学会行为仿真、时序仿真和硬件测试技术，为现代eda工程技术的进一步学习，asic器件设计以及超大规模集成电路设计奠定基础。
三、各章主要知识点与教学要求第一章绪论（3学时）第一节 eda技术的涵义第二节 eda技术的发展历程第三节 eda技术的主要内容一、大规模可编程逻辑器件二、硬件描述语言（hdl）三、eda软件开发工具四、eda实验开发系统第四节 eda软件系统的构成第五节 eda工具发展趋势第六节 eda的工程设计流程一、fpga/cpld工程设计流程二、asic工程设计流程第七节数字系统的设计一、数字系统的设计模型二、数字系统的设计方法三、数字系统的设计准则四、数字系统的设计步骤第八节 eda技术的应用展望本章重点： 1、eda技术的特点 2、eda技术的发展及应用 3、数字系统的设计流程本章难点：1、eda技术的主要特点2、asic技术本章教学要求： 1、正确理解eda的概念2、掌握eda技术的特点、应用和发展趋势3、了解eda技术的发展历程4、掌握数字系统的设计流程第二章大规模可编程逻辑器件（3学时）第一节可编程逻辑器件概述一、pld的发展进程二、pld的分类方法三、常用的cpld和fpga标识的含义第二节 altera公司的cpld和fpga器件一、altera公司的cpld和fpga概述二、max系列cpld 结构三、maxii系列cpld结构四、cyclone系列fpga结构五、stratix系列fpga结构第三节 cpld和fpga的编程与配置一、cpld和fpga的编程配置二、cpld和fpga 的下载接口三、cpld器件的编程电路四、fpga器件的编程电路第四节 fpga和cpld的开发应用选择本章重点：1、cpld的结构与工作原理2、fpga的结构与工作原理本章难点： 1、cpld的结构与工作原理 2、fpga的结构与工作原理本章教学要求：1、了解可编程逻辑器件的基本结构、发展和分类2、理解简单pld3、掌握cpld和fpgafpga的结构与工作原4、了解在系统可编程逻辑器件第三章 vhdl编程基础（18学时）第一节概述一、常用硬件描述语言简介二、vhdl的优点三、vhdl程序设计约定第二节 vhdl程序基本结构一、vhdl程序设计举例二、vhdl程序的基本结构三、库、程序包使用说明四、实体描述五、结构体描述六、结构体配置第三节 vhdl语言要素一、vhdl文字规则二、vhdl 数据对象三、vhdl数据类型四、vhdl操作符第四节 vhdl顺序语句一、赋值语句二、转向控制语句三、等待语句四、子程序调用语句五、返回语句六、空操作语句七、其他语句和说明第五节 vhdl并行语句一、进程语句二、块语句三、并行信号赋值语句四、并行过程调用语句五、元件例化语句六、生成语句第六节子程序一、函数二、重载函数三、过程四、重载过程第七节程序包第八节 vhdl描述风格一、行为描述二、数据流描述三、结构描述第九节基本逻辑电路设计一、组合逻辑电路设计二、时序逻辑电路设计三、存储器电路设计第十节状态机的vhdl设计一、状态机的基本结构格功能二、一般状态机的vhdl设计三、摩尔状态机的vhdl设计四、米立状态机的vhdl设计本章实验：quartus ii操作使用（ 3学时）数码管扫描电路设计（ 3学时）本章重点： 1、vhdl程序结构 2、vhdl语言要素 3、vhdl基本描述语句4、组合逻辑电路和时序逻辑电路设计5、状态机和存储器的vhdl设计本章难点：1、程序包的应用和配置2、数据类型转换3、状态机和fifo设计本章教学要求： 1、理解vhdl语言的特点2、掌握vhdl程序的结构、语言要素和语句描述，能够正确书写vhdl程序 3、掌握组合逻辑电路和时序逻辑电路的设计 4、熟悉状态机的应用 5、正确理解存储器电路的设计第四章 vhdl程序设计基础（21学时）第一节电子数字钟一、系统功能分析和模块划分二、分频器和计数器的设计三、数码管动态扫描电路的设计四、顶层电路的分析和设计第二节乒乓球游戏机一、系统功能分析和模块划分二、分频器和计数器的设计三、状态机电路设计四、顶层电路的分析和设计第三节简单电子琴一、系统功能分析和模块划分二、音频控制系统设计三、顶层电路的分析和设计本章实验：数字频率计的设计（ 3 学时）数字秒表的设计（ 3 学时）交通信号灯控制器的设计（ 3 学时）本章重点：1、数字系统的综合设计2、vhdl语言的综合应用本章难点：1、系统模块的划分和设计分析2、顶层电路的描述和编程本章教学要求：1、掌握应用vhdl语言描述不同逻辑功能的电路2、理解数字系统的设计四、成绩与考核方式1、课程总评成绩由平时成绩（30%）和其末考试成绩（70%）组成，其中平时成绩包括作业、实验报告和考勤以及期中考试成绩和单元测验。
2、考核方式采用闭卷理论考试和实验（上机）考试，时间各为120分钟，期末成绩理论占60%，实验（上机）占40%。
五、教材与参考资料1、谭会生、张凡昌编著.eda技术及应用[m]（第三版）.西安：西安电子科技大学出版社，20112、潘松、黄继业编著.eda技术实用教程[m]（第三版）.北京：科学出版社，20063、潘松、黄继业编著.eda技术与vhdl[m]（第2版）.北京：清华大学出版社，2007执笔人：查根龙审定人：查根龙【篇三：eda技术课程设计-脉冲按键电话显示器,】xt>课程设计设计题目：脉冲按键电话显示器系别：班级：一引言1 背景说明eda(electronic design automation,电子设计自动化 )技术正是为了适应现代电子产品设计的要求，吸引多学科最新成果而形成的一门新技术。
利用 eda 进行电子系统设计，具有以下几个特点： (1)用软件的方式设计硬件； (2)用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的； (3)设计过程中可用有关软件进行各种仿真； (4)系统可现场编程，在线升级； (5)整个系统可集成在一个芯片上，体积小，功耗低，可靠性高。