VHDL语言按键去抖动电路的设计
基于VHDL的按键消抖程序设计
—科教导刊（电子版）·2017年第24期/8月（下）—222基于VHDL 的按键消抖程序设计程佳佳（重庆科创职业学院重庆402160）摘要按键被广泛用于基于CPLD/FPGA 的数字电路系统设计中，机械式按键开关在按键操作时经常会出现抖动现象，如果不进行消除将会造成电路系统的误操作。
基于此介绍了采用VHDL 语言有限状态机的方法实现消抖的电路系统的工作原理、编程思路，并进行了硬件验证，消抖效果良好，性能稳定，可广泛用于CPLD/FPGA 的按键电路中。
关键词按键消抖电路仿真VHDL 状态机中图分类号：TP274文献标识码：A 0引言按键开关是电子设备实现人机对话的重要器件之一。
而大多数按键都采用机械触点的方式。
因此其最大的缺陷就在于在触点闭合和断开瞬间会伴随一连串的随机抖动，这些抖动往往会造成电路的误动作，而使整个系统工作异常。
因此在具有按键开关的电路系统中，尤其是在密码锁等精确度要求高的电路中，需要加入按键消抖模块，确保按键每按一次只做一次响应。
1按键消抖方案按键消抖一般采用硬件和软件消抖两种方法。
硬件消抖是利用电路滤波的原理实现，软件消抖是通过按键延时来实现。
目前。
随着EDA 技术的广泛应用，更多采用软件消抖，主要采用延时的原理。
本文将介绍两种在可编程逻辑器件FPGA/CPLD 设计数字系统，基于VHDL 语言设计的按键消抖方法。
1.1计数器型消抖此方法的基本思想是：通过计数的方法来测量高电平的持续时间，若时间小于N （计数器模值）个时钟周期则认为是抖动产生的毛刺，则从消除毛刺的角度来设计。
因此设置当按键开关按下key_in=1，计数器以时钟上升沿开始计数，计数值持续加1；若key_in=0时，计数器清零。
只有当计数值为N ，keyout=1，而且计数器进入保持状态，其余情况下keyout=0。
即抖动产生的毛刺作用不可能使计数器有输出，这样防抖动目的就得以实现。
而且在本方法中，clk 的时钟周期与N 可以根据按键抖动时间由设计者自行设定。
消抖电路原理及实现
实 验 报 告实验日期： 学 号：姓 名：实验名称：消抖电路总 分：一、实验概述运用LPM 原件定制DFF 触发器，并调用LPM 定制的DFF 触发器，用VHDL 语言的元件例化实现消抖电路并了解其工作原理。
二、实验原理 1、触发器原理触发器是一种可存储1位二进制码的逻辑电路，是构成各种时序电路的最基本逻辑单元。
触发器有一对互补输出端，输出状态不仅与当前输入有关，还与前一输出状态有关。
触发器有两个稳定状态，在一定的外界信号作用下会发生状态翻转。
2、消抖电路原理脉冲按键与电平按键通常采用机械式开关结构，其核心部件为弹性金属簧片。
按键信号在开关拨片与触电接触后经多次弹跳才会稳定，而在按键过程中，可能出现了多个脉冲。
因此需要根据实际情况进行按键消抖处理以提取稳定脉冲，在按键过程中提取稳定的电平状态，通过对抖动脉冲多次检测信号按键电平值，并提取一前一后两个信号按键电平值来进行比较，以此来获取开关状态。
输出一个周期的脉冲时，要求前一次检测到的电平信号为低电平，后一次检测到的电平信号为高电平时。
3、结构图：三、实验设计时钟信号 元件记忆当前的按键信号电平 元件记忆上一次按键信号电平 两次按键的电平进行比较 脉冲信号1、LPM元件定制DFF触发器（1）设置lpm_ff元件选择Installed Plug-Ins→Storage→lpm_ff项。
（2）LPM元件定制步骤，设置输入data为1位，clock为时钟信号，类型为D 型。
（3）添加异步清零和异步置1。
（4）aclr异步清零且高电平有效，aset异步置1且高电平有效，二者无效时，q输出由clock上升沿触发更新为data。
（5）调出其vhd文件添加至消抖电路的工程中。
（6）仿真验证并下载。
功能仿真波形分析参数:end time 为2.0ns，grid size为100ns；信号:alcr 异步清零且高电平有效，二进制；aset异步置1且高电平有效，二进制；二者无效，q(二进制)输出由clock(二进制)上升沿触发更新为data(二进制)。
(整理)VHDL键盘去抖动计数器.
实验三键盘扫描显示实验一、实验目的1.了解普通4×4键盘扫描的原理。
2.掌握组合逻辑电路和时序逻辑电路的混和设计。
3.进一步加深七段码管显示过程的理解。
二、实验仪器及设备1、4×4键盘阵列。
2、FPGA主芯片。
3、可变时钟源。
4、七段码显示区。
5、LED显示模块。
三、实验原理本实验主要完成的实验是完成4×4键盘扫描的，然后获取其键值，并对其进行编码，从而进行按键的识别，并将相应的按键值进行显示。
键盘扫描的实现过程如下：对于4×4键盘，通常连接为4行、4列，因此要识别按键，只需要知道是哪一行和哪一列即可，为了完成这一识别过程，我们的思想是，首先固定输出4行为高电平，然后输出4列为低电平，在读入输出的4行的值，通常高电平会被低电平拉低，如果读入的4行均为高电平，那么肯定没有按键按下，否则，如果读入的4行有一位为低电平，那么对应的该行肯定有一个按键按下，这样便可以获取到按键的行值。
同理，获取列值也是如此，先输出4列为高电平，然后在输出4行为低电平，再读入列值，如果其中有哪一位为低电平，那么肯定对应的那一列有按键按下。
获取到行值和列值以后，组合成一个8位的数据，根据实现不同的编码在对每个按键进行匹配，找到键值后在7段码管和LED显示。
四、实验内容(1)本实验内容是完成4×4键盘的扫描，然后将正确的键值进行显示，实验步骤如下：1、编写键盘扫描和显示的VHDL代码。
2、用MaxPlusII对其进行编译仿真。
3、在仿真确定无误后，选择芯片ACEX1K EP1K30QC208。
4、给芯片进行管脚绑定，在此进行编译。
5、根据自己绑定的管脚，在实验箱上对键盘接口、显示接口和FPGA之间进行正确连线。
6、给目标板下载代码，在4×4键盘输入键值，观看实验结果。
（2）按键加1减1显示并且移位的程序与调试。
五、实验数据记录与分析1、4×4键盘的扫描VHDL代码：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity scanf isport( clk : in std_logic;-------------扫描时钟信号start : in std_logic;-------------开始信号，高电平有效kbcol : in std_logic_vector(3 downto 0);--------------行扫描信号kbrow : out std_logic_vector(3 downto 0);-------------列扫描信号seg7_out : out std_logic_vector(6 downto 0);-------------七段显示控制信号(abcdefg) scan : out std_logic_vector(2 downto 0));-------------数码管地址选择控制信号end scanf;architecture one of scanf issignal count : std_logic_vector(1 downto 0);signal sta : std_logic_vector(1 downto 0);signal seg7 : std_logic_vector(6 downto 0);signal dat : std_logic_vector(4 downto 0);signal fn : std_logic;------------------按键标志位，判断是否有键被按下beginscan<="000";---------------只使用一个数码管显示---------------------循环扫描计数器process(clk)beginif clk'event and clk='1' then count<=count+1;end if;end process;---------------------循环列扫描process(clk)beginif clk'event and clk='1' thencase count iswhen "00"=>kbrow<="0001";sta<="00";when "01"=>kbrow<="0010";sta<="01";when "10"=>kbrow<="0100";sta<="10";when "11"=>kbrow<="1000";sta<="11";when others=>kbrow<="1111";end case;end if;end process;---------------------行扫描译码process(clk,start)if start='0' then seg7<="0000000";elsif clk'event and clk='1' thencase sta iswhen "00"=>case kbcol iswhen "0001"=>seg7<="1111001";dat<="00011";-----3 when "0010"=>seg7<="1101101";dat<="00010";-----2when "0100"=>seg7<="0110000";dat<="00001";-----1when "1000"=>seg7<="1111110";dat<="00000";-----0when others=>seg7<="0000000";dat<="11111";end case;when "01"=>case kbcol iswhen "0001"=>seg7<="1110000";dat<="00111";-----7 when "0010"=>seg7<="1011111";dat<="00110";-----6when "0100"=>seg7<="1011011";dat<="00101";-----5when "1000"=>seg7<="0110011";dat<="00100";-----4when others=>seg7<="0000000";dat<="11111";end case;when "10"=>case kbcol iswhen "0001"=>seg7<="0011111";dat<="01011";-----b when "0010"=>seg7<="1110111";dat<="01010";-----awhen "0100"=>seg7<="1111011";dat<="01001";-----9when "1000"=>seg7<="1111111";dat<="01000";-----8when others=>seg7<="0000000";dat<="11111";end case;when "11"=>case kbcol iswhen "0001"=>seg7<="1000111";dat<="01111";-----f when "0010"=>seg7<="1001111";dat<="01110";-----ewhen "0100"=>seg7<="0111101";dat<="01101";-----dwhen "1000"=>seg7<="1001110";dat<="01100";-----cwhen others=>seg7<="0000000";dat<="11111";end case;when others=>seg7<="0000000";end case;end if;end process;fn<=not(dat(0)and dat(1)and dat(2)and dat(3)and dat(4));-------------------产生按键标志位，用于存储按键信息process(fn)if fn'event and fn='1' then------------按键信息存储seg7_out<=seg7;end if;end process;end one;从实验的结果可以看出，当使能端处于高电平即有效电平时，把时钟输出按键打开，此时按。
按键去抖动程序
按键去抖动一、实验目的1、学习基于VHDL 描述状态机的方法；2、学习 VHDL 语言的规范化编程，学习按键去抖动的原理方法。
二、实验平台微机一台（Windows XP 系统、安装QuartusⅡ等相关软件）、CPLD 学习板一块、5V 电源线一个、下载线一条。
三、设计要求机械式轻触按键是常用的一种外围器件，由于机械原因导致的抖动会使得按键输入出现毛刺。
设计一个按键去抖动电路，并用按键作为时钟，结合计数器观察去抖动前后的效果有什么不同。
四设计方案思路提示：按键去抖动通常采用延时判断的方法，去除按键过程中出现的毛刺。
其实现过程是：当查询到按键按下时，延时一段时间再去判断按键是否仍然被按下，若是则此次按键有效，否则看作是干扰。
这可以利用状态机来实现，library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity qudou isport(clk, en: in std_logic;sp: out integer range 0 to 7);end qudou ;architecture behave of qudou istype state is (S0,s1,s2);signal z: std_logic;signal q: integer range 0 to 2; signal a: integer range 0 to 7; signal s: state;beginp1:process(clk)beginif(clk'event and clk = '1') thenif en='1' thenif q=2 thenq<=q;else q<=q+1;end if;else q<=0;end if;if q=2 thenz<='1';else z<='0';end if;case s iswhen s0=>if (z = '0') thens<=s0;a<=a;elses<=s1;a<=a+1;end if;when s1=>if (z='0') thens<=s0;a<=a;elses<=s2;a<=a;end if;when s2=>if (z='0') thens<=s0;a<=a;elses<=s2;a<=a;end if;end case;sp<=a;end if;end process p1;end behave;五．实验结果：。
按键消抖的原理和基于verilog的消抖设计
按键消抖的原理和基于verilog的消抖设计按键开关是各种电子设备不可或缺的人机接口。
在实际应用中，很大一部分的按键是机械按键。
在机械按键的触点闭合和断开时，都会产生抖动，为了保证系统能正确识别按键的开关，就必须对按键的抖动进行处理。
在系统设计中，有各种各样的消除按键抖动的设计方法，硬件电路和软件设计都很成熟。
不过我们这里要从另外一个角度来讨论按键的消抖，并给出一个用verilog给出一个具体的实现。
首先，看一个普通的机械按键的触点在闭合与断开时的波形（用示波器抓取）。
下面的四张图都是按键在闭合的时候抓到的波形。
可以看到两个明显的趋势：1. 按键在几个us之内就可以达到稳定状态，从高电平转换到底电平；2. 在高电平转换到低电平的过程中，触点有非常明显的抖动。
下面的两张图是按键在断开的时候抓到的波形。
也可以看到两个明显的趋势：1. 按键的变化趋势比较缓慢，从低电平变为高电平需要大概10~20ms的时间；2. 按键断开时没有闭合时那么大的抖动下面两张图是用手迅速闭合按键然后就断开时，按键的输出波形。
在处理按键抖动的程序中，必须同时考虑消除闭合和断开两种情况下的抖动。
所以,对于按键消抖的处理，必须按最差的情况来考虑。
我们从上面的图上可以看到，按键输出的信号的跳变时间（上升沿和下降沿）最大是在20ms左右。
按键一次闭合最短的时间大概是120ms 左右。
如果我们把按键的输出做为一个时钟域（时钟频率未知，但信号的slow rate是已知的，既最大20ms左右）的信号，用另外一个时钟来采集这个按键的输出，则就可以把按键的消抖归结为一个最基本的CDC问题来处理。
而问题的核心是如何确定采集时钟的频率。
假设采集时钟的周期小于20ms，那么，采集时钟就有可能两次采到按键断开时的不。
基于VHDL的开关消抖电路的研究
Ｖ Ｄ ｎ ｓｎ ｓｌ ｒ ｖｎ Ｔ ｅｃ ｃｉ ｐｒ ｒ ｎｅ ｂｕ ｔ ｃｕｅ ｎｉｎｅ ｅｅ ｃ ，ｓｑ ｅｔ ｏｐｒｔ ｎ ｔ ａ ａ Ｈ Ｌａ ｄｔ ｔ ｇｒ ｕｔ ａ ｅ ｉ ｅ ｓ ｅ￣ ｅ． ｈ ｉ ｕｔ ｅ ｏｍａｃｓａｏｔ ｒ ｔ ，ａｔ ｉ ｒ ｒｎ ｅ ｅ ｕｎｉ ｃｏｅａｉ ，ｅ ． ｒ ａ － ｒ ｆ ｓｕ ｒ ・ ｔｆ Ｍ ｏ ｃ ｅｎ ｌ ｅ ｎ ｉ ｕｓｄ Ｔ ｅｐｏ ｏｅ ｉ ｕ ｓｈｖ ｉｈｐａｔ ａｉｔ ａ ｄｃｎｅｕｎｌ ａ ｎｉｈｅ ｔｄｎｓ ｎｃｒｕ ｅｉ ． ｙ ｄａｄｄｓ ｓｅ ． ｈ ｒｐ ｓｄｃ ｃｉ ａｅｈｇ ｒｃ ｃｂ ｉ ｎ ｏｓｑ ｅｔ ｃｎｅｌ ｔ ｓ ｅｔ ｏ ｉ ｉｄ ｓ ｎ ｚ ｃ ｒ ｔ ｉ ｌｙ ｙ ｇ ｎ ｕ ｃｔ ｇ
ｉｅ ￣ ｅｔ ｎ ｌ ｈｎ ／ 检测 时钟到 ｆ ｌ ｖｎ ａｄｃ ｋ ｋ＝１ ｔｅ ／
ｔ ｌ ｍｐ ＜：ｋ ／ 当前 时刻的开关值 存入 ｔ ｐ ； ／ ｍ ｌ中
ｔ ２＜＝ｔ ｌ ／ 前 一个 时刻 的开关值移入 ｔｐ ｍｐ ｍｐ ； ／ ｍ ２中
收 稿 日期 ：２ ０ Ｏ ２ ０ ９～ ９— ５
此 ，在 开关 信 号送 人 此类 电路前 ，必 须对 其进 行 预
处理 ，以消 除 开 关 的 抖 动 。 本 文 归 纳 了 ３种 基 于
Ｖ Ｌ（ ＨＳＣ Ｈ ｒｗ ｒ Ｄ ｓｒ ｔ ｎＬ ｎ ａｇ ） 实 ＨＤ Ｖ Ｉ ａｄ ａｅ ｅｃｉ ｉ ａ ｇａ ｅ 的 ｐｏ
时钟 ； 为消抖后 的输 出信号。在 ｃ Ｙ ｌ ｋ上升沿时刻 检 测 ，若连 续 检测 到 ２个 输 入 高 电平 （ 次 寄 存 在 依 ｔｅ２ ｍ ｐ ｍ ｐ 、ｔ ｅ ｌ中 ） 才 可 认 为 开 关 稳 定 闭合 。Ｊ 时 ， Ｙ输 出高 电平 ；只 要检 测 到 低 电平 ，即认 为 开 关 断
基于VHDL语言的几种消抖电路的设计
图1是N为3的波形仿真图，当按键持续时间大于3个时钟周期，计数器输出一个单脉冲，其宽度为1个时钟周期，小于3个时钟周期的窄脉冲用作模拟抖动干扰，从图1可以看出，抖动不能干扰正常的单脉冲输出。
该方案的特点是能很好消除按键抖动产生的窄脉冲，还可以滤去干扰、噪音等其他尖峰波，但遇到脉宽大于N个Tclk时钟周期的干扰、噪音等时会有输出从而产生误操作，而对于按键操作要求按键时间必须大于N个Tclk时钟周期，否则按键操作也没有输出。
1．2计数器型消抖电路(二)计数器型消抖电路(二)是控制计数器工作一个循环周期(N+1个状态)，且仅在计数器为0时输出为“1”。
电路设计了连锁控制设施。
在计数器处于状态0时，此时若有按键操作，则计数器进入状态1，同时输出单脉冲(其宽度等于时钟周期)。
计数器处于其他状态，都没有单脉冲输出。
计数器处于状态N时，控制en='0'，导致计数器退出状态N，进入状态0。
计数器能否保持状态0，取决于人工按键操作，若按键key_in='1'，控制en='1'(计数器能正常工作)，key_in='0'，计数器状态保持。
显见计数器处于状态0，人工不按键，则计数器保持状态0。
图2是N为7的波形仿真图。
在计数器状态为0时，key_in有按键操作，计数器开始连续计数直到计数器状态为0；计数器状态为1-7时，key_in任何操作对计数器工作无影响，计数器在状态为1时，输出一个单脉冲，脉冲宽度为1个时钟周期。
该设计方案的特点是能很好消除按键抖动产生的连续脉冲，对按键时间没有要求，缺点是在计数器状态为0时，遇到干扰、噪音等时会有输出，从而产生误操作。
2D触发器型消抖电路D触发器型消抖电路设计了三个D触发器与一个三输入与门。
三个D触发器串行连接，其Q输出端分别与三输入与门的输入端连接，D触发器型消抖电路RTL电路如图3所示。
图4为D触发器型消抖电路波形仿真图，由图可见，当按键操作时间大于或等于clk 时钟周期的3倍时，输出一个正脉冲，正脉冲的宽度比key_in少2个clk时钟周期。
VHDL――按键消抖
VHDL——按键消抖按键检测需要消抖，一般有硬件和软件两种方式。
硬件就是加去抖动电路，这样从根本上解决按键抖动问题。
除了用专用电路以外，用可编程FPGA或者CPLD设计相应的逻辑和时序电路，对按键信号进行处理，同样可以达到去抖动的目的。
本例中用状态机实现了消抖电路：端口描述：clk输入检测时钟；reset复位信号；din原始按键信号输入；dout去抖动输出信号。
VHDL源码如下：LIBRARY ieee;USE ieee.std_logic_1164.all;USE ieee.std_logic_unsigned.all;ENTITY xiaod ISPORT(clk:IN STD_LOGIC ;reset:IN STD_LOGIC ;din:IN STD_LOGIC ;dout:OUT STD_LOGIC);END ENTITY; ARCHITECTURE RTL OF xiaod IS TYPE state IS( s0,s1,s2,s3); SIGNAL pre_s, next_s:state;BEGINP0:PROCESS( reset, clk ) BEGINif reset = '0' thenpre_s <= s0;elsif rising_edge( clk ) thenpre_s <= next_s;elsenull;end if;END PROCESS P0;P1:PROCESS( pre_s, next_s, din ) BEGINcase pre_s isdout <= '1';if din = '1' then next_s <= s0; elsenext_s <= s1; end if;when s1 => dout <= '1';if din = '1' then next_s <= s0; elsenext_s <= s2; end if;when s2 => dout <= '1';if din = '1' then next_s <= s0; elsenext_s <= s3; end if;dout <= '0';if din = '1' thennext_s <= s0;elsenext_s <= s1;end if;end case;END PROCESS P1;END RTL;多按键去抖动电路VHDL源码，按键个数参数化，每个按键处理调用了上面的模块：LIBRARY ieee;USE ieee.std_logic_1164.all;USE ieee.std_logic_arith.all;USE ieee.std_logic_unsigned.all;ENTITY Nxiaod ISGENERIC( width:positive:= 5 );PORT(clk:IN STD_LOGIC ;reset:IN STD_LOGIC ;din:IN STD_LOGIC_VECTOR( width - 1 DOWNTO 0); dout:OUT STD_LOGIC_VECTOR( width - 1 DOWNTO 0) );END ENTITY;ARCHITECTURE RTL OF Nxiaod IS COMPONENT xiaod ISPORT(clk:IN STD_LOGIC ;reset:IN STD_LOGIC ;din:IN STD_LOGIC ;dout:OUT STD_LOGIC);END COMPONENT;BEGINg1: FOR i IN 0 to width - 1 GENERATEux:xiaod port map( clk => clk, reset => reset, din => din(i), dout =>dout(i)); END GENERATE;END RTL;。
verilog按键消抖原理
verilog按键消抖原理（原创版）目录1.Verilog 简介2.按键消抖的概念3.按键消抖的实现原理4.实际应用中的按键消抖设计5.总结正文【1.Verilog 简介】Verilog 是一种硬件描述语言，主要用于数字系统硬件的描述、模拟和验证。
在数字电路设计和 FPGA 开发领域，Verilog 被广泛应用。
通过Verilog，设计人员可以对硬件电路进行建模、模拟和验证，以确保设计满足性能要求。
【2.按键消抖的概念】按键消抖，又称按键去抖，是一种在按键输入过程中消除误触发的技术。
在实际应用中，按键输入可能会受到噪声、抖动等因素的影响，导致误触发。
按键消抖的目的就是消除这些干扰，确保按键输入的准确性。
【3.按键消抖的实现原理】按键消抖的实现原理主要有两种：软件消抖和硬件消抖。
（1）软件消抖：软件消抖是通过程序算法实现的。
在按键触发时，程序会检测按键触发信号是否满足一定的条件，例如连续触发次数、触发时间间隔等。
如果满足条件，则认为这是一个有效的按键触发，否则不予响应。
（2）硬件消抖：硬件消抖是通过硬件电路实现的。
硬件消抖电路通常包括滤波器、延迟器等组件。
当按键触发信号输入时，滤波器会滤除噪声，延迟器会消除触发信号的抖动，从而保证输出信号的稳定性。
【4.实际应用中的按键消抖设计】在实际应用中，按键消抖设计需要考虑多种因素，如按键触发信号的噪声、抖动特性，系统的响应速度等。
为了实现高效、可靠的按键消抖，设计人员需要对这些因素进行综合考虑，选择合适的消抖方案。
【5.总结】按键消抖是一种重要的技术，可以有效消除按键输入中的误触发，提高系统的稳定性和可靠性。
看老外如何实现按键消抖
看老外如何实现按键消抖（VHDL ）作者：跑丢的孩… 文章来源：跑丢的孩子 点击数：422 更新时间：2012-11-2我们平常所用的按键为机械弹性开关，由于触点的弹性作用，按键在闭合时不会马上稳定的接通，而是有一段时间的抖动，在断开时也不会立即断开。
抖动时间由按键的机械特性所决定，一般为5ms~10ms 。
所以我们在做按键检测时都要加一个消抖的过程。
按键消抖主要有两种方案：一是硬件消抖；二是软件消抖。
下面结合一个例程来看看老外是如何实现软件消抖的。
entity top isPort ( btn_0 : in STD_LOGIC;clk : in STD_LOGIC;led : out STD_LOGIC);end top;architecture Behavioral of top isconstant CNTR_MAX : std_logic_vector(15 downto 0) := (others => '1'); signal btn0_cntr : std_logic_vector(15 downto 0) := (others => '0'); signal led_r : std_logic := '0';signal btn0_reg : std_logic := '0';beginbtn0_debounce_process : process (CLK)beginif (rising_edge(CLK)) thenif (btn0_cntr = CNTR_MAX) thenbtn0_reg <= not(btn0_reg);end if;end if;end process;btn0_counter_process : process (CLK)beginif (rising_edge(CLK)) thenif ((btn0_reg = '1') xor (btn_0 = '1')) thenif (btn0_cntr = CNTR_MAX) thenbtn0_cntr <= (others => '0');elsebtn0_cntr <= btn0_cntr + 1;end if;elsebtn0_cntr <= (others => '0');end if;end if;end process;process(btn0_reg)beginif rising_edge(btn0_reg) thenled_r <= not (led_r);end if;end process;led <= led_r;end Behavioral;一般人的做法是：当第一次检测到按键被按下后，执行一个延时程序，产生一个5ms~10ms的延时程序，然后再一次检测按键的状态，如果仍保持按键闭合状态电平，则认为确实有按键按下。
VHDL按键消抖
2 按键消抖电路的设计
按键消抖一般采用硬件和软件消抖两种方法。硬件消抖是利用电路滤波的原理实现，软件消抖是通过按键延时来实现。在微机系统中一般都采用软件延时的消抖方法。在用可编程逻辑器件FPGA／CPLD设计数字系统中，也可以用VHDL语言设计相应的时序和逻辑电路，对按键信号进行处理，同样可以达到消抖目的。本文利用Altera公司的可编程逻辑器件CPLD和QuartusⅡ，设计性能可靠的按键消抖电路。
1 按键抖动产生原因分析
绝大多数按键都是机械式开关结构，由于机械式开关的核心部件为弹性金属簧片，因而在开关切换的瞬间会在接触点出现来回弹跳的现象。虽然只是进行了一次按键，结果在按键信号稳定的前后出现了多个脉冲，如图1所示。如果将这样的信号直接送给微处理器扫描采集的话，将可能把按键稳定前后出现的脉冲信号当作按键信号，这就出现人为的一次按键但微处理器以为多次按键现象。为了确保按键识别的准确性，在按键信号抖动的情况下不能进入状态输入，为此就必须对按键进行消抖处理，消除抖动时不稳定、随机的电压信号。机械式按键的抖动次数、抖动时间、抖动波形都是随机的。不同类型的按键其最长抖动时间也有差别，抖动时间的长短和按键的机械特性有关，一般为5～10 ms，但是，有些按键的抖动时间可达到20 ms，甚至更长。所以，在具体设计中要具体分析，根据实际情况来调整设计。
2．1 按键消抖电路设计原理
按键消抖的关键是提取稳定的低电平(或高电平)状态，滤除按键稳定前后的抖动脉冲。在用基于VHDL语言的时序逻辑电路设计按键消抖电路时，可以用一个时钟脉冲信号对按键状态进行取样，当第一次采样到低电平时，启动延时电路，延时结束后，再对按键信号进行连续三次取样，如果三次取样都为低电平，则可以认为按键已经处在稳定状态，这时输出一个低电平的按键确认信号，如果连续三次的取样中，至少有一次是高电平，则认为按键仍处在抖动状态，此时不进行按键确认，按键输出信号为高电平。
按键去抖课程设计报告书
目录摘要 (1)第一章 EDA技术简介 (2)第二章按键去抖设计要求 (3)第三章按键去抖分析 (3)第四章按键去抖设计方案 (4)第五章按键去抖模块 (5)5.1 去抖动电路模块 (5)5.2 去抖动电路模块程序 (5)5.3 按键扫描模块 (6)5.4 按键扫描程序 (7)第六章按键去抖的顶层原理图设计 (8)6.1 顶层原理图的源文件 (8)6.2顶层原理图的时序仿真图 (9)第七章学习心得 (10)课程设计评分表............................................................................................... 错误!未定义书签。
摘要为了解决FPGA/ CPLD 系统的按键抖动问题, 用VH DL 语言有限状态机的方法, 在S0 状态下检测到有按键操作则转入延时状态S1 ,延时结束后, 用状态S2 , S3 , S4 对按键进行连续三次取样,如果三次取样均为低电平, 则转入状态S5并输出按键确认信号,否则, 返回状态S0。
电路经仿真分析, 并下载到, EPM7128ATC100 芯片进行了验证, 能够确保每次按键操作,产生一次按键确认, 有很好的按键消抖效果, 性能稳定。
主要创新点是用VHDL语言有限状态机设计按键的消抖。
关键词:按键消抖; 电路仿真; VH DL;状态机第一章 EDA技术简介随着电子技术和计算机技术的飞速发展，电子线路的设计工作也日益显得重要。
经过人工设计、制作实验板、调试再修改的多次循环才定型的传统产品设计方法必然被计算机辅助设计所取代，因为这种费时费力又费资源的设计调试方法既增加了产品开发的成本，又受到实验工作场地及仪器设备的限制。
为了克服上述困难，加拿大Interactive Image Technologies公司推出的基于Windows 95／98／NT操作系统的EDA软件（Electronics Workbench“电子工作台”，EWB）。
verilog按键消抖原理
verilog按键消抖原理
摘要：
1.按键消抖的原理
2.按键消抖的方法
3.基于Verilog 的按键消抖设计
4.结论
正文：
一、按键消抖的原理
按键消抖是指在按键输入过程中，由于按键机械特性和电路特性的影响，导致按键在按下或松开时，信号电平会在一段时间内发生抖动。
为了消除这种抖动，需要采用一定的方法来确认按键输入的稳定性，这就是按键消抖。
二、按键消抖的方法
常见的按键消抖方法有以下几种：
1.硬件消抖：通过硬件电路实现消抖，如使用滤波器、RC 电路等。
2.软件消抖：通过软件算法实现消抖，如使用计数器、计时器等。
3.结合硬件和软件消抖：既使用硬件电路，也使用软件算法来实现消抖。
三、基于Verilog 的按键消抖设计
基于Verilog 的按键消抖设计可以分为以下几个步骤：
1.输入信号处理：对输入的按键信号进行采样，并转化为数字信号。
2.计数器：使用计数器来统计按键信号的持续时间，以判断按键是否稳定。
3.状态判断：根据计数器的计数值来判断按键是按下还是松开。
4.输出信号处理：将判断结果输出，以控制其他电路或设备。
四、结论
按键消抖是电子设备中常见的一种技术，它可以有效地消除按键输入过程中的抖动，提高系统的稳定性和可靠性。
按键去抖设计基于VHDL描述状态机的方法
按键去抖设计姓名：学号：专业：班级：指导教师：目录一、实验目的--------------------------------------------1二、实验平台-----------------------------1三、设计要求-----------------------------11、设计原理---------------------------------1四、设计方案-----------------------------11、键盘分类-------------------------------12、设计方法-------------------------------23、去抖动电路模块--------------------------------3五、去抖动电路VHDL程序------------------------5六、实验结果--------------------------------------------61、Verilog结构图---------------------------62、时序仿真图-------------------------------63、功能仿真图-------------------------------7七、心得体会------------------------------------8八、参考文献------------------------------------9实验题目:按键去抖设计一、实验目的1、学习基于VHDL 描述状态机的方法；2、学习 VHDL 语言的规化编程，学习按键去抖动的原理方法。
二、实验平台微机一台（Windows XP 系统、安装QuartusⅡ等相关软件）三、设计要求1、设计原理：机械式轻触按键是常用的一种外围器件，由于机械原因导致的抖动会使得按键输入出现毛刺。
滤除前沿和后延抖动毛刺，提取稳定的按键信息。
VHDL——按键消抖
VHDL——按键消抖VHDL——按键消抖按键检测需要消抖，一般有硬件和软件两种方式。
硬件就是加去抖动电路，这样从根本上解决按键抖动问题。
除了用专用电路以外，用可编程FPGA或者CPLD设计相应的逻辑和时序电路，对按键信号进行处理，同样可以达到去抖动的目的。
本例中用状态机实现了消抖电路：端口描述：clk 输入检测时钟；reset 复位信号；din 原始按键信号输入； dout 去抖动输出信号。
VHDL源码如下：LIBRARY ieee;USE ieee.std_logic_1164.all;USE ieee.std_logic_unsigned.all;ENTITY xiaod ISPORT(clk : IN STD_LOGIC ;reset : IN STD_LOGIC ;din : IN STD_LOGIC ;dout : OUT STD_LOGIC);END ENTITY;ARCHITECTURE RTL OF xiaod ISTYPE state IS( s0,s1,s2,s3);SIGNAL pre_s, next_s: state;BEGINP0:PROCESS( reset, clk )BEGINif reset = '0' thenpre_s <= s0;elsif rising_edge( clk ) thenpre_s <= next_s;elsenull;end if;END PROCESS P0;P1:PROCESS( pre_s, next_s, din ) BEGINcase pre_s iswhen s0 =>dout <= '1';if din = '1' thennext_s <= s0;elsenext_s <= s1;end if;when s1 =>dout <= '1';if din = '1' thennext_s <= s0;elsenext_s <= s2;end if;when s2 =>dout <= '1';if din = '1' thennext_s <= s0;elsenext_s <= s3;end if;when s3 =>dout <= '0';if din = '1' thennext_s <= s0;elsenext_s <= s1;end if;end case;END PROCESS P1;END RTL;多按键去抖动电路VHDL源码，按键个数参数化，每个按键处理调用了上面的模块：LIBRARY ieee;USE ieee.std_logic_1164.all;USE ieee.std_logic_arith.all;USE ieee.std_logic_unsigned.all;ENTITY Nxiaod ISGENERIC( width: positive:= 5 );PORT(clk : IN STD_LOGIC ;reset : IN STD_LOGIC ;din : IN STD_LOGIC_VECTOR( width - 1 DOWNTO 0);dout : OUT STD_LOGIC_VECTOR( width - 1 DOWNTO 0));END ENTITY;ARCHITECTURE RTL OF Nxiaod ISCOMPONENT xiaod ISPORT(clk : IN STD_LOGIC ;reset : IN STD_LOGIC ;din : IN STD_LOGIC ;dout : OUT STD_LOGIC);END COMPONENT;BEGINg1: FOR i IN 0 to width - 1 GENERATEux: xiaod port map( clk => clk, reset => reset, din => din(i), dout => dout(i));END GENERATE;END RTL;。
基于verilog按键消抖设计
基于verilog按键消抖设计关于键盘的基础知识，我就以下面的一点资料带过，因为这个实在是再基础不过的东西了。
然后我引两篇我自己的博文，都是关于按键消抖的，代码也正是同目录下project里的。
这两篇博文都是ednchina的博客精华，并且在其blog 首页置顶多日，我想对大家会很有帮助的。
键盘的分类键盘上闭合键的识别由专用的硬件编码器实现，并产生键编码号或键值的称为编码键盘，如计算机键盘。
而靠软件编程来识别的称为非编码键盘。
在单片机组成的各种系统中，用的最多的是非编码键盘。
也有用到编码键盘的。
非编码键盘有分为：独立键盘和行列式（又称为矩阵式）键盘。
按键在闭合和断开时，触点会存在抖动现象：从上面的图形我们知道，在按键按下或者是释放的时候都会出现一个不稳定的抖动时间的，那么如果不处理好这个抖动时间，我们就无法处理好按键编码，所以如何才能有效的消除按键抖动呢？让下面的两篇博文日志给你答案吧。
经典的verilog键盘扫描程序拿到威百仕( VibesIC )的板子后就迫不及待的开始我的学习计划，从最基础的分频程序开始，但看到这个键盘扫描程序后，直呼经典，有相见恨晚的感觉，还想说一句：威百仕( VibesIC )，我很看好你！WHY？待我慢慢道来，这个程序的综合后是0error,0warning。
想想自己编码的时候那个warning是满天飞，现在才明白HDL设计有那么讲究了，代码所设计的不仅仅是简单的逻辑以及时序的关系，更重要的是你要在代码中不仅要表现出每一个寄存器，甚至每一个走线。
想想我写过的代码，只注意到了前者，从没有注意过后者，还洋洋自得以为自己也算是个高手了，现在想来，实在惭愧啊！学习学习在学习，这也重新激发了我对HDL设计的激情，威百仕给了我一个方向，那我可要开始努力喽！废话说了一大堆，看程序吧：（本代码经过ise7.1i综合并下载到SP306板上验证通过）//当三个独立按键的某一个被按下后，相应的LED被点亮；再次按下后，LED 熄灭，按键控制LED亮灭`timescale 1ns/1nsmodule keyscan(clk,rst_n,sw1_n,sw2_n,sw3_n,//outputled_d3,led_d4,led_d5);input clk; //主时钟信号，48MHzinput rst_n; //复位信号，低有效input sw1_n,sw2_n,sw3_n; //三个独立按键，低表示按下output led_d3,led_d4,led_d5; //发光二极管，分别由按键控制// ---------------------------------------------------------------------------reg [19:0] cnt; //计数寄存器always @ (posedge clk or negedge rst_n)if (!rst_n) //异步复位cnt <= 20'd0;elsecnt <= cnt + 1'b1;reg [2:0] low_sw;always @(posedge clk or negedge rst_n)if (!rst_n)low_sw <= 3'b111;else if (cnt == 20'hfffff) //满20ms，将按键值锁存到寄存器low_sw中low_sw <= {sw3_n,sw2_n,sw1_n};// ---------------------------------------------------------------------------reg [2:0] low_sw_r; //每个时钟周期的上升沿将low_sw信号锁存到low_sw_r中always @ ( posedge clk or negedge rst_n )if (!rst_n)low_sw_r <= 3'b111;elselow_sw_r <= low_sw;//当寄存器low_sw由1变为0时，led_ctrl的值变为高，维持一个时钟周期wire [2:0] led_ctrl = low_sw_r[2:0] & ( ~low_sw[2:0]);reg d1;reg d2;reg d3;always @ (posedge clk or negedge rst_n)if (!rst_n)begind1 <= 1'b0;d2 <= 1'b0;d3 <= 1'b0;endelsebegin //某个按键值变化时，LED将做亮灭翻转if ( led_ctrl[0] ) d1 <= ~d1;if ( led_ctrl[1] ) d2 <= ~d2;if ( led_ctrl[2] ) d3 <= ~d3;endassign led_d5 = d1 ? 1'b1 : 1'b0; //LED翻转输出assign led_d3 = d2 ? 1'b1 : 1'b0;assign led_d4 = d3 ? 1'b1 : 1'b0;endmodule也许初看起来这段代码似乎有点吃力，好多的always好多的wire啊，而我们通常用得最多的判断转移好像不是主流。
基于VHDL语言的几种消抖电路的设计
基于VHDL语言的几种消抖电路的设计
张友木
【期刊名称】《山西电子技术》
【年(卷),期】2011(000)001
【摘要】按键被广泛用于基于FPGA的数字电路系统设计中,机械式按键开关在按键操作时经常会出现抖动现象,如果不进行消除将会造成电路系统的误操作.基于此介绍了基于VHDL语言的计数器型消抖电路、D触发器型消抖电路、状态机型消抖电路的工作原理、相关程序、波形仿真及结果分析,并下载到EP2C35F672C8芯片上进行验证,消抖效果良好,性能稳定,可广泛用于FPGA的按键电路中.
【总页数】3页(P61-63)
【作者】张友木
【作者单位】九江学院电子工程学院,江西,九江,332005
【正文语种】中文
【中图分类】TP312
【相关文献】
1.基于时钟消抖电路的高精度全局时钟同步设计 [J], 高林林;宋克柱;杨俊峰;吕文贵
2.基于MACH211SP和Verilog编程的扫描消抖键盘接口电路设计 [J], 于云华;石寅
3.基于MACH211SP和Verilog编程的扫描消抖键盘接口电路设计 [J], 于云华;石寅
4.基于FPGA的按键消抖电路设计方法的研究 [J], 于晶;杨晓慧;黄勇
5.基于VHDL语言的按键消抖电路设计及仿真 [J], 侯继红
因版权原因，仅展示原文概要，查看原文内容请购买。
用Verilog HDL实现按键消抖
按键消抖用按键控制一个数字，按键每按一次，这个数字加1，并通过数码管将这个数字显示出来（以16进制）。
可能是悟性比较低，按键消抖都搞了1天才搞出来，下面这个程序是我经过参考别人的（有些地方没想明白），然后自己领会，写的一个程序，经过在开发板上实验，还是有一点小问题，但是我觉得，按键消抖的原理应该是这样的。
希望本文能帮到需要的人，我也是一个初学者，可能程序中也有很多不足，还请能提出来,相互交流。
QQ:1664619265module SW_debounce(rst_n,sy_clk,key,HEX0_D);input rst_n;/低电平复位input sy_clk;//系统时钟50Mhzinput key; 按键output [6:0]HEX0_D;数码管//*************************/reg key_rst;always@(posedge sy_clk or negedge rst_n) beginif(!rst_n)key_rst<=1'b1;else每个时钟周期读一次按键的值key_rst<=key;end 将按键的值存在key_rst中//*************************/reg key_rst_r;always@(posedge sy_clk or negedge rst_n) beginif(!rst_n)key_rst_r<=1'b1;else 每个时钟周期将key_rst中的值存入key_rst_r中。
key_rst_r<=key_rst;这样key_rst和key_rst_r中存放的是前后两个时钟周期，按键的值end//*************************/wire key_en,key_an;重点1：抖动时期的标志量，这两个标志量是用来给后面的计数器清零的assign key_en=key_rst&(~key_rst_r);当按键由0变1时，key_en为1 assign key_an=key_rst_r&(~key_rst);当按键由1变0时，key_an为1；看下面的按键波形，俺觉得，抖动期间，这两个标志量都有可能为1 //**************************/reg[18:0] count; 计数，是为了延时10ms左右always@(posedge sy_clk or negedge rst_n) beginif(!rst_n)count<=19'd0;else if(key_en | key_an)count<=19'd0;出现抖动就将count清零，使其计不满，因为后面是每10ms读一次按键的值else if(count==19'h7ffff)//10mscount<=19'd0;elsecount<=count+1'b1;end//************************/reg low_sw;always@(posedge sy_clk or negedge rst_n) beginif(!rst_n)low_sw<=1'b1;else if(count==19'h7ffff)low_sw<=key;每10ms读一次按键的值，因为抖动期间，count的值是到不了7ffff的，所以抖动期间是不会读按键的值的，因此能消除抖动。
VHDL按键消抖
这学期的EDA课程设计有涉及到一个按键信号稳定的问题，虽然就算没有这块处理，最后成绩只会扣3分，但自己觉得像LED亮度变化，数字钟设置这些功能，如果没有加进一个稳定按键信号的模块，根本不能算是已实现的功能。
按键消抖的程序在网上有几种可供选择，但这里只讨论一种，本人觉得简单得来又比较强大的一种。
其实消抖的原理就是把一个按键周期内所输入的所有有效信号，包括那些毛刺，处理成一个脉冲输入。
能达到这点，就可以实现消抖功能了。
功能的源代码：
代码中的key是按键输入，count是自定义的计数器，N的值可以根据需要结合时钟频率设置，如果只是想达到按键一次输入一个脉冲的效果，建议count 的时长设为5ms，key_en是处理完后输出的单个脉冲，至于有效信号是'0'还是'1'，这要看板上的电路设计了。
此代码中是'0'为有效信号。
不要怀疑这段代码有错，理清逻辑后再套用，如果弄不明白什么原理，建议还是别用，用了可能会更糟糕。
要注意的是一个process中只能有一个时钟信号，否则很容易出错，就算编译通过，实际操作还是不行。
所以如果要对多个按键消抖，一定要在"if clk'event and clk='1' then"语句的内部增加，别重新设置一个clk'event。
还有就是按键的消抖功能块最好用单独的process运行，将
key_en设置成新的按键输入信号，而实际的输入信号key只在按键消抖的process中读入。
1/ 1。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
--状态机复位，dout输出信 状态机复位， 状态机复位 输出信 号复位。 号复位。
--按键按下 按键按下
--按键按下 按键按下
--按键释放 按键释放
仿真结果
S0
S1
S0
S0
S1
S2
S2
S0
维持3个周期的低电平时 变成低电平， 当din维持 个周期的低电平时，dout变成低电平，表示有 维持 个周期的低电平时， 变成低电平 按键按下。 按键按下。
c lk res et key 1 key 2 key 3 key 4
ins t
led1 led2 led3 led4
clk：时钟，50MHz； ：时钟， ； reset：复位信号； ：复位信号； key1, key2, key3, key4：按键信号 ： 输入； 输入； 输出信号： 输出信号： led1, led2, led3, led4：发光二极管 ： 信号输出。 信号输出。
--key2按下 按下
--key3按下 按下
--key4按下 按下
--没有键被按下 没有键被按下
仿真结果
clk reset key 3
INPUT VCC
dout
din inst9 debounce clk reset dout
该设计包含分频模块、 该设计包含分频模块、去抖 动模块和按键扫描模块组成。 动模块和按键扫描模块组成。
key 4
INPUT VCC
din inst10
按键扫描程序
--key1按下 按下
50MHz
clk
INPUT VCC
Parameter Value Type n 250000 Signed Integer
f div 200hz clkin clkout
Parameter Value Type n 5000000 Signed Integer
f div 10hz clkin clkout
去抖动电路设计原理
设计原理： 滤除前沿和后延抖动毛刺，提取稳定的按键信息。 设计方法： 对一个按键信号，对它进行取样，如果连续两次 取样都为低电平，则认为信号已经处于稳定状态， 这时输出一个低电平的按键信号。否则只要有一 次取样不为低电平，则认为是抖动，将其丢弃。
设计方法
可以用一个状态机来设计这个去抖电路。
led1 led2 led3 led4
dout
key 1 key 2 key 3 key 4
reset din inst7 debounce clk reset dout
去
inst3
抖 动 电 路 按键扫描 电路
key 2
INPUT VCC
din inst8 debounce
如图所示，为顶层原理图。 如图所示，为顶层原理图。
去抖动电路的应用
设计要求： 设计一个4路独立键盘输入电路，读取键盘 的键值并通过发光二极管显示出来。 输入为时钟信号CLK（50MHz），按键状 态KEY1，KEY2，KEY3，KEY4。 输出为D1，D2，D3，D4。根据按键的状 态控制发光二极d
输入信号： 输入信号：
分频器1 分频器
（200hz，5ms） ， ）
inst inst1
分频器2 分频器
（10hz，100ms） ， ）
ctrl
debounce clk10hz clk reset key 1
INPUT VCC INPUT VCC
led1 led2 led3 led4
OUTPUT OUTPUT OUTPUT OUTPUT
x/y：表示输入和输出。‘/’左侧的为输入信号，‘/’右侧的为输出 信号。 当按键按下时，为低电平。按键松开后为高电平。
去抖动电路模块
debounce
输入信号： 输入信号：
clk reset din inst dout
clk：时钟； ：时钟； reset：复位信号； ：复位信号； din：按键信号输入； ：按键信号输入； 输出信号： 输出信号： dout：按键去抖动信号输出。 ：按键去抖动信号输出。
注：由于按键抖动的时间一般为5到10ms，因此输入时钟 clk使用200Hz时钟脉冲（周期为5ms），即5ms采样一次按 键信号，当连续两次采样到的按键信号都为低电平时，认 为按键稳定的按下。在按键稳定按下后，采样到按键为高 电平时，认为按键释放。
去抖动电路VHDL程序
--200HZ时钟 时钟
--定义状态机类型 定义状态机类型state 定义状态机类型
专题二. 经典模块设计
——按键去抖动电路设 计
按键电平抖动
通常使用的按键都是机械弹性开关，按下时闭合， 通常使用的按键都是机械弹性开关，按下时闭合， 松开后自动断开。 松开后自动断开。 在键盘操作时， 在键盘操作时，在触点闭合和开启的瞬间会出现 电压抖动，如图所示。 电压抖动，如图所示。为了保证按键识别的准确 必须进行去抖动处理，消除抖动部分的信号。 性，必须进行去抖动处理，消除抖动部分的信号。