脉搏计数器课程设计实验报告

定时采用的是 555 定时器构成的单稳态定时， 单稳态要求用低电平触发， 所以采用开关模式， 开关一闭合，便产生一低电平，使得 3 脚输出高电平，定时时间为 30 秒，30 秒之后 3 脚输出变 回低电平。定时时间为 30 秒,在实验装配的时候 R1 是用一个电阻和一个滑动变阻器组合而成了， 为了更准确地调出 30 秒的时间。 7．计数、译码、显示电路
1
七段数码管的驱动码，从而驱动数码管显示。
检 测 放 大 滤 波 整 形 倍 频 计 数 译 码 显 示
计 数
FPGA 设 计
+12V
图1
3k R1 五．各单元电路的设计及仿真 R2 1k8 TCRT5000 1．检测电路 22k C E C1 +
脉搏测试仪电路的原理框图
放大整形 电路
+
图2
脉搏测试仪电路的原理框图
I
一．设计目的 电子技术综合设计是综合应用模拟电子技术、数字电子技术、电子设计自动化（EDA）技术 进行电子系统的综合设计。本课程设计通过电子脉搏测试仪的设计，要求学生熟悉电子系统设计 的方法、步骤，包括参数计算、元器件选择、仿真、画原理图和印制电路板图、焊接、模拟电路 的调试、数字电路的调试，以及整机通调等。 二．设计要求 脉搏测试仪是用来测量一个人心脏跳动次数的电子仪器，也是心电图测量的主要组成部分。 本次课程设计要求用红外线传感器检测出手指中动脉血管的微弱波动，由计数器计算出每分钟波 动的次数 三．设计指标 1. 设计一个脉搏测试仪，要求实现在 30s 内测量 1min 的脉搏数，并且显示其数字。正常人 脉搏数为 60~80 次/min，婴儿为 90~100 次/min，老人为 100~150 次/min。可自行设计所需的直流 电源，也可用实验室提供的直流电源。 2. 设置指示电路指示直流电源的正常与否。 3. 放大电路之后设置指示电路指示放大电路的正常与否。 4. 放大电路放大倍数可调。 5. 整形电路输出的方波占空比可调。 四．设计框图及整机概述 1. 模拟电路的设计与仿真：模拟电路的任务是将心脏脉动信号转换成数字脉冲信号，完成这 个过程一般需包括检测电路、放大电路、滤波电路及整形电路。检测电路是选择合适的传感器， 将非电物理量转换成电信号，本设计中，需将心脏脉动信号转换成电信号。由于检测电路输出的 电信号比较微弱，必须加以放大，以达到整形电路所需的电压，一般为几伏。放大倍数将由整形 电路所需电压值与传感器输出电压值决定。 滤波电路的作用是把脉搏信号中的高频干扰信号去掉。 经过放大滤波后的脉搏信号仍是不规则的脉冲信号，且有低频干扰，仍不满足计数器的要求，必 须采用整形电路。 2． 数字电路的设计与仿真： 数字电路的任务是对模块电路转换所得的数字脉冲信号先进行倍 频，然后在 30s 内进行计数，并将计数所得结果用数码管显示出来。完成这个过程一般需包括倍 频电路、定时电路、计数电路、译码电路及显示电路。为了缩短测量心跳时间，可将整形后的脉 冲倍频。本设计规定 30s 测量时间，但要求显示 1 分种的心跳次数，因此需将脉冲 2 倍频。定时 电路提供 30s 定时，当定时器开始定时，同时启动计数器计数，定时 30ｓ结束，关闭计数器。计 数器的作用是在 30ｓ时间内，对脉冲进行计数。译码电路是将计数所得的十进制 BCD 码译码成
图 10
倍频电路仿真接线
图 11
倍频电路仿真输出波形
5
倍频电路采用的是异或门装置，倍频电路将 200Hz，的波形倍频成为 400Hz 的波形，这样才
能使得在 30 秒之内就测出 60 13
定时电路仿真输出波形
1.1 R1 C1
（3）
图 15
模电部分装配
7
图 16
模电部分调试输出波形
模电部分放大，滤波，整形之后输出的波形
图 17
完整焊接后的电路板
将焊好的电路板接入电路箱中，检测电路灯亮，开关按下之前，数码管显示‘000’
8
图 18
计时 30 秒后电路计数停止
结果分析：在实验桌上连接可模电部分的电路，成功将整形波通过放大，滤波，整形后出现 方波。数电部分没有进行装配就直接焊接了。通过几个星期的焊接之后，进行调试，在开关按下 之前，电路板显示为‘000’ ，按下开关，电路板开始计数，按照信号源的输入频率和幅度大小跳 动。30 秒之后成功停止，电路板上显示了一分钟的脉搏‘075’ ，并且停在计数的最后一秒钟。 七．数字电路的 FPGA 设计、仿真与调试 1．FPGA 程序： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity test is Port ( clk1: clk2: en: clr: led: in in in in std_logic; std_logic; std_logic; std_logic;
6
图 14
计数、译码、显示电路仿真接线
倍频之后的方波接在个位的 74LS160， 使其进行计数， 并将第一个的进位作为第二个的时钟， 这样可以进行三位计数。555 定时器的输出作为时能断，使得计数电路的工作时间为 555 的定时 时间，时间到的时候讲计数停在那一刻。电译码电路用 CD4511，将计数之后的结果进行译码输 入数码显示管。电数码管采用的是共阴数码管，公共端需接地。 六．电路装配、调试与结果分析
图5
滤波电路仿真接线
f
1 2 R2 C1
（2）
通过滤波公式计算得到，截止频率为 318Hz，滤波的效果就是为了将高频除去。
3
图 6 滤波电路波特图仿真输出
图7
滤波电路仿真输出波形
4．整形电路
图8
整形电路仿真接线
4
图9
整形电路仿真输出波形
整形电路将模拟信号转变为数字信号，将正弦波转换为方波。 5．倍频电路
1
电子系统课程设计报告
专 班 姓 学
业： 电子信息工程专业 级： 名： 号： 电 子 （1）
XXX E10610104
指导教师：XXX XXX XXX XXX
2012 年 6 月 5 日
-0-
目
录
一．设计目的……………………………………………………………………… 二．设计要求……………………………………………………………………… 三．设计指标……………………………………………………………………… 四．设计框图及整机概述………………………………………………………… 五．各单元电路的设计及仿真…………………………………………………… 1．检测电路………………………………………………………………… 2．放大电路………………………………………………………………… 3．滤波电路………………………………………………………………… 4．整形电路………………………………………………………………… 5．倍频电路………………………………………………………………… 6．定时电路………………………………………………………………… 7．计数电路………………………………………………………………… 8．译码电路………………………………………………………………… 9．显示电路………………………………………………………………… 六．电路装配、调试与结果分析………………………………………………… 七．数字电路的 FPGA 设计、仿真与调试 ……………………………………… 八．设计、装配及调试中的体会………………………………………………… 九． 附 录（包括整机逻辑电路图和元器件清单） …………………………… … 十 ． 参 考 资 料 …… …… … … … … … … … …… … … … … … … … … … … . . … … …
11
2.仿真结果：
图 19
FPGA 语言仿真结果显示
3．调试结果：通过 FPGA 程序输出三位计数器的结果。
图 20
FPGA 语言调试结果显示
FPGA 程序调试结果是三位计数器。 八．设计、装配及调试中的体会 1．在设计中的体会：先拿到题目时候，感觉好乱，先是静下心来认真想了一下，然后拿起上 学期的书本翻了一翻，感觉瞬间有思路了。放大采用的是 LM741 的反相放大器，先开始由于放大 倍数太大了，结果失真了，接下来也就是自己摸索摸索的事情。滤波也是 LM741 元器件组合的， 将高波滤掉，采用的是普通的滤波方法。整形是一个简单的比较器。在倍频电路设计时出了些问 题，自己对分频比较了解，对倍频一下子没有感觉，之后在教科书和辅导书的阅读后还是解决了。
10
P2: process(clk2) begin if(clk2'event and clk2='1') then q2<=q2+1; end if; if(q2=1) then ds<="001"; dout<=ge; elsif(q2=2) then ds<="010"; dout<=shi; elsif(q2=3) then ds<="100"; dout<=bai; else end if; end process; P3: process(dout) begin case dout is when "0000" => led<="0111111"; when "0001" => led<="0000110"; when "0010" => led<="1011011"; when "0011" => led<="1001111"; when "0100" => led<="1100110"; when "0101" => led<="1101101"; when "0110" => led<="1111101"; when "0111" => led<="0000111"; when "1000" => led<="1111111"; when "1001" => led<="1101111"; when others => led<="0000000"; end case; end process; end Behavioral; ds<="000" ;