微机原理(杭州电子科技大学【4】8086系统结构[2-3]

15:28
22
二、系统的复位与启动
【8086CPU时序】
① 复位信号：通过RESET引脚上的触发信号来引起8086系统复位和启
动，RESET至少维持4个时钟周期的高电平。
② 复位操作：当RESET信号变成高电平时，8086／8088CPU结束现行
操作，各个内部寄存器复位成初值。
标志寄存器
清零
指令寄存器 CS寄存器 DS寄存器 SS寄存器 ES寄存器
的比例倍频后得到CPU的主频，即： CPU主频 = 外频 × 倍频系数
⑥ PC机各子系统时钟(存储系统，显示系统，总线等)是由系统频率按 照一定的比例分频得到。
15:28
5
内频 550MHz Pentium III
倍频系数5.5
L1 Cache
L2 550MHz Cache
处理机总线 100MHz
微机原理与接口技术
第四讲
15:28
第二章 8086系统结构
内容提要
z微型计算机的发展概况 z8086CPU内部结构 z8086CPU引脚及功能 z8086CPU存储器组织 z8086CPU系统配置 z8086CPU时序
15:28
2
※有关概念介绍
z 主频，外频，倍频系数 z T状态 z 总线周期 z 指令周期 z 时序 z 时序图
总线操作
读存储器操作 (取操作数)
写存储器操作 (将结果存放到内存)
读 I/O 端口操作 (取 I/O 端口中的数)
写 I/O 端口操作 (往 I/O 端口写数)
中断响应操作
总线周期
存储器读周期 存储器写周期 I/O 端口读周期 I/O 端口写周期 中断响应周期
15:28
10
三、总线周期
② 一个基本的总线周期通常包含 4 个T状态，
外频
显 示 器
AGP 北桥 显卡 66MHz 440BX
100MHz
内存条
PCI 总线 33MHz
PCI 插槽
USB
CMOS & RTC
南桥 PIIX4E
IDE1 IDE2
硬盘 光驱
软驱 键盘鼠标
15:28
ROM BIOS
ISA总线 8MHz
超级I/O
COM1 COM2
LPT1
ISA插槽 硬件实验箱
③ALE引脚上输出一个正脉冲作地址锁存信号。在T1状态结束时，M/IO信 号，地址信号均已有效，ALE的下降沿用作锁存器8282的选通信号，使 地址锁存。
④BHE信号有效，作为奇地址存储体的选体信号，配合地址信号可实现存 储单元的寻址，它表示高8位数据线上的数据有效。
⑤系统中若接有数据总线收发器8286时，在T1状态，DT/R端输出低电平， 表示本总线周期为读周期，用DT/R去控制8286接收数据。
15:28
30
三、最小模式下的总线操作
【8086CPU时序】
1. 读总线周期
T2状态：
① 地址信号消失，A19/S6~A16/S3引脚上输出状态信息S6~ S3，指出当前正 在使用的段寄存器及中断允许情况。
② 低位地址线AD15~AD0进入高阻状态，为读取数据作准备。 ③ BHE/S7变成高电平，输出状态信息S7，S7在设计中未赋于实际意义。 ④ RD信号有效，送到所有的存储器和I/O端口，但只选通地址有效的存储
;70~77个T周期
15:28
12
四、指令周期
② 不同指令的执行时间(即指令周期)是不同的;
同一类型的指令，由于操作数不同，指令周期也不同
例
MOV BX, AX
2个T周期
MUL BL
70~77个T周期
MOV [ BX ], AX
14个T周期
15:28
13
四、指令周期
③ 执行指令的过程中，需从存储器或I/O端口读取或存放数
计算机工作过程：在时钟脉冲CLK统一控制下的指令执行过程。
8086的时钟频率为5MHz，时钟周期或T状态为200ηs。
概念：
① 指令周期（Instruction Cycle）：
执行一条指令所需的时间称为指令周期。不同指令的指令周期的长短是 不同的．一个指令周期由几个总线周期组成。
② 总线周期（Bus Cycle）：
15:28
4
一、主频，外频，倍频系数
③ CPU的主频或内频指CPU的内部工作频率。
z 主频是表示CPU工作速度的重要指标， z 在 CPU其它性能指标相同时，主频越高， CPU 的速度越快
④ CPU的外频或系统频率指CPU的外部总线频率。
⑤ 倍频系数指CPU主频和外频的相对比例系数。
z 8088/8086/80286/80386的主频和外频值相同； z 从80486DX2开始，CPU的主频和外频不再相同，将外频按一定
【8086CPU时序】
2. 写总线周期
单元和I/O端口，使之能读出数据。 ⑤ 若系统中接有8286，DEN信号在T2状态有效，作为8286的选通信号，
使数据通过8286传送。
15:28
31
三、最小模式下的总线操作
【8086CPU时序】
1. 读总线周期
T3状态：
① T3状态一开始，CPU采样READY信号，若此信号为低电平表示系统中 所连接的存储器或外设工作速度较慢，数据没有准备好，要求CPU在 T3和T4状态之间再插入一个TW状态。READY是通过时钟发生器8284传 递给CPU的。
15:28
32
三、最小模式下的总线操作
【8086CPU时序】
1. 读总线周期
Tw状态：
CPU在每个TW状态的前沿对READY信号采样，若为低电平继续插入TW 状态。当在TW状态采样到READY信号为高电平时，在当前TW状态执行 完，进入T4状态，在最后一个TW状态，数据肯定已出现在数据总线上， 此时TW状态的动作与T3状态一样。CPU采样数据线AD15~AD0。
BIU完成一次访问存储器操作所需要的时间，称作一个总线周期。一个总 线周期由几个T状态组成。
③ 时钟周期(Clock Cycle)：CPU的时钟频率的倒数，也称T状态。
15:28
21
一、概述
注意：
【8086CPU时序】
在8086／8088CPU中，每个总线周期至少包含4个时 钟周期(T1~T4)，一般情况下，在总线周期的T1状态传送地 址，T2~T4状态传送数据。
② 当READY信号有效时，CPU读取数据。在DEN＝0、DT/R＝0的控制 下，内存单元或I/O端口的数据通过数据收发器8286送到数据总线 AD15~AD0上。CPU在T3周期结束时，读取数据。S3S4指出了当前访问 哪个段寄存器，若S3S4＝10，表示访问CS段，读取的是指令，CPU将 它送入指令队列中等待执行，否则读取的是数据，送入ALU进行运算。
15:28
3
一、主频，外频，倍频系数
① CPU是在时钟信号的控制下工作
CLK
时钟信号 是一个按一定电压幅度， 一定时间间隔发出的脉冲信号
② CPU所有的操作都以时钟信号为基准
CPU 按严格的时间标准发出地址，控制信号， 存储器、接口也按严格的时间标准送出或接受数据。 这个时间标准就是由时钟信号确定。
15:28
29
三、最小模式下的总线操作
【8086CPU时序】
1. 读总线周期
T1状态：
①M/IO信号在T1状态有效，指出CPU是从内存还是从I/O端口读取数据。 M/IO信号的有效电平一直保持到总线周期结束的T4状态。
②T1状态开始，20位地址信号通过多路复用总线输出，指出要读取的存储 器或I/O瑞口的地址。高4位地址从A19/S6~A16/S3地址／状态线送出，低 16位从AD15~AD0地址／数据线送出。
15:28
18
学习时序的目的
加深对指令执行过程及计算机工作原理的了解。 设计接口时，需考虑各引脚信号在时序上的配合。
15:28
19
§2-5 8086CPU时序
主要内容
z 概述 z 系统的复位和启动 z 最小模式下的总线操作 z 最小模式下的总线保持
15:28
20
一、概述
【8086CPU时序】
每个T状态包括：下降沿、低电平、上升沿、高电平
15:28
8
三、总线周期
CPU通过总线完成与存储器、I/O端口之间的操作，这些操 作统称为总线操作。
地址总线 AB
CPU
输 存 I/O 入 储 接设 器 口备
输 I/O 出 接设 口备
数据总线 DB
15:28
控制总线 CB
9
三、总线周期
① 执行一个总线操作所需要的时间称为总线周期。
T4状态：
CPU在T3与T4状态的交界处采样数据。然后在T4状态的后半周期，数据 从数据总线上撤除，各个控制信号和状态信号线进入无效状态，DEN无 效，总线收发器不工作，一个读总线周期结束。
15:28
33
三、最小模式下的总线操作
2. 写总线周期
【8086CPU时序】
15:28
34
三、最小模式下的总线操作
0000H FFFFH 0000H 0000H 0000H
指令队列
变空
其它寄存器
0000H
15:28
23
二、系统的复位与启动
【8086CPU时序】
③ 复位后程序执行：代码段寄存器CS=FFFFH，指令指针 IP=0，从内存的FFFF0H处开始执行指令。在FFFF0处存 放了一条无条件转移指令，转移到系统引导程序的入口 处，这样系统启动后就自动进入系统程序。
④ 可屏蔽中断被屏蔽：标志寄存器被清0，程序中要用指令 STI来设置中断允许标志。
15:28
24