海思芯片4G ddr配置方法
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
4G ddr在海思芯片配置方法
一、3531、3521、3520A用三星4Gddr
以三星的颗粒为例,使用4G的ddr,需要修改uboot下的execel表两个寄存器,然后重新生成uboot:
1.先配置行列数和bank数
2.Timing1计算
该值计算,比如,3531上计算如下:
以下是三星手册参数:
由CPU:AXI:DDR=930_310_620,时钟周期为:3.22580645ns(310M,1:1和1:2的情况下安照axi的频率来计算)
300ns/3.22580645ns=93.000000046个周期,进一,得94,化为16进制为:0x5e;
二、3520D上用SKhynix H5TQ4G63AFR为例:
1. 先配置行列数和bank数,如果你们使用的是16bit ddr,那么bank=8,行地址数=15,列地址数=10. 故execl表格中的值配为142
2. 3520D上用的ddr 频率是1600的,那么 208*1.25ns/(1/330MHZ)ns=85.8个周期(注意3520D频率是330MHZ),进一,86,化为16进制为:0x56;
那么DDRC_TIMING1的值应该是0xff527956