中山大学-工程硕士(数电)复试题,绝对真实

习题

一、填空题

(1) 与非门的逻辑功能为 全1出0，有0出1

(2) 数字信号的特点是在 时间 上和 幅值 上都是断续变化的，其高电平和低电平常

用 1 和 0 来表示。

(3) 三态门的“三态”指 高电平 ， 低电平 ，和 高阻状态 。

(4) 逻辑代数的三个重要规则是 代入规则 对偶规则 反演规则。

(5) 为了实现高的频率稳定度，常采用 石英晶体 振荡器；单稳态

触发器受到外触发时进入 暂稳态

(6) 同步RS 触发器中R 、S 为 高 电平有效，基本R 、S 触发器中R 、S 为 低 电平

有效

(7) 在进行A/D 转换时，常按下面四个步骤进行，采样、保持、量化、编码

(8) 逻辑函数有四种表示方法，它们分别是真值表、逻辑图式、逻辑表达和卡诺图 。

(9) 将2004个“1”异或起来得到的结果是 0

(10) 由555定时器构成的三种电路中，施密特触发器和单稳态触发器是脉冲的整形电

路。

(11)TTL 器件输入脚悬空相当于输入 高 电平。

(12)基本逻辑运算有: 与、或 和非 运算。

(13)采用四位比较器对两个四位数比较时，先比较 最高 位。

(14)触发器按动作特点可分为基本型、 同步型 、 主从型 和边沿型；

(15)如果要把一宽脉冲变换为窄脉冲应采用 积分型单稳态 触发器

(16)目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是 TTL 电路

和 CMOS 电路。

(17)施密特触发器有 两 个稳定状态.，多谐振荡器有 0 个稳定状态。

(18)两二进制数相加时，不考虑低位的进位信号是 半 加器。

(19)不仅考虑两个__本位（低位）__相加，而且还考虑来自___低位进位_______相加的

运算电路，称为全加器。

(20)时序逻辑电路的输出不仅和___该时刻输入变量的取值__有关，而且还与 该时刻

电路所处的状态_有关。

(21)计数器按CP 脉冲的输入方式可分为 同步计数器 和 异步计数器 。

(22)触发器根据逻辑功能的不同，可分为RS 触发器 ，T 触发器 ，JK 触发器 ，T ˊ触

发器，D 触发器等。

(23)根据不同需要，在集成计数器芯片的基础上，通过采用反馈归零法，预置数法，进

位输出置最小数法等方法可以实现任意进制的技术器。

(24)一个 JK 触发器有 2 个稳态，它可存储 1 位二进制数。

(25)若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。

(26)把JK 触发器改成T 触发器的方法是J=K=T 。

(27)N 个触发器组成的计数器最多可以组成 2n 进制的计数器。

(28)基本RS 触发器的约束条件是 RS=0 。

(29)对于JK 触发器，若K J =，则可完成 T 触发器的逻辑功能；若K J =，则可

完成 D 触发器的逻辑功能。

(30)有一数码10010011，作为自然二进制数时，它相当于十进制数147，作为8421BCD

码时，它相当于十进制数93。 (31)TTL 与非门多余的输入端应接高电平。 (32)TTL 集成JK 触发器正常工作时，其d R 和d S 端应接 高 电平。

(33)如果对键盘上108个符号进行二进制编码，则至少要7位二进制数码。

(34)典型的TTL 与非门电路使用的电路为电源电压为5V ，其输出高电平为3.6V ，输出

低电平为0.35V.

(35)74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为10111111。

(36)将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有11根地址线，有16根数据读出线。

(37)两片中规模集成电路10进制计数器串联后，最大计数容量为100.

(38)时序逻辑电路一般由存储电路 和组合电路两部分组成。

(39)十进制数（56）10转换为二进制数为 111000 和十六进制数为 38 。

(40)串行进位加法器的缺点是 速度慢 ，想速度高时应采用 超前进位 加法器。

(41)多谐振荡器是一种波形 产生 电路，它没有稳态，只有两个 暂态 。

(42) 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 64

(43) (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16。

(44) 主从型JK 触发器的特性方程 （）。

(45) 用4个触发器可以存储4位二进制数。

(46) 存储容量为4K×8位的RAM 存储器，其地址线为（12）条、数据线为（8）条

(47) TTL 电路的电源是__5__V ，高电平1对应的电压范围是__2.4-5____V 。

(48) N 个输入端的二进制译码器，共有N 2个输出端。对于每一组输入代码，有1个输

出端是有效电平。

(49) 给36个字符编码，至少需要6位二进制数。

(50) 存储12位二进制信息需要12个触发器。

(51) 按逻辑功能分类，触发器可分为__RS__D__JK__T_等四种类型。

(52) 对于D 触发器，若现态Q n = 0，要使次态Q n+1=0,则输入D=0。

(53) 多个集电极开路门（OC 门）的输出端可以线与。

(54) T 触发器的特性方程是n n Q T Q ⊕=+1,当T=1时,特性方程为n n Q Q =+1,这时触

发器可以用来作2分频器。

(55) 构造一个十进制的异步加法计数器，需要4个触发器。计数器的进位Cy 的频率与

计数器时钟脉冲CP 的频率之间的关系是1﹕10

(56) [19]10=[ 11010 ]Gray （假设字长为5bit ）

(57) 若X=+1010，则[X]原=00001010，[-X]补=11110110，（假设字长为8bit ）

(58) [26.125]10=[ 1A.2 ]16=[ 00100110.000100100101 ]8421BCD

(59) 65进制的同步计数器至少有7个计数输出端。

(60) 用移位寄存器产生11101000序列，至少需要3个触发器。

(61) 要使JK 触发器按'*Q Q =工作，则JK 触发器的激励方程应写为1,1 ；如果用