CMOS工艺流程与MOS电路版图举例

70
71
2. 典型N阱CMOS工艺的剖面图
硅栅 漏 薄氧化层
源
金属 低氧
场氧化层 （FOX）
n-衬底
p-阱
72
CMOS process
p+
p+
p-
73
Process (Inverter)p-sub
In
GND
S G D
VDD
D G S
图例
Legend of each layer
N-well P-diffusion N-diffusion
甘油
甘油
55
然后在表面氧化二氧化硅膜以减小后 一步氮化硅对晶圆的表面应力。 涂覆光阻(完整过程包括，甩胶→预 烘→曝光→显影→后烘→腐蚀→去除光 刻胶)。其中二氧化硅以氧化形成，氮化 硅LPCVD沉积形成(以氨、硅烷、乙硅烷 反应生成)。
56
光刻技术去除不想要的部分，此步骤为定 出P型阱区域。 (所谓光刻胶就是对光或电子束 敏感且耐腐蚀能力强的材料，常用的光阻液有 S1813,AZ5214等)。光刻胶的去除可以用臭氧烧 除也可用专用剥离液。氮化硅用180℃的磷酸去 除或含CF4气体的等离子刻蚀(RIE)。
光刻2，刻有源区掩膜版
N阱
9
去除氮化硅
源自文库
光刻3，刻多晶硅掩膜版
FOX N阱
10
重新生长二氧化硅（栅氧）
场氧
光刻3，刻多晶硅掩膜版
栅氧 N阱
11
生长多晶硅
多晶硅
光刻3，刻多晶硅掩膜版
N阱
12
刻蚀多晶硅
掩膜版
光刻3，刻多晶硅掩膜版
N阱
13
刻蚀多晶硅
多晶硅
光刻3，刻多晶硅掩膜版
N阱
14
P+离子注入
N-well
Legend of each layer
P-diffusion N-diffusion
Polysilicon
Metal
contact
75
Process
field oxide
field oxide
field oxide
76
3. Simplified CMOS Process Flow
Create n-well and active regions
49
形成第一层金属
– 淀积金属钨(W)，形成钨塞
50
形成第一层金属
– 淀积金属层，如Al-Si、Al-Si-Cu合金等 – 光刻9，第一层金属版，定义出连线图形 – 反应离子刻蚀金属层，形成互连图形
51
正硅酸乙脂（TEOS）分解 650～750℃
形成穿通接触孔 – 化学气相淀积PETEOS, 等离子增强正硅酸四乙酯热分解 Plasma Enhanced TEOS ：tetraethylorthosilicate [Si-(OC2H5)4] -- 通过化学机械抛光进行平坦化 – 光刻穿通接触孔版 – 反应离子刻蚀绝缘层，形成穿通接触孔 形成第二层金属 – 淀积金属层，如Al-Si、Al-Si-Cu合金等 – 光刻10，第二层金属版，定义出连线图形 52 – 反应离子刻蚀，形成第二层金属互连图形
64
以类似的方法，形成PMOS，植入硼(+3) 离子。 (后序中的PSG或BPSG能很好的稳定 能动钠离子，以保证MOS电压稳定)。
65
后序中的二氧化硅层皆是化学反应沉 积而成，其中加入PH3形成PSG (phosphosilicate-glass)，加入B2H6形成BPSG (borophospho-silicate-glass)以平坦表面。所谓 PECVD (plasma enhanced CVD) 在普通 CVD反应空间导入电浆(等离子)，使气体活 化以降低反应温度)。
42
P阱
N阱
推阱
– 退火驱入，双阱深度约1.8μm – 去掉N阱区的氧化层
43
形成场隔离区
– 生长一层薄氧化层 – 淀积一层氮化硅
– 光刻2场隔离区，非隔离区被光刻胶保护起来
– – – –
反应离子刻蚀氮化硅 场区硼离子注入以防止场开启 热生长厚的场氧化层 去掉氮化硅层
44
光刻胶
31P+
11B+
阈值电压调整注入 光刻3，VTP调整注入 光刻4，VTN调整注入
45
P阱
N阱
形成多晶硅栅（栅定义）
– 生长栅氧化层 – 淀积多晶硅 – 光刻5， 刻蚀多晶硅栅
46
形成硅化物
– – – – – –
淀积氧化层 反应离子刻蚀氧化层，形成侧壁氧化层（spacer, sidewall） 淀积难熔金属Ti或Co等 低温退火，形成C-47相的TiSi2或CoSi 去掉氧化层上的没有发生化学反应的Ti或Co 高温退火，形成低阻稳定的TiSi2或CoSi2
66
67
光刻技术定出孔洞，以溅射法或 真空蒸发法，依次沉积钛+氮化钛+ 铝+氮化钛等多层金属。(其中还会 考虑到铝的表面氧化和氯化物的影 响)。由于铝硅固相反应，特别对浅 的PN结难以形成漏电流 (leak current) 小而稳定的接触，为此使用TiN等材 料，以抑制铝硅界面反应，并有良 好的欧姆，这种材料也称为势垒金 属(barrier metal)。
Top View
Cross-Section
79
N+ and P+ Regions
Top View
Cross-Section
Ohmic contacts
80
SiO2 Upon Device & Contact Etching
Top View
Cross-Section
81
Metal Layer – by Metal Evaporation
P sub. 〈100〉
形成N阱
– 初始氧化，形成缓冲层，淀积氮化硅层
– 光刻1，定义出N阱
– 反应离子刻蚀氮化硅层 – N阱离子注入，先注磷31P+ ，后注砷75As+
41
N阱 P sub. 〈100〉
形成P阱
– 在N阱区生长厚氧化层，其它区域被氮化硅
层保护而不会被氧化 – 去掉光刻胶及氮化硅层 – P阱离子注入，注硼
61
在表面重新氧化生成二氧化硅层， LPCVD沉积 氮化硅层，以光阻定出下一 步的field oxide区域。
62
在上述多晶硅层外围，氧化二氧化 硅层以作为保护。涂布光阻，以便利用 光刻技术进行下一步的工序。
63
形成NMOS，以砷离子进行植入形成源漏 极。 此工序在约1000℃中完成，不能采用铝栅 极工艺，因铝不能耐高温，此工艺也称为自对 准工艺。砷离子的植入也降低了多晶硅的电阻 率(块约为30欧姆)。还采用在多晶硅上沉积高 熔点金属材料的硅化物(MoSi2、WSi2、TiSi2等)， 形成多层结构
57
在P阱区域植入硼(+3)离子，因硅为+4价， 所以形成空洞，呈正电荷状态。(离子植入时与 法线成7度角，以防止发生沟道效应，即离子 不与原子碰撞而直接打入)。每次离子植入后必 须进行退火处理，以恢复晶格的完整性。(但高 温也影响到已完成工序所形成的格局)。
58
LOCOS (local oxidation of silicon)选择性氧化： 湿法氧化二氧化硅层，因以氮化硅为掩模会出现 鸟嘴现象， 影响尺寸的控制。二氧化硅层在向上 生成的同时也向下移动，为膜厚的0.44倍，所以 在去除二氧化硅层后，出现表面台阶现象。湿法 氧化快于干法氧化，因OH基在硅中的扩散速度高 于O2。硅膜越厚所需时间越长。
N阱
36
蒸铝、光刻7，刻铝、 光刻8，刻钝化孔 （图中展示的是刻铝后的图形）
Vin VSS NMOS管硅栅 Vo 硼注入 P-SUB N阱 磷硅玻璃 PMOS管硅栅
VDD
磷注入
37
离子注入的应用
38
39
N阱硅栅CMOS工艺流程
40
3) 双阱CMOS集成电路的工艺设计
磷31P+
–砷75As+
多晶硅 栅氧化层 N阱
32
光刻4，刻NMOS管硅栅， 磷离子注入形成NMOS管
NMOS管硅栅
用光刻胶做掩蔽
N阱
33
光刻5，刻PMOS管硅栅， 硼离子注入及推进，形成PMOS管
用光刻胶做掩蔽
PMOS管硅栅
N阱
34
磷硅玻璃淀积
磷硅玻璃
N阱
35
光刻6，刻孔、磷硅玻璃淀积回流 （图中有误，没刻出孔)
47
形成N管源漏区
– 光刻6，利用光刻胶将PMOS区保护起来 – 离子注入磷或砷，形成N管源漏区
形成P管源漏区
– 光刻7，利用光刻胶将NMOS区保护起来 – 离子注入硼，形成P管源漏区
48
形成接触孔
– 化学气相淀积BPTEOS硼磷硅玻璃层 – 退火和致密 – 光刻8，接触孔版 – 反应离子刻蚀磷硅玻璃，形成接触孔
合金 形成钝化层
– 在低温条件下(小于300℃)淀积氮化硅 – 光刻11，钝化版 – 刻蚀氮化硅，形成钝化图形
测试、封装，完成集成电路的制造工艺 CMOS集成电路采用(100)晶向的硅材料
53
4) 图解双阱硅栅 CMOS制作流程
54
首先进行表面清洗，去除wafer 表面的保护层和 杂质，三氧化二铝 必须以高速粒子撞击，并 用化学溶 液进行清洗。
低氧
场氧
p+
Polysilicon
Metal
p-sub
74
contact
Layout and Cross-Section View of Inverter
Inverter VDD
Top View or Layout In VDD In Out Out GND GND
图例
Cross-Section View
1
1) 简化N阱CMOS 工艺演示
2
氧化层生长
氧化层
光刻1，刻N阱掩膜版
P-SUB
3
曝光
光刻胶
掩膜版
光刻1，刻N阱掩膜版
4
氧化层的刻蚀
光刻1，刻N阱掩膜版
5
N阱注入
光刻1，刻N阱掩膜版
6
形成N阱
N阱 P-SUB
7
氮化硅的刻蚀
掩膜版 二氧化硅
光刻2，刻有源区掩膜版
N阱
8
场氧的生长
掩膜版 二氧化硅 氮化硅
N阱硅栅CMOS 工艺流程
22
初始氧化
23
光刻1，刻N阱
24
N阱形成
N阱
25
Si3N4淀积
Si3N4
P-Si SUB
N阱
缓冲用SiO2
26
光刻2，刻有源区，场区硼离子注入
有源区 有源区 N阱
27
场氧1
N阱
28
光刻3
N阱
29
场氧2
N阱
30
栅氧化，开启电压调整
栅氧化层 N阱
31
多晶硅淀积
Grow gate oxide (thin oxide)
Deposit and pattern poly-silicon layer
Implant source and drain regions, substrate contacts
Create contact windows, deposit and pattern metal layers
Top View
Cross-Section
82
A Complete CMOS Inverter
CMOS工艺流程与MOS电路版图举例
1. CMOS工艺流程 1) 简化N阱CMOS工艺演示flash 2) 清华工艺录像：N阱硅栅CMOS工艺流程 3) 双阱CMOS集成电路的工艺设计 4) 图解双阱硅栅CMOS制作流程 2. 典型N阱CMOS工艺的剖面图 3. Simplified CMOS Process Flow 4. MOS电路版图举例
P+ 光刻4，刻P+离子注入掩膜版
掩膜版
N阱
15
N+离子注入
N+ 光刻5，刻N+离子注入掩膜版
N阱
16
生长磷硅玻璃PSG
PSG
N阱
17
光刻接触孔
光刻6，刻接触孔掩膜版
N阱
N+
P+
18
刻铝
Al 光刻7，刻Al掩膜版
N阱
19
刻铝
VDD
VSS
Vo
N阱
20
钝化层
光刻8，刻压焊孔掩膜版
N阱
21
2) 清华工艺录像
77
N-well, Active Region, Gate Oxide
Metal Top View VSS S G nMOSFET D pMOSFET D G n+ Polysilicon Metal
n-well
p+ VDD S
Metal
Cross Section
78
Poly-silicon Layer
68
RIE刻蚀出布线格局。以类似的方法 沉积第二层金属，以二氧化硅绝缘层和 介电层作为层间保 护和平坦表面作用。
69
为满足欧姆接触要求，布线工艺是在含 有5~10%氢的氮气中，在400~500℃温度下 热处理15~30分钟(也称成形forming)，以使 铝和硅合金化。最后还要定出PAD接触窗， 以便进行bonding工作。 (上述形成的薄膜 厚度的计算可采用光学衍射、倾斜研磨、 四探针法等方法测得)。
59
去除氮化硅和表面二氧化硅层。露出N型 阱区 域。(上述中曝光技术光罩与基片的距离 分为接触式、接近式和投影式曝光三种，常用 投影式又分为等比和微缩式。曝光会有清晰度 和分辩率，所以考虑到所用光线及波长、基片 表面平坦度、套刻精度、膨胀系数等)。
60
离子植入磷离子(+5)，所以出现多余 电子，呈现负电荷状态。电荷移动速度 高于P型约0.25倍。以缓冲氢氟酸液去除 二氧化硅层。