第二章 MCS-51单片机的中断系统
MCS-51系列单片机的中断系统
大连理工大学出版社
第5章 中断
当断不断必受其乱
第5章 中断系统
5.1 概述 MCS-51系列单片机的中断系统 5.2 MCS-51系列单片机的中断系统 5.3 中断程序设计方法
第5 章
中断系统
中断控制是单片机最重要的技术之一， 实时控制及人机交互等应用都是通过中 断实现的。 本章主要介绍中断的基本概念、MCS-51 系列单片机单片机的中断机制及其简单 应用。
5.2.2中断控制 5.2.2中断控制
1.中断允许 MCS-51系列单片机中断系统通过中断允许控制 寄存器IE实现开中断和关中断的功能。 （1）IE寄存器 IE寄存器由一个中断允许总控制位和各中断源 的中断允许控制位构成，从而进行两级中断允 许控制。IE寄存器的各位定义如下：
5.2.2中断控制 IE寄存器
5.2.2中断控制 IE寄存器
EX1（IE.2）——外中断1的中断允许控 制位。中断总允许时，EX1=0，禁止外中 断1中断；EX1=1，允许外中断1中断。 ET1（IE.3）——定时器T1的中断允许控 制位。中断总允许时，EX1=0，禁止T1中 断；ET1=1，允许T1中断。
5.2.2中断控制 5.2.2中断控制 IE寄存器
5.2.1中断源和中断标志
当MCS-51系列单片机的外中断源以脉冲方式触 发时，负脉冲有效。CPU在一个机器周期采样到 INT0（或者 INT1 ）引脚上为高电平，在接下 来的一个机器周期采样到INT0（或者INT1）引 脚上是低电平，即出现了下降沿的跳变（负脉 冲）时，就认为是外中断0（或者外中断1）的 一个有效的中断请求信号。因为两次检测的间 隔时间为一个机器周期，负脉冲对应的高低电 平持续时间都应至少维持一个机器周期，从而 保证CPU能够检测到电平的跳变。
MCS-51单片机的中断系统
MCS-51单⽚机的中断系统单⽚机中断技术概述在任何⼀款事件驱动型的CPU⾥⾯都应该会有中断系统，因为中断就是为响应某种事件⽽存在的。
中断的灵活应⽤不仅能够实现想要的功能，⽽且合理的中断安排可以提⾼事件执⾏的效率，因此中断在单⽚机应⽤中的地位是⾮常重要的。
单⽚机中断（Interrupt）是硬件驱动事件，它使得CPU暂停当前的主程序，转⽽去执⾏⼀个中断服务⼦程序。
为了更形象地理解中断，下⾯以学⽣上⾃习时接电话为例阐述⼀下中断的概念。
单⽚机的中断系统有5个中断源、2个中断优先级，可实现两级中断服务程序嵌套。
如果单⽚机没有中断系统，单⽚机的⼤量时间可能会浪费在查询是否有服务请求发⽣的定时査询操作上。
采⽤中断技术完全消除了单⽚机在査询⽅式中的等待现象，⼤⼤地提⾼了单⽚机的⼯作效率和实时性。
单⽚机中断系统结构及中断控制中断系统结构图如图5-2所⽰。
由图5-2可见，MCS-51中断系统共有5个中断请求源：INT0——外部中断请求0，中断请求信号由INT0引脚输⼊。
定时/计数器T0计数溢出发出的中断请求。
INT1——外部中断请求1，中断请求信号由INT1引脚输⼊。
定时/计数器T1计数溢出发出的中断请求。
串⾏⼝中断请求。
中断优先级从⾼到底排列。
单⽚机如何知道有中断请求信号？是否能够响应该中断？若5个中断源请求信号同时到来，单⽚机如何响应？这些问题都可以由中断寄存器来解决。
单⽚机中断寄存器有中断标志寄存器TCON和SCON、中断使能寄存器IE和中断优先级寄存器IP，这些寄存器均为8位。
中断标志寄存器5个中断请求源的中断请求标志分别由TCON和SCON的相应位锁存，单⽚机通过这些中断标志位的状态便能知道具体是哪个中断源正在申请中断。
TCON寄存器TCON寄存器为定时/计数器的控制寄存器，字节地址为88H，可位寻址。
特殊功能寄存器TCON的格式如图5-3所⽰。
TCON各标志位功能如下。
TF1——定时/计数器T1的溢出中断请求标志位。
单片机原理 第2章 MCS-51单片机体系结构
2.4.2 MCS-51单片机数据存储器
2.4.2 MCS-51单片机数据存储器
1. 工作寄存器区
字节地址为00H~1FH的32个单元是4组通用工作寄存器区，每组占用8个 字节，都标记为R0~R7。在某一时刻，CPU只能使用其中的一组工作寄存 器，工作寄存器的选择由程序状态字寄存器PSW中RS1、RS0两位来确定 ，如表2-3所示。
2. 数据总线DB 数据总线宽度为8位（D0~D7），由P0提供。
3. 控制总线CB 控制总线由P3口的第二功能状态和4根独立控制线RESET、 和ALE组成。
2.3 MCS-51单片机的中央处理器
• 8051系列单片机的中央处理器CPU是单片机 的指挥中心和执行机构，它的作用是产生合适的 时序，读入和分析每条指令代码，根据每条指令 代码的功能要求，指挥并控制单片机的有关部件 和器件，具体执行指定的操作。
2.2.3 并行I/O引脚
3. P2口
P2口，为准双向I/O口，具有内部上拉电阻。一共8位，有P2.0～P2.7共8 条引脚。当8051系列单片机扩展外部存储器及I/O接口芯片时，P2口作为 地址总线（高8位），和P0输出的低8位地址一起构成16位地址，可以寻址 64KB的地址空间。
P2口位结构图如图2-3 （c）所示，它比P1口多了 一个转换控制部分，当P2 与P0配合作为“地址/数据总 线”方式下的高8位数据线 （A8~A15）时，CPU将写 控制信号“1”使MUX切换到 右边，在“地址/数据总线” 方式下，无论P2口剩余多 少地址线，均不能被用于 普通I/O操作。
（2）控制引脚—— 、
第2章 MCS-51单片机结构与时序_110905
2.3.1 运算部件及专用寄存器组
运算部件以算术逻辑单元ALU为核心，包括一个位处理器和 两个8位暂存寄存器（不对外开放），它能实现数据的算术运 算、逻辑运算、位变量处理和数据传输操作。 累加器ACC 寄存器B 专用寄存器组 程序状态字PSW 程序计数器PC 堆栈指针SP 数据指针寄存器DPTR
锁 存 器
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 VCC VSS
地 址 总 线 (AB)
数 据 总 线 (DB)
VCC VSS
ห้องสมุดไป่ตู้(a)
(b)
MCS-51系列单片机引脚及总线结构
2.3 微 处 理 器
Program State Word
accumulator
ALU －－Arithmetic and Logic Unit
图2.1 MCS-51单片机内部结构框图
1．算术逻辑单元ALU与累加器ACC、寄存器B
算术逻辑单元不仅能完成8位二进制的加、减、乘、除、加 1、减1及BCD加法的十进制调整等算术运算，还能对8位变量进 行逻辑"与"、"或"、"异或"、循环移位、求补、清零等逻辑运 算，并具有数据传输、程序转移等功能。 累加器(ACC，简称累加器A，地址E0H)为一个8位寄存器， 它是CPU中使用最频繁的寄存器。进入ALU作算术和逻辑运算的 操作数多来自于A，运算结果也常送回A保存。 寄存器B（地址F0H ）是为ALU进行乘除法运算而设置的。 若不作乘除运算时，则可作为通用寄存器使用。
mcs-51单片机中断系统的结构[整理版]
![mcs-51单片机中断系统的结构[整理版]](https://img.taocdn.com/s3/m/1e73a935182e453610661ed9ad51f01dc281573a.png)
1．简述中断、中断源、中断源的优先级及中断嵌套的含义。
答: 当CPU 正在处理某项事件的时，如果外界或内部发生了紧急情况，要求CPU 暂停正在处理的工作转而去处理这个紧急情况，待处理完以后再回到原来被中断的地方，继续执行原来被中断了的程序，这样的过程称为中断。
单片机采用中断主要有如下几个优点：①可以提高CPU 工作效率；②具有实时处理能力；③具有故障处理能力；④实现分时操作，可控制多个外设同时工作。
向CPU 提出中断请求的源称为中断源；当系统有多个中断源时，就可能出现同时有几个中断源申请中断，而CPU 在一个时刻只能响应并处理中断优先高的请求；在实际应用系统中，当CPU 正在处理某个中断源，即正在执行中断服务程序时，会出现优先级更高的中断源申请中断。
为了使更紧急的级别高的中断源及时得到服务，需要暂时中断（挂起）当前正在执行的级别较低的中断服务程序，去处理级别更高的中断源，待处理完以后，再返回到被中断了的中断服务程序继续执行，但级别相同或级别低的中断源不能中断级别高的中断服务，这就是所谓的中断嵌套。
3．MCS-51 单片机能提供几个中断源？几个中断优先级？各个中断的源的优先级怎样确定？在同一优先级中各个中断源的优先级怎样确定？答: 51 单片机有5 个中断源，两个中断优先级：INT0 、T0、INT1 、T1、串行口中断（包括串行接收中断RI 和串行发送中断TI）。
这 5 个中断源的中断入口地址分别是0003H、000BH、0013H、001BH、0023H。
中断优先级是由片内的中断优先级寄存器IP（特殊功能寄存器）控制的。
PS：串行口中断优先级控制位。
PS=1，串行口定义为高优先级中断源；PS=0，串行口定义为低优先级中断源；PT1：T1 中断优先级控制位。
PT1=1，定时器/计数器 1 定义为高优先级中断源；PT1=0，定时器/计数器 1 定义为低优先级中断源；PX1：外部中断 1 中断优先级控制位。
第2章 MCS-51单片机的内部结构
当3个准双向I/O口作输入口使用时，要向该口先写“1”， 个准双向I/O口作输入口使用时，要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节， 128个字节， 128个字节 字节地址为00H 7FH。 00H～ 字节地址为00H～7FH 00H～1FH：32个单 00H～1FH：32个单 元，是4组通用工作 寄存器区 20H～2FH：16个单 20H～2FH：16个单 可进行128 128位的 元，可进行128位的 位寻址 30H FH： 用户RAM 30H ～ 7FH ： 用户 RAM 区 ， 只能进行字节寻 址 ， 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线（ (1) P0口：双向8位三态I/O口，地址总线（低8位）及 数据总线分时复用口，可驱动8个LS型TTL负载。 数据总线分时复用口，可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 （ 高 8 位 ） 复 功能说明 准双向I/O I/O口 (3) P2口：8位 准双向I/O 口， 与地址总线（ 脚 可驱动4 LS型TTL负载 负载。 用，可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口，可驱动4 (4) P3口：8位 准双向I/O 口， 双功能复用口 ，可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。
MCS51的中断系统有几个中断源
MCS51的中断系统有几个中断源？几个中断优先级？中断优先级是如何控制的？在出现同级中断申请时，CPU按什么顺序响应（按由高级到低级的顺序写出各个中断源）？各个中断源的入口地址是多少？答：MCS51单片机有5个中断源，2个中断优先级，中断优先级由特殊功能寄存器IP控制，在出现同级中断申请时，CPU按如下顺序响应各个中断源的请求：INT0、T0、INT1、T1、串口，各个中断源的入口地址分别是0003H、000BH、0013H、001BH、0023H。
1.A T89S51单片机有（ 5 ）个中断源，（ 2 ）级优先级中断．2.串行口的方式0的波特率为( fOSC/12 )。
2．如果(DPTR)=5678H，(SP)=42H，(3FH)=12H ，(40H)=34H，(41H)=50H，(42H)=80H，则执行下列指令后：POP DPH POP DPL RET 则：(PCH) =_34H_；（PCL）=_12H__；（DPH）=__80H__；（DPL）=__50H__；（4分）2．A T89S51采用6MHz的晶振，定时2ms，如用定时器方式1时的初值（16进制数）应为多少？（写出计算过程）（6分）答：机器周期6×106=2×10-6s=2uS 又方式1为16进制定时器.故（216—X）×2×10-6=2×10-3=>216-X=1000 =>X=65536-1000=64536 即初值=FC18H1. AT89S51单片机芯片共有40 个引脚，MCS-51系列单片机为8位单片机。
2. AT89S51的异步通信口为全双工（单工/半双工/全双工），3. AT89S51内部数据存储器的地址范围是00H-7FH，位地址空间的字节地址范围是20H-2FH，对应的位地址范围是00H-7FH，外部数据存储器的最大可扩展容量是64K字节。
4.A T89S51的中断源有外中断0，T0 ，外中断1，T1，串行口，有2个中断优先级8. 51系列单片机的典型芯片分别为AT89S51 、8031 、AT89C51 。
第2章 MCS-51单片机的硬件结构
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .
第2章 MCS-51单片机基本结构
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构 2.2 MCS-51单片机引脚功能 2.3 MCS-51单片机时序 2.4 单片机复位与复位电路 2.5 单片机最小应用系统 2.6 单片机低功耗运行
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构
第2章 MCS-51单片机基本结构
2.1.2存储器
第2章 MCS-51单片机基本结构
2.1.2存储器
存储器小结：
第2章 MCS-51单片机基本结构
（1）地址的重叠性。数据存储器与程序存储器全 部64K地址重叠；程序存储器中的片内和片外低 4K地址重叠；数据存储器片内和片外最低的128 个字节地址重叠。虽然有这些重叠，但是由于采 取了不同的操作指令和外部引脚电平的控制，是 不会产生操作混乱的。 （2）程序存储器和数据存储器在使用上是严格区 分的，不同的操作指令不能混用。 （3）片外数据存储器中，数据区与用户外部扩展 的I/O口统一编址。因此，应用系统中所有外围接 口的地址均占用RAM地址单元。与外围接口进行 数据传送时，使用与访问外部数据存储器相同的 传送指令。
①CY（Carry Flag）
进位标志位。在执行运算过程中，如果结果的最高位 在加法运算时有进位或减法运算时有借位，Cy=1；否则， Cy=0。在进行位操作时，CY作为位累加器，作用相当于 CPU中的累加器A。
②AC（Auxiliary Carry Flag）
辅助进位标志位。进行加法或减法运算中，若低4位向 高4位有进位或借位，AC将被硬件置1，否则清0。AC位 常用于进行十进制调整指令和压缩BCD码运算。
第2章 MCS-51单片机基本结构
第二章 MCS-51系列单片机结构与工作
2.3.1运算器 2.3.1运算器
• 4．程序状态字寄存器PSW • 程序状态字寄存器PSW是8位寄存器，用来存储当前指令执行后的状 态，便于程序查询和判别。程序状态字寄存器各位的定义如表2-2。
• （1）进位标志位C：又名CY，在加法和减法运算时， 表示运算结果 最高位的进位或借位情况。
2.3.1运算器 2.3.1运算器
2.2.1 MCS-51系列单片机的引脚与功能 MCS-51系列单片机的引脚与功能
• （8）XTAL2（18脚）：片内振荡电路反向放大器的输出端，采用外 部时钟时该引脚为振荡信号的输入端。 • （9）P0口：P0.0～P0.7依次为第39～32脚，P0口除了可以作普通 的双向I/O口使用外，也可以在访问外部存储器时用作低8位地址线和 数据总线。 • （10）P1口：P1.0～P1.7依次为第1～8脚，P1口是带内部上拉电 阻的双向I/O口，向P1口写入“1” 时，P1口被内部上拉为高电平， 可用作输入口。当作为输出脚时，被外部拉低的P1口会因为内部上拉 电阻的存在而输出电流。
第二章.MCS-51单片机结构和原理
* 由于T1的作用，不需外接上拉电阻。
②输入数据
类似于读引线
控制：C=0，MUX下通，与门4输出为0。T1截止，预臵Q=1， T2截止。 P0.X→三态门2→内总线
二、P1口
通用8位准双向端口。 ⑴ 输出：Q→FET（反相）→P1.X
* 有内部上拉电阻，不必外接。
⑵ 输入： 读引线：预臵Q=1，FET截止，P1.X→下三态门→内部总线 读锁存器：Q→上三态门→内部总线
3
ATmega8 RISC,SPEED,power,a/d,spi,i2c,uart,pwm,内时钟 C8051F310 debug,speed,power,ram,外设 PIC16F87X 指令，存储器，外设，a/d
MC68HC908JB16 i/o,usb,mul&div
ADuC812 12bit a/d 凌阳SPCE061A
㈢.P2.0－P2.7：P2端口
⑴.无外存：通用准8位双向I／O口（有内部上拉电阻）
⑵.有外存：地址总线高8位
*EPROM编程时，接收地址高8位
㈣.P3.0－3.7：P3端口
⑴.通用8位准双向I／O口（有内部上拉电阻）
⑵.专用功能：
串行口： P3.0－RXD，接收 P3.1－TXD， 发送 中断申请：P3.2－ INT0 P3.3－INT1 CTC： P3.4－T0 ， CTC0时钟输入 P3.5－T1 ， CTC1时钟输入 读写控制： P3.6－ WR， 外部RAM写 P3.7－ RD， 外部RAM读.
三. I／O接口电路：
并行口：4个8位端口 P0－P3，32根I／O线 串行口：1个
四．CTC：
16位CTC 2个／3个（52）
五.中断功能：
单片机中断系统
单⽚机中断系统中断系统的概念和基本结构中断发⽣：CPU正在处理某⼀程序时，发⽣了另⼀突发事件请求CPU迅速去处理；中断响应： CPU暂时停⽌当前的⼯作，转到需要处理的中断源的服务程序的⼊⼝，⼀般在⼊⼝处执⾏⼀跳转指令转去处理中断事件(中断服务)；中断返回：待CPU将中断事件处理完毕后，再回到原来程序被中断的地⽅继续处理执⾏程序，这⼀处理过程称为中断返回。
当CPU与外设交换信息时，由于外设的速度⽐较慢，若⽤查询的⽅式，则CPU就要浪费很多时间去等待外设。
这样就存在⼀个快速的CPU与慢速的外设之间的⽭盾。
为了解决这个问题，就引⼊了“中断”的概念中断的优点分时操作有了中断功能，就可以使CPU和多个外设同时⼯作。
提⾼了CPU的利⽤率。
实时处理实时控制时，需要现场的各种参数、信息，可在任何时间发出中断申请，CPU就可以马上响应加以处理。
故障处理计算机在运⾏过程中，往往会出现事先预料不到的情况，或出现⼀些故障。
中断源引起中断的原因，或能发出中断申请的来源，称为中断源。
通常中断源有以下⼏种：外部输⼊、输出设备故障源控制对象定时/计数脉冲，当定时/计数器溢出时产⽣中断请求。
对于每种中断事件，要求其能够发出中断请求信号，⽽且要符合CPU响应中断的条件，即要明确属于哪种中断源。
中断源是系统规定的可引起中断的部件或来源。
中断系统的功能实现中断及返回能实现优先权排队⾼级中断源能中断低级的中断处理MCS-51单⽚机的中断系统提供5个中断申请源外部中断0和外部中断1；定时/计数器(T0)和(T1)的溢出中断；串⾏接⼝的接收和发送中断。
这5个中断源可分为两个优先级，可实现两级中断服务程序嵌套。
MCS-51单⽚机的中断系统可以提供5个中断申请源，它们的控制与实现由⽚内4个SFR来完成。
定时/计数器的控制寄存器(TCON)和串⾏接⼝控制寄存器(SCON)的相应位规定中断类型和触发⽅式；中断允许寄存器(IE)控制CPU是否响应中断请求；中断优先级寄存器(IP)安排各中断源的优先级，同⼀优先级内各中断同时提出中断请求时，由内部的查询逻辑按规定的⾃然优先级确定其响应次序。
第2章 MCS-51系列单片机的结构及原理
2.3 引脚功能——封装形式
40P6-PDIP
单 片 机 技 术
2.3 引脚功能——引脚含义
P1. 0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST RXD/ P3. 0 TXD/ P3.1 INT0/ P3.2 INT1/ P3.3 T0/ P3.4 T1/ P3.5 WR/ P3.6 RD/ P3.7 XTAL2 XTAL1 VSS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 24 22 21 VCC P0. 0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA ALE PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0
2mcs51系列单片机的内部总体结构88微处理器运算部件b数据存储器ramp0口p2口程序存储器特殊功特殊功能寄存器sfrromepromvccvss图21mcs51单片机的基本结构控制部件p1口p3口串行口定时计数器中断系统88xtal1xtal2psenaleeareset端口0驱动器端口2驱动器ram地址锁存器ram1288端口0锁存器端口2锁存器rom4k8b寄存器程序地址寄存器缓冲器寄存器vcc5vvss堆栈指针spacctmp2tmp1p00p07p20p27图22mcs51片内总体结构框图rstpc1寄存器pcdptr指针p10p17psw端口3锁存器端口1锁存器端口1驱动器端口3驱动器scontl0tmodth1iepconth0sbuftxrx中断串行口和定时器逻辑tcontl1iposcp30p37alepsenxtal2xtal1alu指令寄存器定时与控制指令译码器返回本节2
第二章 MCS-51 单片机基本知识
CPU
特殊功能寄存器SFR 特殊功能寄存器 （Special Function Register） ）
MCS-51单片机的引脚功能 2.1.2 MCS-51单片机的引脚功能
MCS-51单片机芯片共40脚 I/O端口引脚32条 端口引脚32 MCS-51单片机芯片共40脚，I/O端口引脚32条、控制引 单片机芯片共40 电源引脚2 时钟引脚2 如图2 脚4条、电源引脚2条、时钟引脚2条，如图2-1、2-4 所示。 所示
通用I/O I/O口 无片外存储器时，P2口可作通用I/O口使用 口可作通用I/O口使用； ① 通用I/O口：无片外存储器时，P2口可作通用I/O口使用； ② 地址口：在访问外部存储器时，传送ROM/RAM高低8位地址。 地址口：在访问外部存储器时，传送ROM/RAM高低8位地址。 ROM/RAM高低
CPU
算术逻辑单元ALU 算术逻辑单元ALU (Arithmetic Logic Unit) 定时控制器 定时控制器 程序计数器PC 程序计数器PC Counter） （Program Counter） 累加器ACC 累加器ACC (Accumulator) (Accumulator) 程序状态字PSW 程序状态字PSW Word) (Program Status Word) 堆栈指针SP 堆栈指针SP Pointor) (Stack Pointor) 数据指针DPTR 数据指针DPTR Pointer） （Data Pointer） 寄存器B 寄存器B
中央处理单元CPU 2.1.1 中央处理单元CPU
算术逻辑单元ALU 算术逻辑单元ALU (Arithmetic Logic Unit) 加法器 2个暂存器TMP1和TMP2 个暂存器TMP1和 TMP1 布尔处理器 定时控制逻辑 定时控制器 定时控制器 指令寄存器IR 指令寄存器IR (Instruction Register ) 振荡器OSC 振荡器OSC (Oscillator) 特殊功能寄存器 特殊功能寄存器SFR （Special Function Register） ）
单片机原理及应用总结归纳课后习题参考答案1~6章
精心整理《单片机原理及应用》习题答案第一章计算机基础知识1-1 微型计算机主要由哪几部分组成？各部分有何功能？答：一台微型计算机由中央处理单元（CPU）、存储器、I/O接口及I/O设备等组成，相互之间通过三组总线（Bus）：即地址总线AB、数据总线DB和控制总线CB来连接。
CPU由运算器和控制器组成，运算器能够完成各种算术运算和逻辑运算操作，控制器用于控制和ROM。
I/O1-6 写出下列各数的BCD参与：59：01011001，1996：0001100110010110，4859.2：0100100001011001.0010389.41：001110001001.01000001第二章 MCS-51单片机的硬件结构2-1 8052单片机片内包含哪些主要逻辑功能部件？答：8052单片机片内包括：①8位中央处理器CPU一个②片内振荡器及时钟电路③256B数据存储器RAM。
④8KB片内程序存储空间ROM⑤21个特殊功能寄存器SFR⑥4个8位并行I/O端口（32条线）⑦1个可编程全双工串行口⑧可寻址64KB的外部程序存储空间和外部数据存储空间⑨3个16位的定时器/计数器⑩6个中断源、2个优先级嵌套中断结构2-2 8052答：⑴8052的存储器分为6个编址空间：①片内ROM的容量为8KB，其地址为②可扩展片外ROM的容量为64KB，其地址为片内RAM的容量为256B，其地址为00H~FFH RAM低区，④另128B为片内RAM高区，其地址空间为⑤可扩展片外RAM的容量为64KB，其地址为⑥特殊功能寄存器SFR的空间为128B26BCPU第31脚EA接高电平时， CPU将从片内程序存储器0000H1FFFH时，会自动转向片外程ROM的0000H单元开始执行。
CPU，低区128B地址空间00H~7FH中地址为00H~1FH 这32表示，通过工作寄存器指令进行访问。
片内RAM 中的16个单元共128位中的每一位又可单独00H`7FH；对片内高区128B寻址只能用CPU通过指令MOVX访问片外数据存储器。
MCS-51单片机的内部结构
整理ppt
6
MCS-51的CPU：运算器 2.寄存器 (3) 程序状态字PSW
➢程序状态字是8位寄存器，用于指示程序运行状态信息。 ➢其中有些位是根据程序执行结果由硬件自动设置的，而 有些位可由用户通过指令方法设定。
PSW中各标志位名称及定义如下：
位序 D7 D6 D5 D4 D3 D2 D1 D0 位标志 C AC F0 RS1 RS0 OV — P
写操作，但可以通过转移、调用、返回等指令改变 其内容，以实现程序的转移。 ✓ PC的寻址范围为64KB，即地址空间为0000～0FFFFH。
整理ppt
14
MCS-51的CPU：控制器
数据指针DPTR
✓ 数据指针DPTR为16位寄存器，它是MCS—51中 唯一的一个16位寄存器。
✓ DPTR通常在访问外部数据存储器时作为地址指 针使用，寻址范围为64KB。
✓ 编程时，既可按16位寄存器使用，也可作为两 个8位寄存器分开使用。DPH 为DPTR的高八位 寄存器，DPL 为DPTR的低八位寄存器。
1
组1
08~0FH
1
0
组2
10~17H
1
1
组3
18~1FH
整理ppt
10
程序状态字PSW
位序 D7 D6 D5 D4 D3 D2 D1 D0 位标志 CY AC F0 RS1 RS0 OV — P
OV：溢出标志位
在带符号数（补码数）的加减中，OV=1表示运算的结果 超出了累加器A的八位符号数表示范围（－128～ +127），产生溢出，因此运算结果是错误的。OV=0， 表示未超出表示范围，运算结果正确。
传送、位与、位或等位操作。另外某些控制转移
单片机第二章2
ORG 0000H LJMP MAIN ORG 中断入口地址 LJMP INT
⋮ ORG XXXXH MAIN：主 程 序 INT：中断服务程序
25
三、中断服务程序的流程
26
例 根据中断服务程序流程，编出中断服务程序。假 设，现场保护只需将PSW和A的内容压入堆栈中保护。
典型的中断服务程序如下：
14
15
例 设置IP寄存器的初始值，使2个外中断请求为 高优先级，其它中断请求为低优先级。
（1）用位操作指令 SETB PX0 ；2个外中断为高优先级 SETB PX1 CLR PS ；串口为低优先级中断
CLR PT0 ；2个定时器/计数器低优先级中断 CLR PT1
（2）用字节操作指令 MOV IP，#05H 或： MOV 0B8H，#05H ；B8H为IP寄存器的字节地 址
单片机
SETB EA ；开总允许开关 SETB EX0 ；开INT0中断
INT0
SETB IT0 ；负跳变触发中断 Here： SJMP Here ；相当于执行其它
P1.0
1
任务
ORG 0200H ；中断服务程序
PINT0：CPL P1.0 ；改变LED
32
RETI
；返回主程序
2. 电平触发：避免一次按键引起多次中断响应。 1．软件等待按键释放。 2．硬件清除中断信号。
16
17
中断的响应时间
单级中断中最短的响应时间为3个机器周期: （1）中断请求标志位查询占1个机器周期。
（2）子程序调用指令LCALL转到相应的中断服务程序 入口，需2个机器周期。
外部中断响应的最长的响应时间为8个机器周期： （1）发生在CPU进行中断标志查询时，刚好是开始执
51单片机中断原理
(MSB)
(LSB)
－ － － PS PT1 PX1 PT0 PX0
PX0：外部中断0允许位 PT0：定时器/计数器0中断允许位 PX1：外部中断1允许位 PT1：定时器/计数器1中断允许位 PS ： 串行口中断允许位
当两个以上的中断源同时提出申请时， CPU到底相应哪个中断呢？
中断响应遵循两条规则：
（3） 正在执行的是一条 RETI 或者访问特殊功能 寄存器 IE或 IP的指令（换言之, 在 RETI或读写 IE或 IP之后, 不会马上响应中断请求, 而至少执行 一条其它指令之后才会响应）。
当上述阻断条件存在时，中断不能 被相应，且丢弃查询结果。若阻断条件结 束时，中断标志已经消失，则这个被拖延 了的中断请求可能不会再得到响应。
(LSB)
TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0
IT0：外部中断0触发方式选择位
0:低电平触发
1: 负跳变触发
IE0：外部中断0中断请求标志
IT1、IE1 类似 IT0、IE0
TR0：定时/计数器0运行控制位 0:停止 1:运行
TF1：定时/计数器0中断请求标志位
TR1、TF1 类似 TR0、TF0
中断标志检测与响应过程
5.2.3.1 中断响应的阻断条件
在EA＝1且相应的中断允许位也为1的情况下， 检测到的最高级的中断请求将会得到相应。但此时 如果发生下列三种情况中的任何一种，中断响应的 过程将被阻断：
（1） 同级或高优先级的中断已在进行中;
（2） 当前的机器周期还不是正在执行指令的最后 一个机器周期（换言之, 正在执行的指令完成前, 任 何中断请求都得不到响应）;
2. 特殊功能寄存器SCON的格式（98H
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EX1：外部中断1允许位。
EX1=1，开中断；EX1=0，禁止中断。
§2.8 MCS-51单片机的中断系统
① 中断允许寄存器IE（存放中断允许字）
IE
IE.7
EA
IE.4
ES
IE.3
ET1 EX1 ET0
IE.0
EX0
(A8H) ET1：定时/计数器T1溢出中断允许位。 ET1=1，开T1中断；ET1=0，禁止T1中断
串行口
最低
CPU将根据查询顺序来响应这些中断请求。
§2.8 MCS-51单片机的中断系统
例1：试问下面几种中断优先级的安排（由高到低）是 否可能？若可能，则应若何设置中断源的中断级别？ 否则请简述理由 （1）定时器0，定时器1，外中断0，外中断1，串行接口中断 （2）串行接口中断，外中断0，定时器0，外中断1，定时器1 （3）外中断0，定时器1，外中断1，定时器0，串行接口中断 （4）外中断0，外中断1，定时器0，串行接口中断，定时器1 （5）外中断1，串行接口中断，定时器0，外中断0 ，定时器1
§2.8 MCS-51单片机的中断系统
2、中断响应过程 1）保护断点：即保存下一将要执行的指令的地址，就是 把这个地址送入堆栈。 (保护断点硬件自动完成，保护现场要软件完成） 2）寻找中断入口：根据5个不同的中断源所产生的中断, 查找5个不同的入口地址。 0000H 复位入口地址 0003H 外中断0中断入口地址 000BH 定时器0溢出中断入口地址 0013H 外中断1中断入口地址 001BH 定时器1溢出中断入口地址 0023H 串行口接收/发送中断入口地址
§2.8 MCS-51单片机的中断系统
三、计算机采用中断系统的优点 1、并行分时操作 有了中断技术，CPU可以同时启动多台外设（或电 路）并行工作，CPU可依中断申请,分时与外设（或电 路）进行信息交换，或处理相关任务。这样既解决了快 速CPU与慢速外设（或电路）之间的矛盾，也大大提高 了CPU效率。
TCON.7
TCON.0
TR1 TF0 TR0 IE1 IT1 IE0 IT0
TCON
TF1
②、内部中断请求源
TF0：定时器T0的溢出中断标记，当T0计数产生溢
出时，由硬件置位TF0：当CPU响应中断后，再由硬件 将TF0清0。在查询方式下也可由软件清零
TF1：与TF0类似。
§2.8 MCS-51单片机的中断系统
当有外部的中断请求时，这位就会置1这由硬件来完 成，在CPU响应中断后，由硬件将IE0清0。
§2.8 MCS-51单片机的中断系统
TCON.7 TCON
TF1 TR1 TF0
TCON.0
TR0
IE1 IT1
IE0
IT0
IT1、IE1的用途和IT0、IE0相同。
§2.8 MCS-51单片机的中断系统
中断系统：实现中断功能的部件
§2.8 MCS-51单片机的中断系统
二、中断系统应该具备的一般功能
1、中断的屏蔽与开放
也称为关中断和开中断，这是CPU能否接收中断请 求的关键。只有在开中断的情况下，CPU才能响应中断 源的中断请求。中断的关闭或开放可由指令控制。 2、中断响应
在开中断的情况下，若有中断请求信号，CPU便可 从主程序转去执行中断服务子程序，以进行中断服务，同 时保护主程序的断点地址，使断点地址自动入栈，以便执 行完中断服务程序后可以返回主程序继续执行。中断系统 要能确定各个中断源的中断服务子程序的入口地址。
§2.8 MCS-51单片机的中断系统
2.8.1 中 断 的概念 一、中断的概念 中断：计算机在执行某一段程序的过程中，当中 断源（组成计算机系统的，由计算机管理、完成某一 功能的电路或外设）向计算机提出中断申请，计算机 感到有必要中止原程序的执行，而去执行相应的中断 服务程序（中断源要求CPU完成的服务），待处理结 束后，再回来继续执行被中止了的原程序的过程。 中断源：产生中断请求的来源
§2.8 MCS-51单片机的中断系统
2.8 MCS-51单片机的中断系统
【教学目的与要求】 1、了解中断的概念及中断系统的概念； 2、熟悉MCS-51单片机中断系统的结构及其相关寄存器 的设置； 3、掌握单片机中断系统相关的程序设计； 【教学重点】 1、MCS-51单片机中断系统的结构及其相关寄存器的设 置 2、单片机中断系统相关的程序设计； 【教学难点】 1、MCS-51单片机中断系统的结构及其相关寄存器的设置
§2.8 MCS-51单片机的中断系统
IP
(B8H)
IP.7
PS PT1
IP.2
PX1
IP.1
PT0
IP.0
PX0
PX1：外部中断优先级设定位。PX1=1，设定为高优先 级；PX1=0，设定为低优先级。 PT0：定时/计数器T0优先级设定位。PT0=1，T0设定为 高优先级；PT0=0，T0设定为低优先级。
1
1
1
1
1
§2.8 MCS-51单片机的中断系统
一、MCS-51单片机中断系统的结构
1、MCS-51单片机中断系统的中断请求源
①、外部中断请求源： INT0：P3.2 INT1：P3.3 ②、内部中断请求源 T0（T1）定时/计数器的溢出中断（TF0,TF1) 串行口发送/接收中断（TI或RI） 由外部输入（IE0，IE1）
§2.8 MCS-51单片机的中断系统
中断控制寄存器 ① 中断允许寄存器IE（存放中断允许字）
IE
IE.7
EA ES
IE.2
ET1
EX1
IE.1
ET0
IE.0
EX0
(A8H) EX0：外部中断0允许位。
EX0=1，开中断；EX0=0，禁止中断
ET0：定时/计数器T0溢出中断允许位。
ET0=1，开T0中断，ET0=0，禁止T0中断
§2.8 MCS-51单片机的中断系统
2、MCS-51单片机中断系统的相关寄存器
中断源相关寄存器 TCON
TCON.7
TR1 TF0 TR0 IE1 IT1 OV
TCON.1 TCON.0
IE0 IT0
（88H） TF1
①、外部中断请求源： IT0：INT0触发方式控制位，可由软件进行置位和复位， IT0=0，INT0为低电平触发方式， IT0=1，INT0为负跳变触发方式。 IE0：INT0中断请求标志位。
PX0：外部中断优先级设定位。PX0=1，设定为高优先级； PX0=0，设定为低优先级。
§2.8 MCS-51单片机的中断系统
3、中断系统优先级结构 通过对IP寄存器的编程可把5个中断规定为高低两个 优先级，它们遵循两个基本规则： ①一个正在执行的低级中断服务程序，能被高优先级中 断请求所中断，但不能被同优先级中断请求所中断。 ②一个正在执行的高优先级中断服务程序，不能被任何 中断请求所中断。返回主程序后要再执行一条指令才能 响应新的中断请求。 如何实现？
②、内部中断请求源 SCON SCON.7 (98h) TI：串行口发送中断标志
SM0 SM1 SM2 REN TB8 RB8 OV
SCON.1 SCON.0
TI RI
当CPU向串行口的发送数据缓冲器SBUF写入一个数据 时，由硬件将 TI 置“ 1” ，表示串行口正在向 CPU 申请中 断。硬件不能自动清“0”TI标志，而必须在中断服务程序 中由指令清“0”。 RI：串行口接收中断标志。 若串行口接收器允许接收，当接收器接收到一帧数据 后，置“1”RI，表示串行口接收器正向CPU申请中断，同 样RI必须在用户中断服务程序中由指令清“0”。
§2.8 MCS-51单片机的中断系统 1 高优先级触发器 0 1 低优先级触发器 0
禁止所有中断
允许其它中断 屏蔽同级中断， 允许高级中断
允许其它中断
在中断服务返回时（执行RETI指令）时，被清“0”。
§2.8 MCS-51单片机的中断系统
MCS-51内部有一个硬件查询逻辑，它的查询顺序是： 外部中断请求 定时/计数器T0 外部中断请求 定时/计数器T1 最高
§2.8 MCS-51单片机的中断系统
2、实时处理 中断系统使CPU能及时处理许多随机参数和信息。 实时监控的各种随机信息在任一时刻均可向CPU发出 中断申请，要求CPU给予服务。 3、故障处理 中断系统可以使CPU具有及时处理突发事件以及系 统中出现故障的能力。
§2.8 MCS-51单片机的中断系统
§2.8 MCS-51单片机的中断系统
例 2： 8051芯片的 INT0,INT1 引脚分别输入压力超限及 温度超限中断请求信号，定时 / 计数器 0 做定时检测的 实时时钟，用户规定的中断优先权排队次序为： 压力超限
温度超限
定时检测
要求确定IE,IP的内容，以实现上述要求。
§2.8 MCS-51单片机的中断系统
§2.8 MCS-51单片机的中断系统
3、中断排队 在中断开放的情况下，如果有几个中断同时发生， 究竟首先响应哪一个中断，这就有一个中断优先级排队 问题。计算机应该根据中断源的优先级首先响应优先级 较高的中断请求。 4、中断嵌套
当CPU在执行某一个中断处理程序时，若有一优 先级更高的中断源请求服务，则CPU应该能挂起正在 运行的低优先级中断处理程序，响应这个高优先级中断。 在高优先级中断处理完后能返回低优先级中断，继续执 行原来的中断处理程序，这个过程就是中断嵌套。
ES：串行口中断允许位。
ES=1，开放串行口中断；ES=0，禁止串行口中
断 EA：CPU中断允许位。 EA=1，CPU开中断；EA=0，禁止所有中断。
§2.8 MCS-51单片机的中断系统
② 中断优先级寄存器IP IP
(B8H)
IP.7
EA
IP.4
PS
IP.3