篮球比赛30s计时器0

二、设计要求：
1．30秒计时器具有显示30秒的计时功能。

2．系统设置外部操作开关，控制计时器的直接置数、清零、启动、和暂停功能。

3．计时器为30秒递减计时时，其计时间隔为1秒。

4．当计时器递减计时到零时，数码显示器不能灭灯，LED变亮报警。

三、设计方案
本实验的核心部分是要设计一个30s计数器，并且对计数结果进行实时显示，同时要实现设计任务中提到的各种控制要求，因此该系统包括秒脉冲发生器、计数器、译码显示电路、辅助时序控制电路(简称控制电路)和报警电路等5个部分构成。

其中，计数器和控制电路是系统的主要部分。

计数器完成30s计时功能，而控制电路具有直接控制计数器的启动计数、暂停、连续计数、译码显示电路的显示和灭灯功能。

为了满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。

在操作直接清零开关时，要求计数器清零，数码显示器显示零。

当启动开关闭合时，控制电路应封锁时钟信号CP，同时计数器完成置数功能，译码显示电路显示30s字样；当启动开关断开时，计数器开始计数；当暂停、连续开关拨在暂停位置上时，计数器停止计数，处于保持状态；当暂停、连续开关拨在连续时，计数器继续递减计数。

系统设计框图如图下图所示。

四、各个电路的功能分析
1、译码显示电路
用发光二极管（LED）组成字型来来显示数字。

这种数码管的每个线段都是一个发光二极管，因此也称LED数码管或LED七段显示器。

因为计算机输出的是BCD码，要想在数码管上显示十进制数，就必须先把BCD码转换成 7 段字型数码管所要求的代码。

我们把能够将计算机输出的BCD码换成 7 段字型代码，并使数码管显示出十进制数的电路称为“七段字型译码器”因此在本次的设计中我们采用了常用的74LS48。

在数字测量仪表和各种数字系统中，都需要将数字量直观地显示出来，一方面供人们直接读取测量和运算的结果；另一方面用于监视数字系统的工作情况。

因此，数字显示电路是许多数字设备不可缺少的部分。

数字显示电路通常由译码器、驱动器和显示器等部分组成，如下图所示。

下面对显示器和译码驱动器分别进行介绍。

数码显示器是用来显示数字、文字或符号的器件，现在已有多种不同类型的产品，广泛应用于各种数字设备中，目前数码显示器件正朝着小型、低功耗、平面化方向发展。

数码的显示方式一般有三种：第一种是字形重叠式，它是将不同字符的电极重叠起来，要显示某字符，只须使相应的电极发亮即可，如辉光放电管、边光显示管等。

第二种是分段式，数码是由分布在同一平面上若干段发光的笔划组成，如荧光数码管等。

第三种是点阵式，它由一些按一定规律排列的可发光的点阵所组成，利用光点的不同组合便可显示不同的数码，如场致发光记分牌。

数字显示方式目前以分段式应用最普遍，下图表示七段式数字显示器利用不同发光段组合方式，显示0～15等阿拉伯数字。

在实际应用中，10～15并不采用，而是用2位数字显示器进行显示。

显示器
如前所述，分段式数码管是利用不同发光段组合的方式显示不同数码的。

因此，为了使数码管能将数码所代表的数显示出来，必须将数码经译码器译出，然后经驱动器点亮对应的段。

例如，对于8421码的0011状态，对应的十进制数为3，则译码驱动器应使 a、b、c、d、g各段点亮。

即对应于某一组数码，译码器应有确定的几个输出端有信号输出，这是分段式数码管电路的主要特点。

74LS48为4线－七段译码器/驱动器（BCD输入，有上拉电阻），其输出端（Ya－Yg）为高电平有效，可驱动灯缓冲器或共阴极VLED。

当要求输出0－15时，消隐输入（BI）应为高电平或开路，对于输出为0时还要求脉冲消隐输入（RBI）为高电平或者开路。

当BI 为低电平时，不管其它输入端状态如何，Ya－Yg均为低电平。

当RBI和地址端（A0－A3）均为低电平，并且灯测试输入端（LT）为高电平时，Ya －Yg为低电平，脉冲消隐输出（RBO）也变为低电平。

当BI为高电平或开路时，LT为低电平可使Ya－Yg均为高电平。

48与248的引出端排列、功能和电特性均相同，差别仅在显示6和9,248所显示的6和9比48多出上杠和下杠。

引出端符号：
A-D 译码地址输入端
BI/RBO 消隐输入（低电平有效）/脉冲消隐输出（低电平有效）
LT 灯测试输入端（低电平有效）
RBI 脉冲消隐输入端（低电平有效）
a-g 段输出
74LS48
2、脉冲产生电路（555定时器）
555定时器主要是通过外接电阻R和电容器C构成充、放电电路,并由两个比较器来检测电容器上的电压,以确定输出电平的高低和放电开关管的通断。

这就很方便地构成从微秒到数十分钟的延时电路、以及多谐振荡器、单稳态触发器、施密特触发器等脉冲波形产生和整形电路。

NE555为8脚时基集成电路，各脚主要功能（集成块图在下面）
1地 GND 2触发 3输出 4复位 5控制电压 6门限(阈值) 7放电 8电源电压Vcc
（1）用555定时器构成多谐振荡器：
用555定时器构成多谐振荡器电路如图(a)所示。

电路没有稳态,只有两个暂稳态,也不需要外加触发信号,利用电源V CC 通过R 1和R 2向电容器C 充电,使u C 逐渐升高,升到2V CC /3时,u O 跳变到低电平,放电端D 导通,这时,电容器C 通过电阻R 2和D 端放电,使u C 下降,降到V CC /3时,u O 跳变到高电平,D 端截止,电源V CC 又通过R 1和R 2向电容器C 充电。

如此循环,振荡不停, 电容器C 在V CC /3和2V CC /3之间充电和放电,输出连续的矩形脉冲,其波形如图(b)所示。

输出信号u O 的脉宽t W1、t W2、周期T 的计算公式如下:
t W1＝0.7(R 1＋R 2)C t W2＝0.7R 2C
T ＝t W1＋t W2＝0.7(R 1＋2R 2)
(2)用555定时器构成施密特触发器：
用555定时器构成的施密特触发器如图(a)所示。

将2
管脚和6管脚连在一起作为信号输入端即可。

在输入端外接三角波u i ,当u i 上升到2V CC /3时,输出u O 从高电平翻转为低电平；当u i 下降到V CC /3时,输出u O 从低电平翻转为高电平。

施密特触发器将输入的三角波整形为
o
u u V 32V 1（a ）
（b ）
矩形波输出。

电路的工作波形如图(b)所示。

回差电压电压△u＝32V CC－31V CC＝31V CC 如图所示：、
（3）用555
用555(a)u i 加于2,u C和u O均为低电平,u i V CC/3,使输出u O, 电源V CC
律上升,2V CC/3时,使输出u O变为低电平,D端导通,电容器C经D端迅速放电,暂态结束,自动恢复到稳态,为下一个触发脉冲的到来作好准备。

波形图如(b)所示。

输出脉宽t W是暂稳态的持续时间为t W＝1.1RC
此电路要求输入信号的负脉冲宽度一定要小于t W
3、计数电路（74LS192）
计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。

74LS192 为可预置的十进制同步加/减计数器（双时钟），其清除端是异步的。

当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态如何，即可完成清除功能；预置是异步的，当置入控制端（PL）为低电平时，不管时钟CP的状态如何，输出端（Q0～Q3）即可预置成与数据输入端（P0～P3）相一致的状态；计数是同步的，靠CPD、CPU同时加
o
u i
（a）
u
u
V
2
u
V
1
（b）
t
u
t
u
V
3
2
V
3
2
3
1
（b）
u i u
o
（a）
在4个触发器上而实现。

在CPD、CPU上升沿作用下Q0～Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。

当进行加计数或减计数时可分别利用CPD或CPU，此时另一个时钟应为高电平。

当计数上溢出时，进位输出端（TCU）输出一个低电平脉冲，其宽度为CPU低电平部分的低电平脉冲；当计数下溢出时，错位输出端（TCD）输出一个低电平脉冲，其宽度为CPD低电平部分的低电平脉冲。

当把TCD和TCU分别连接后一级的CPD、CPU，即可进行级联
74LS192
引出端符号
TCD 错位输出端（低电平有效）
TCU 进位输出端（低电平有效）
CPD 减计数时钟输入端（上升沿有效）
CPU 加计数时钟输入端（上升沿有效）
MR 异步清除端
P0～P3 并行数据输入端
PL 异步并行置入控制端（低电平有效）
Q0～Q3 输出端
4、控制电路（清零、置数、暂停、报警）
当计数器74LS192的清零端CLR=1有效时，即可实现对电路进行清零；而当清零端无效，置数端LOAD=0有效时，即可实现对电路的置数；通过接一与非门对555脉冲发生器输出端的脉冲信号进行控制，即可实现对整个电路进行暂停计时，为减小开关按键产生的机
械抖动对计时电路的影响，应接一RS锁存器；当计时器74LS193的借位输出端有效时，即。