第三章 门电路
合集下载
第三章门电路
缺点:因为饱和管的消散时间长,门的传输时延大,可达25ns
第三章门电路
三、电阻-晶体管逻辑门(RTL)
或非门 无源上拉电阻输出:
非门
无源上拉 电阻输出
输出低电平时为低内阻,输出高电平时为高内阻 因此,这类门在输出高电平时负载能力差,能带动同类门的
数目少
第三章门电路
3-3 晶体管-晶体管逻辑门(TTL)
D
K
V
F
IF
V
RL
F
IF
RL
(2)加反向电压VR时,二极管截止,反向电流IS可忽略。
二极管相当于一个断开的开关。
D
K
V
R
IS
RL
V
R
RL
可见,二极管在电路中表现为一个受外加电压vi控制的开关。 当外加电压vi为一脉冲信号时,二极管将随着脉冲电压的 变化在“开”态与“关”态之间转换。
2、肖特基二极管 肖特基二极管是一种专门 设计的、开关时间极短的 二极管,开关时间trr仅为 100ps。 另外,肖特基二极管的正向阈值电压Vth约为0.3V,也比 硅管的低
一、二极管开关特性 1、二极管特点
正向阈值 对硅管约为0.7~0.8V 对锗管约为0.3V
第三章门电路
二极管的近似特性曲线 导通区Ⅰ: 导通内阻,约数十欧 截止区Ⅱ: 反向内阻,约数百欧 反向击穿区Ⅲ: 击穿内阻,约数欧
第三章门电路
(1)加正向电压VF时,二极管导通,管压降VD可忽略。二极
管相当于一个闭合的开关。
(2)、用达林顿对管T3-T4代 替T4-D3管,使输出高 电平时内阻进一步减小, 增加了输出拉电流
第三章门电路
L-TTL (1)省去了保护二极管
数字逻辑第3章 门电路
逻辑式:Y=A + B
逻辑符号: A 1
B
Y
电压关系表
uA uB uY
0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
真值表
ABY
0
0
0
0
1
1
1
0
1
1
1
1
三、三极管非门
5V
利用二极管的压降为0.7V, 保证输入电压在1V以下时,
电路可靠地截止。
A(V) Y(V) <0.8 5 >2 0.2
II H &
II L &
… …
NOH
I OH (max) I IH
N MIN ( NOH , NOL )
NOL
IOL(max) I IL
六、CMOS漏极开路门(OD)门电路(Open Drain)
1 . 问题的提出
普通门电路
在工程实践中,往往需要将两个门的输出端 能否“线与”?
并联以实现“与”逻辑功能,称为“ 线与 。
输入 0 10% tr tf
tPHL
输出
tPLH
tr:上升时间
tf:下降时间 tw:脉冲宽度 tPHL:导通传输时间
tPLH:截止传输时间
平均传输延迟时间 (Propagation delay)
tpd= tpHL+ tpLH 2
5、功耗: 静态功耗:电路的输出没有状态转换时的功耗。 动态功耗:电路在输出发生状态转换时的功耗。
PMOS
NMOS
3、增强型MOSFET的开关特性
iD管可变子类型恒
VGS1 击开/关的条(件1)N沟道增强开型/M关O的S等FE效T电:路
数字电子技术基础 第三章(1)11-优质课件
图3.1.2 正逻辑与负逻辑
一些概念
1、片上系统(SoC) 2、双极型TTL电路 3、CMOS
1961年美国TI公司,第一片数字集成电路 (Integrated Circuits, IC)。
VLSI(Very Large Scale Integration)
3.2 半导体二极管门电路
3.2.1 半导体二极管 的开关特性
图3.2.1 二极管开关电路
可近似用PN结方程和下图所 示的伏安特性曲线来描述。
i Is ev/VT 1
其中:i为流过二极管的电流。 v为加到二极管两端的电压。
nkT VT q
图3.2.2 二极管的伏安特性
图3.2.3 二极管伏安特性的几种近似方法
三、电源的动态尖峰电流
图3.5.23 TTL反相器电源电流的计算 (a)vO=VOL 的情况 (b) vO=VOH的情况
图3.5.24 TTL反相器的电源动态尖峰电流
图3.5.25 TTL反相器电源尖峰电流的计算
图3.5.26 电源尖峰电流的近似波形
例3.5.4 计算f=5MHz下电源电流的平均值
图3.3.xx CMOS三态门电路结构之二 (a)用或非门控制 (b)用与非门控制
图3.3.xx CMOS三态门电路结构之三 可连接成总线结构。还能实现数据的双向传输。
3.3.6 CMOS电路的正确使用
一、输入电路的静电防护
1、在存储和运输CMOS器件时最好采用金属屏蔽层 作包装材料,避免产生静电。
tPHL:输出由高电平跳变为低电 平的传输延迟时间。
tPLH:输出由低电平跳变为高电 平的传输延迟时间。
tPD: 经常用平均传输延迟时间tPD
来表示tPHL和tPLH(通常相等)
数电第三章门电路
15
§3.4 TTL门电路
数字集成电路:在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接:电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路:输入和输出端结构都采用了半导体晶 体管,称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区: UBE< 死区电压, IB=0 , IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区:UGS>>Uth , UDS
性: +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区: UGS< Uth, ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如:
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时,Y=AB.1=AB
§3.4 TTL门电路
数字集成电路:在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接:电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路:输入和输出端结构都采用了半导体晶 体管,称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区: UBE< 死区电压, IB=0 , IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区:UGS>>Uth , UDS
性: +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区: UGS< Uth, ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如:
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时,Y=AB.1=AB
第三章逻辑门电路课件
3. 1. 2 晶体二极管的开关特性
一、静态特性
A 阳极
P区 ----
----
++ ++ ++ ++
N区
PN结
K 阴极
+ UD -
A
K
ID/mA
反向
U(BR) 截止区
0
反向
正向 导通区
0.5 0.7 UD/V
击穿区
ID
1. 外加正向电压(正偏)
硅二极管伏安特性
二极管导通(相当于开关闭合) UD 0.7 V
… …
…
外接电阻 RC 的估算:
n — OC 与非门的个数 m — 负载与非门的个数 k — 每个与非门输入端的个数
1. RC 最大值的估算 uO UOH
uO VCC iRRC ≥ UOH min
+V CC
1
RC
1
&
1Y
1&
IOH iO iI k
2 &
IIH
2 &
iR iO iI nIOH mkIIH
3.6VD1
0.7V
D2 R3 1k
T2 、 T4 导通
输入级 中间级
D RL Y
T40.3V
输出级
T3 、 D 截止 uO = UCES4 ≤ 0.3V
TTL 与非门
第三章 逻辑门电路
整理结果:
AB Y 00 1 01 1 10 1
11 0
A&
B
Y
Y AB
R1
R2
4k 1.6k
A
T1
T2
B
D1 D2
第3章门电路
Digital Electronics Technolo20g2y0/12/29
3.3 CMOS门电路
6. CMOS电路的优点
(1)微功耗。 CMOS电路静态电流很小,约为纳安数量级。
(2)抗干扰能力很强。 输入噪声容限可达到VDD/2。
(3)电源电压范围宽。 多数CMOS电路可在3~18V的电源电压范围内正常
Digital Electronics Technolo20g2y0/12/29
3.2 半导体二极管门电路
2. 二极管与门
3. 二极管或门
A Y
B
Digital Electronics Technolo20g2y0/12/29
3.3 CMOS门电路
MOS门电路:以MOS管作为开关元件构成的门电路。 MOS门电路,尤其是CMOS门电路具有制造工艺简单、 集成度高、抗干扰能力强、功耗低、价格便宜等优点,得 到了十分迅速的发展。
3.3 CMOS门电路
➢ 功耗 ❖ 静态功耗: 逻辑电路输出状态不发生变化时的功耗。
大多数CMOS电路具有很低的静态功耗,所以在很 多低功耗的场合采用CMOS集成电路。
❖ 动态功耗: 逻辑电路输出状态发生变化时的功耗, 其值比静态功耗大得多。
PCCLVD 2D f
PTCPD VD 2 D f PDPCPT
buses.
RP IOLmax
VP
ILL Z=VOLmax RL
Digital Electronics Technolo20g2y0/12/29
3.3 CMOS门电路
❖ 施密特触发器
VOUT
5.0
VT-
VT+
2.1 2.9 5.0 VIN
Voltage of hysteresis =VT+-VT-
3.3 CMOS门电路
6. CMOS电路的优点
(1)微功耗。 CMOS电路静态电流很小,约为纳安数量级。
(2)抗干扰能力很强。 输入噪声容限可达到VDD/2。
(3)电源电压范围宽。 多数CMOS电路可在3~18V的电源电压范围内正常
Digital Electronics Technolo20g2y0/12/29
3.2 半导体二极管门电路
2. 二极管与门
3. 二极管或门
A Y
B
Digital Electronics Technolo20g2y0/12/29
3.3 CMOS门电路
MOS门电路:以MOS管作为开关元件构成的门电路。 MOS门电路,尤其是CMOS门电路具有制造工艺简单、 集成度高、抗干扰能力强、功耗低、价格便宜等优点,得 到了十分迅速的发展。
3.3 CMOS门电路
➢ 功耗 ❖ 静态功耗: 逻辑电路输出状态不发生变化时的功耗。
大多数CMOS电路具有很低的静态功耗,所以在很 多低功耗的场合采用CMOS集成电路。
❖ 动态功耗: 逻辑电路输出状态发生变化时的功耗, 其值比静态功耗大得多。
PCCLVD 2D f
PTCPD VD 2 D f PDPCPT
buses.
RP IOLmax
VP
ILL Z=VOLmax RL
Digital Electronics Technolo20g2y0/12/29
3.3 CMOS门电路
❖ 施密特触发器
VOUT
5.0
VT-
VT+
2.1 2.9 5.0 VIN
Voltage of hysteresis =VT+-VT-
数电-第三章逻辑门电路
典型时序逻辑电路
了解和掌握常见时序逻辑电路的原理和应用,如寄存器、 计数器、顺序脉冲发生器等。
可编程逻辑器件应用
1 2
可编程逻辑器件简介
了解可编程逻辑器件的基本概念和分类,如PAL、 GAL、CPLD、FPGA等。
可编程逻辑器件编程
学习使用相应的开发工具和编程语言,对可编程 逻辑器件进行编程和配置,实现特定的逻辑功能。
典型组合逻辑电路
了解和掌握常见组合逻辑电路的 原理和应用,如编码器、译码器、
数据选择器、比较器等。
时序逻辑电路分析与设计
时序逻辑电路分析
分析时序逻辑电路的工作原理,包括触发器的状态转换、 时钟信号的作用等,进而理解电路的功能。
时序逻辑电路设计
根据实际需求,设计实现特定功能的时序逻辑电路。包括 确定输入、输出变量,选择适当的触发器类型,画出状态 转换图或时序图等步骤。
数电-第三章逻辑门 电路
• 逻辑门电路基本概念 • 基本逻辑门电路 • 复合逻辑门电路 • 逻辑门电路应用 • 逻辑门电路实验与仿真 • 逻辑门电路总结与展望
目录
Part
01
逻辑门电路基本概念
逻辑门定义与分类
逻辑门定义
逻辑门是数字电路中的基本单元 ,用于实现基本的逻辑运算功能 ,如与、或、非等。
逻辑符号为带有小圆圈的与门符号。
或非门电路
01
02
03
或非门逻辑功能
实现输入信号的逻辑或操 作,并取反输出结果。
或非门符号
逻辑符号为带有小圆圈的 或门符号。
或非门真值表
输入全为0时,输出为1; 输入有1时,输出为0。
异或门电路
异或门逻辑功能
实现输入信号的异或操作, 即输入信号相同时输出为0, 不同时输出为1。
了解和掌握常见时序逻辑电路的原理和应用,如寄存器、 计数器、顺序脉冲发生器等。
可编程逻辑器件应用
1 2
可编程逻辑器件简介
了解可编程逻辑器件的基本概念和分类,如PAL、 GAL、CPLD、FPGA等。
可编程逻辑器件编程
学习使用相应的开发工具和编程语言,对可编程 逻辑器件进行编程和配置,实现特定的逻辑功能。
典型组合逻辑电路
了解和掌握常见组合逻辑电路的 原理和应用,如编码器、译码器、
数据选择器、比较器等。
时序逻辑电路分析与设计
时序逻辑电路分析
分析时序逻辑电路的工作原理,包括触发器的状态转换、 时钟信号的作用等,进而理解电路的功能。
时序逻辑电路设计
根据实际需求,设计实现特定功能的时序逻辑电路。包括 确定输入、输出变量,选择适当的触发器类型,画出状态 转换图或时序图等步骤。
数电-第三章逻辑门 电路
• 逻辑门电路基本概念 • 基本逻辑门电路 • 复合逻辑门电路 • 逻辑门电路应用 • 逻辑门电路实验与仿真 • 逻辑门电路总结与展望
目录
Part
01
逻辑门电路基本概念
逻辑门定义与分类
逻辑门定义
逻辑门是数字电路中的基本单元 ,用于实现基本的逻辑运算功能 ,如与、或、非等。
逻辑符号为带有小圆圈的与门符号。
或非门电路
01
02
03
或非门逻辑功能
实现输入信号的逻辑或操 作,并取反输出结果。
或非门符号
逻辑符号为带有小圆圈的 或门符号。
或非门真值表
输入全为0时,输出为1; 输入有1时,输出为0。
异或门电路
异或门逻辑功能
实现输入信号的异或操作, 即输入信号相同时输出为0, 不同时输出为1。
第三章(1)门电路---CMOS
G2 门 v I 范围
输入低电平的上限值 VIL(max)
输入高电平的下限值 VIH(min)
输出高电平的下限值 VOH(min)
输出低电平的上限值 VOL(max)
3.1.2 逻辑门电路的一般特性
2.噪声容限:在保证输出电平不 变的条件下,输入电平允许波动 的范围。它表示门电路的抗干扰
驱动门
01 1
数据输入端
EN A B
其他三态与非门: A
&
逻辑符号 B
低电平有效
2.产生的高、低电平半导体器件
iC
VCC Rc
Rb vI
VCC Rc
vo
vCE VCC
工作在饱和区:输出低电平 工作在截止区:输出高电平
3.1.3 MOS开关及其等效电路
场效应三极管
利用电场效应来控制电流的三极管,称为场效应管,也 称单极型三极管。
由金属、氧化物和半导体制成。称为金属 -氧化物-半导体场 效应管,或简称 MOS 场效应管。
2、 逻辑门电路的分类 分立门电路
逻辑门电路 集成门电路
二极管门电路 三极管门电路
MOS门电路
TTL门电路
NMOS 门 PMOS门 CMOS门
TTL系列门
开关速度较快 平均延迟时间:3~10ns 结构复杂、集成度低 功耗高(2~20mw )
MOS门
开关速度稍低
平均延迟时间:75ns 结构和制造工艺简单 容易实现高密度制作 功耗低(0.01mw)
IOL= nIIL
IIL
…
灌电流
1
IIL n个
NOL
?
I OL (驱动门) I IL (负载门)
3.1.2 逻辑门电路的一般特性
输入低电平的上限值 VIL(max)
输入高电平的下限值 VIH(min)
输出高电平的下限值 VOH(min)
输出低电平的上限值 VOL(max)
3.1.2 逻辑门电路的一般特性
2.噪声容限:在保证输出电平不 变的条件下,输入电平允许波动 的范围。它表示门电路的抗干扰
驱动门
01 1
数据输入端
EN A B
其他三态与非门: A
&
逻辑符号 B
低电平有效
2.产生的高、低电平半导体器件
iC
VCC Rc
Rb vI
VCC Rc
vo
vCE VCC
工作在饱和区:输出低电平 工作在截止区:输出高电平
3.1.3 MOS开关及其等效电路
场效应三极管
利用电场效应来控制电流的三极管,称为场效应管,也 称单极型三极管。
由金属、氧化物和半导体制成。称为金属 -氧化物-半导体场 效应管,或简称 MOS 场效应管。
2、 逻辑门电路的分类 分立门电路
逻辑门电路 集成门电路
二极管门电路 三极管门电路
MOS门电路
TTL门电路
NMOS 门 PMOS门 CMOS门
TTL系列门
开关速度较快 平均延迟时间:3~10ns 结构复杂、集成度低 功耗高(2~20mw )
MOS门
开关速度稍低
平均延迟时间:75ns 结构和制造工艺简单 容易实现高密度制作 功耗低(0.01mw)
IOL= nIIL
IIL
…
灌电流
1
IIL n个
NOL
?
I OL (驱动门) I IL (负载门)
3.1.2 逻辑门电路的一般特性
第三章 门电路
-
-
当VI为高电平VIH=Vcc时,D截止,Vo=Vcc ,输出高 电平。
当VI为低电平VIL=0时,导通,Vo=0 ,输出低电平.。
实际的二极管特性 曲线如下图:
并非我们假设的理想特性,其特性
i
O
v
即其反向电阻不是无穷大(有反向饱和电流IS),正向 电阻不为0,且其导通有一定的起始电压。
常等效成下列几种情况: 1) 当外电路电源VSS和等效电阻RS都很小时: VON S VSS VSS RS RS D
rD
2) 当二极管的导通压降与外电路电源VSS不能 忽略,二极管的正向电阻与外电路电阻相比可以 忽略时:
VSS RS VSS S VON
D
RS
在数字电路中,高电平一般仅为3V或5V,故VON的影响 不可忽略。所以常等效为这种方式。(硅二极管的导通 压降VON=0.7V,锗二极管的导通压降VON=0.3V。)
为满足输出电平变换、吸收大负载电流、 以及实现线与等需要,有时将输出级电路结构 改为一个漏级开路的MOS管,构成漏级开路输 出的门电路——OD门。
VDD
例:漏级开路 的与非门
VDD
'
Y A B
两个OD门的线与
Y=?
4)CMOS传输门和双向模拟开关
传输 门电 路结 构
T2 vI/ vO
VDD
VGS(th) ----Mos的开启电压。
MOS管的基本开GS< VGS(th) 时,
Mos管截止, iD ≈0 。输出VO为高
电平,Mos管的D—S之间就象一个断
开的开关。 当VI= VGS> VGS(th)时,
Mos管导通, iD =VDD/(RD+rDS). 输出VO= iD* rDS ≈0,
第三章_门电路
空穴
+3
硼原子
+4
10
归纳
1、杂质半导体中两种载流子浓度不同,分为多 ◆数载流子和少数载流子(简称多子、少子)。 2、杂质半导体中多数载流子的数量取决于掺杂 ◆ 浓度,少数载流子的数量取决于温度。
◆ 3、杂质半导体中起导电作用的主要是多子。 ◆ 4、N型半导体中电子是多子,空穴是少子;
P型半导体中空穴是多子,电子是少子。
多数载流子(多子):电子。取决于掺杂浓度; 少数载流子(少子):空穴。取决于温度。
8
N型半导体
磷原子
+4
+4
多余电子
+5
+4
9
2)P型半导体
在硅或锗晶体(四价)中掺入少量的三价元素硼, 使空穴浓度大大增加。 多数载流子(多子):空穴。取决于掺杂浓度; 少数载流子(少子):电子。取决于温度。
+4
+4
D
+ vI -
当vI=VIH时,D截止,vO=VCC=VOH
用vI的高低电平控制二极管的开关状态, 在输出端得到高、低电平输出信号
33
二极管的开关特性
i
E
D
正向导通时
20℃
UD(ON)≈0.7V(硅) 0.3V(锗)
U(BR) IS 0 Uon u
RD≈几Ω ~几十Ω
相当于开关闭合
34
二极管的等效模型
求: uO的波形 解: 此类电路的分析方法: 将二极管看成理想二极管
当D的阳极电位高于阴极电位时, D导通,将D作为一短路线; 当D的阳极电位低于阴极电位时, D截止,将D作为一断开的开关; 10V 5V
uO
ui
t
数电-第三章 门电路
三、门电路概述 • 工艺分类 –双极型门电路 双极型门电路 – MOS门电路 门电路 – Bi-CMOS电路 电路 • 基本逻辑门电路 –与门、或门、非门 与门、或门、 与门 • 常用门电路 –与门、或门、非门 与门、 与门 或门、 –与非门、或非门、与或非门、同或、异或 与非门、 与非门 或非门、与或非门、同或、
A B ≥1 L=A+B
逻辑电平关系 正逻辑
真值表
VD1 A VD2 B R Y
A/V B/V Y/V
0 0 3 3 0 3 0 3 0 2.3 2.3 2.3
A B
0 0 1 1 0 1 0 1
Y
0 1 1 1
只有A、B同时为低电平(0V),Y才为低电平 (0V)。即:只有A+B=0,才有Y=0。 只要A、B中有一个为高电平(3V),Y就为高电 平(2.3V),即:只要A+B=1,则Y=1。 这种或门电路同样存在“电平偏离” 这种或门电路同样存在“电平偏离”和带载能力差的问 题
四、二极管或门 或门
VD1 A
Y 2.7V 0V
3V 0V A、B——输入,Y——输出 VD2 B 以A=1为例 设:UIH=3V, UIL=0V 0V 二极管正向导通压降 UDF=0.7V。
R
只要A、B中有一个为高电平(3V), 则相应的二极管导通, Y就为低电平(2.3V),即:只要A+B=1,则Y=1。 只有A、B同时为低电平(0V),两个二极管均截止。 Y才为低电平(0V),即:只有A+B=0,才有Y=0 所以:管的截止条件和等效电路 当输入信号uI=UIL=0.3V时(UBE=0.3V<0.5V) i 三极管截止,B=0, iC ≈ 0, uO=UOH=UCC 可靠截止条件为:UBE<0V 截止时,iB、iC都很小,三个极均可看作开路
第3章节 门电路 福州大学课件数字电子技术基础资料
《数字电子技术基础》第五版
3.3 CMOS门电路 3.3.1 MOS管的开关特性
金属层
一、MOS管的结构
氧化物层
数字电路 第3章
半导体层
PN结
S (Source):源极 G (Gate):栅极 D (Drain):漏极 B (Substrate):衬底
《数字电子技术基础》第五版
以N沟道增强型为例:
VGS(off)<0
P沟道耗尽型 夹断电压: VGS(off)>0
《数字电子技术基础》第五版
数字电路 第3章
3.3.2 CMOS反相器的电路结构和工作原理
一、电路结构
互补输出结构
《数字电子技术基础》第五版
数字电路 第3章
3.3.2 CMOS反相器的电路结构和工作原理
一、电路结构
–当VIL=0时,T1截止,T2导 通,Vo=VDD;
第3章 门电路
目录:
• 3.1 概述 • 3.2 半导体二极管门电路 • 3.3 CMOS门电路 • 3.5 TTL门电路
数字电路 第3章
《数字电子技术基础》第五版
3.1 概述
数字电路 第3章
• 门电路:实现基本运算、复合运算的单元电 路,如与门、与非门、或门 · · · · · ·
门电路中以高/低电平 表示逻辑状态的1/0
VON—二极管的 开启电压
《数字电子技术基础》第五版
2. 二极管的开关等效电路:
数字电路 第动态电流波形:
数字电路 第3章
反向恢复时间tre ns级
《数字电子技术基础》第五版
3.2.2 二极管与门
设VCC = 5V,加到A,B: VIH=3V VIL=0V 二极管导通时VDF=0.7V
3.3 CMOS门电路 3.3.1 MOS管的开关特性
金属层
一、MOS管的结构
氧化物层
数字电路 第3章
半导体层
PN结
S (Source):源极 G (Gate):栅极 D (Drain):漏极 B (Substrate):衬底
《数字电子技术基础》第五版
以N沟道增强型为例:
VGS(off)<0
P沟道耗尽型 夹断电压: VGS(off)>0
《数字电子技术基础》第五版
数字电路 第3章
3.3.2 CMOS反相器的电路结构和工作原理
一、电路结构
互补输出结构
《数字电子技术基础》第五版
数字电路 第3章
3.3.2 CMOS反相器的电路结构和工作原理
一、电路结构
–当VIL=0时,T1截止,T2导 通,Vo=VDD;
第3章 门电路
目录:
• 3.1 概述 • 3.2 半导体二极管门电路 • 3.3 CMOS门电路 • 3.5 TTL门电路
数字电路 第3章
《数字电子技术基础》第五版
3.1 概述
数字电路 第3章
• 门电路:实现基本运算、复合运算的单元电 路,如与门、与非门、或门 · · · · · ·
门电路中以高/低电平 表示逻辑状态的1/0
VON—二极管的 开启电压
《数字电子技术基础》第五版
2. 二极管的开关等效电路:
数字电路 第动态电流波形:
数字电路 第3章
反向恢复时间tre ns级
《数字电子技术基础》第五版
3.2.2 二极管与门
设VCC = 5V,加到A,B: VIH=3V VIL=0V 二极管导通时VDF=0.7V
第三章_CMOS门电路
18
MOS管作负载时,对信号源的要求很低,不需要 信号源提供电流。
第一页 上一页 下一页
最后 一页
结束 放映
19
二、输出特性(反映CMOS带负载能力) 1、低电平输出特性 即T2管的输出 特性曲线
第一页 上一页 下一页
最后 一页
结束 放映
VIH=VDD越大,VGS越大, 则导通内阻越小, IOL相 同,因此VOL越小。
二氧化硅 二氧化硅
++ NN
++ NN
PP 衬底 衬底
B B
5
第一页 上一页 下一页
最后 一页
结束 放映
定义: 开启电压( UT)——
-
S
VGS
VDS
G - i D
-D
二氧化硅
沟道刚开始形成时的栅源
电压UGS。(一般2 ~ 3V)
N沟道增强型MOS管的基本特性: uGS < UT,管子截止,iD= 0; uGS >UT,管子导通,有iD。 电流iD 越大。 可通过改变 uGS 改变 iD 的大小,因此是电压控制元件。
24
第一页 上一页 下一页
最后 一页
结束 放映
漏极开路的门电路(OD门)(Open-Drain)
VDD2
VDD1
使用时必须外接上拉电阻
D vO
内部逻辑 A B
RL
Y=(AB)'
A B Y
G
TN•
S
OD与非门逻辑符号
74HC03电路结构
与OC门类似,能实现线与连接、电平转换,提高驱动能力。 电平转换:vI:0~VDD1 vO:0~VDD2
C 电路结构 VTN=︱VTP︱
如何判断MOS管的源极和漏极? 根据MOS管工作时的电流方向: PMOS管从S端流向D端; NMOS管由D端流向S端。
MOS管作负载时,对信号源的要求很低,不需要 信号源提供电流。
第一页 上一页 下一页
最后 一页
结束 放映
19
二、输出特性(反映CMOS带负载能力) 1、低电平输出特性 即T2管的输出 特性曲线
第一页 上一页 下一页
最后 一页
结束 放映
VIH=VDD越大,VGS越大, 则导通内阻越小, IOL相 同,因此VOL越小。
二氧化硅 二氧化硅
++ NN
++ NN
PP 衬底 衬底
B B
5
第一页 上一页 下一页
最后 一页
结束 放映
定义: 开启电压( UT)——
-
S
VGS
VDS
G - i D
-D
二氧化硅
沟道刚开始形成时的栅源
电压UGS。(一般2 ~ 3V)
N沟道增强型MOS管的基本特性: uGS < UT,管子截止,iD= 0; uGS >UT,管子导通,有iD。 电流iD 越大。 可通过改变 uGS 改变 iD 的大小,因此是电压控制元件。
24
第一页 上一页 下一页
最后 一页
结束 放映
漏极开路的门电路(OD门)(Open-Drain)
VDD2
VDD1
使用时必须外接上拉电阻
D vO
内部逻辑 A B
RL
Y=(AB)'
A B Y
G
TN•
S
OD与非门逻辑符号
74HC03电路结构
与OC门类似,能实现线与连接、电平转换,提高驱动能力。 电平转换:vI:0~VDD1 vO:0~VDD2
C 电路结构 VTN=︱VTP︱
如何判断MOS管的源极和漏极? 根据MOS管工作时的电流方向: PMOS管从S端流向D端; NMOS管由D端流向S端。
《数字电子技术基础》第五版:第三章 门电路
16mA N1 1mA 16
(2)高电平输出时的扇出数
400A N2 40A 10
若N1≠N2,则取较小的作为电路的扇出数。
六、输入端电阻特性:
输入低电平时,输入端串接电
阻的影响
VI
RP R1 RP
( VCC
0.7 )
VI(V)
1.4 0.8
0 0.91 1.93
RI(kΩ)
•当串接电阻小于 RO 0.5k 时,能可靠实现输入低电平
当串接电阻远大于 RO 2k 时,应视为输入高电平。
门间限流电阻的确定
1 VOH R VIH 1
G1
IIH G2
1 VOL R VIL 1
G1
IIL G2
为了保证G1输出的高、低电平能正确地传输到G2的输入端,
门间限流电阻R不能太大,要求:
1、当VO1=VOH 时,应满足VI2≥VIH(min)
A BY 0 00 0 11 1 01 1 11
§3.5 TTL门电路
双极性数字集成电路中应用最广的是TTL电路 (Transistor-Transistor-Logic的缩写) §3.5.2 TTL反相器的电路结构和工作原理 一、电路结构:输入端和输出端都是三极管结构。
电路由三部分组成:
T1、R1,D1构成的输入级; T2、R2、R3组成的倒相级, T4、T5、D2、R4组成输出级。
OC门的电路结构和逻辑符号:
Y ABCD
n个OC门的输出接在一起, 只要有一个是低电平,Vo是低电平; 每个输出都是高电平时,Vo是高电平。
三、TTL门的输入端噪声容限
当电路受到干扰时,在保证输出高、低电平基本不变的条
件下,输入电平的允许波动范围。(输入噪声的电压幅值)
(2)高电平输出时的扇出数
400A N2 40A 10
若N1≠N2,则取较小的作为电路的扇出数。
六、输入端电阻特性:
输入低电平时,输入端串接电
阻的影响
VI
RP R1 RP
( VCC
0.7 )
VI(V)
1.4 0.8
0 0.91 1.93
RI(kΩ)
•当串接电阻小于 RO 0.5k 时,能可靠实现输入低电平
当串接电阻远大于 RO 2k 时,应视为输入高电平。
门间限流电阻的确定
1 VOH R VIH 1
G1
IIH G2
1 VOL R VIL 1
G1
IIL G2
为了保证G1输出的高、低电平能正确地传输到G2的输入端,
门间限流电阻R不能太大,要求:
1、当VO1=VOH 时,应满足VI2≥VIH(min)
A BY 0 00 0 11 1 01 1 11
§3.5 TTL门电路
双极性数字集成电路中应用最广的是TTL电路 (Transistor-Transistor-Logic的缩写) §3.5.2 TTL反相器的电路结构和工作原理 一、电路结构:输入端和输出端都是三极管结构。
电路由三部分组成:
T1、R1,D1构成的输入级; T2、R2、R3组成的倒相级, T4、T5、D2、R4组成输出级。
OC门的电路结构和逻辑符号:
Y ABCD
n个OC门的输出接在一起, 只要有一个是低电平,Vo是低电平; 每个输出都是高电平时,Vo是高电平。
三、TTL门的输入端噪声容限
当电路受到干扰时,在保证输出高、低电平基本不变的条
件下,输入电平的允许波动范围。(输入噪声的电压幅值)
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
抗干扰的容限(或称噪声容限)
低电平噪声容限:在额定低电平(0.35V)输 入时能叠加正向最大干扰电压,而输出高 电平仍不低于额定值(3.6V)的90%,即: UNL=UOFFUIL0.80.350.45V。 高电平噪声容限:在额定高电平(3.6V)输 入时能叠加负向最大干扰电压,而输出电 平仍维持额定值,即: UNH=UIHUON3.61.81.8V。
(2)三极管的动态特性
3.2.2
分立元件门电路
1.简单门电路 (1)二极管与门 最简单的与门可以用二极管和电阻组成。
(2)二极管或门
最简单的或门也可以用二极管和电阻组成。
(3)非门(反相器)
由三极管构成非门电路
3.3
TTL集成与非门电路
3.3.1 TTL与非门的结构
3.3.2
TTL与非门的输入、输出特性
3.2
分立元件的开关特性
3.2.1常用的分立元件的开关特性 1.理想开关特性 (1)开关K断开时,通过开关的 电流I=0,开关等效电阻为∞。 (2)开关K闭合时,开关两端的 电压U=0,通过开关的电流I=E/R。 (3)开关K的开闭动作瞬时完成。 上述理想开关的特性不受其他因素(如温度等)的 影响。
+VCC R1
1、输入端负载特性
Vi 1.4v
T1
R 2k
R
2、输出端负载特性
门电路带负载能力
负载:是指门电路的输出端所接的其它电路。 接入负载的情况可以有两种: 一、是负载电流流进门电路,叫做灌电流负 载。 二、是负载电流由门电路流出,叫做拉电流 负载。 扇出系数:门电路输出端所能带的负载的个数。
(2)作为接口电路,实现逻辑电平的转换。
在数字逻辑系统中,可能会应用到不同逻辑 电平的电路,如TTL逻辑电平(UH3.6V, UL0.3V)和CMOS逻辑电平(UH10V,UL0V) 不同,如果信号在不同逻辑电平的电路之 间传输就会不匹配,因此中间必须加上接 口电路,OC门就可以用来做这种接口电路。
(2)用三态门构成双向总线
3.5
常用TTL门电路
传输门及模拟开关
带感性负载的接口电路
驱动发光二极管的接口电路
(3)实现“总线”传输
3.4.2
三态门
1.三态门的含义 三态门有三种输出状态: 高电平 低电平 高阻抗状态----为禁止态
2.三态门的电路结构和进行单向数据 传送,也可进行双向数据传送。 (1)用三态门构成单向总线
第三章
逻辑门电路
本章主要讨论由双极型器件与单极型器件 构成的基本逻辑门及其组合成的各种门电 路的结构、工作原理、性能与特点。
3.1
概
述
用来实现基本逻辑运算和复合逻辑运算的单 元电路通称为门电路。 最基本的门电路有“与门”、“或门”、 “非门”电路,逻辑门电路的分类: 分类:按集成逻辑门的开关元件不同,可 分为单极型逻辑门电路和双极型逻辑门电 路两大类。
2.二极管的开关特性
二极管具有单向导电性。 (1)当二极管两端加上正向电压且超过死 区电压时,二极管导通且钳位于UD0.7V (硅管)或UD 0.2V(锗管),这相当于 开关闭合; (2)当二极管两端加上正向电压且小于死 区电压时,二极管截止,这相当于开关断 开。
3.三极管的开关特性
(1)三极管的工作状态。 三极管可工作在截止、放大、饱和三种状态。 通常在数字电路中,三极管作为开关元件主要工 作在饱和状态(“开”态)和截止状态(“关” 态),并经常在饱和区和截止区之间,通过放 大区快速转换,这就是“三极管的开关运用” 特性。
7.平均延迟时间
3.4
特殊的TTL门电路
3.4.1 集电极开路门(集电极开路门电路又 称OC门) 1.电路结构和逻辑符号
3.OC门的正确使用
OC门在使用时,需要在它的输出端外接一个 电阻RP及外接电源EP, 如图所示。
4.典型应用
OC门可实现线与逻辑,逻辑电平的转换及 总线传输,下面分别加以说明 。 (1)实现线与逻辑。 用导线将两个或两个以上的OC门输出端连接 在一起,其总的输出为各个OC门输出的逻 辑与,这种用导线连接而实现的逻辑与就 称做“线与”。
3.3.4
TTL与非门的主要性能指标
1.输出高(UOH)、低电平(UOL) 典型的数值为:UOH3.6V , UOL≤0.35V 2.输入短路电流 当某一输入端接地,其余输入端悬空时流 入接地输入端的电流为输入短路电流,典型 的数值为2.2 mA。 3.输入漏电流: 当某一输入端接高电平,其余输入接地, 流入接高电平输入端的电流为输入漏电流, 典型的数值为≤70A。
3.3.3
TTL与非门的传输特性
AB段:UI0.6V。即输入低电平输出高电平 的状态。 BC段:UI 0.6≤1.4V。当输出电平下降到 0.9UOH3.2V时,所对应的输入电平称为关 门电平UOFF,约为0.8V。 CD段:UI1.4V。这一段为电压传输特性的 转折区。 DE段:UI>>1.4V,T5饱和导通,T4截止。即 输入高电平输出低电平的状态。对应 UO0.35V时的最低输入电平称为开门电平 UON,约为1.8V。
4.开门电平:在额定负载条件下,使输出达 到规定的低电平(如0.35V)时输入高电平 的最低值,典型的数值≤1.8V。 5.关门电平:输出电压为额定高电平UOH的 90%时所对应的输入电平,它表示与非门关 断时的最大允许输入电平,典型的数值为 ≥0.8V。 6.扇入、扇出系数N 扇入系数是指一个门电路所能允许的输入端 个数。 扇出系数表示与非门输出端最多能接几个同 类与非门的个数,它表征了带负载的能力