微处理器结构及基本工作原理PPT演示文稿
合集下载
【教学课件】第2章 8086微处理器
控制 电路
局部总线 接口
SYSB/RESB
1
20
2
19
3
18
4
17
5
8289 16
6
15
7
14
8
13
9
12
10
11
INIT
BCLK BREQ BPRN BPRO BUSY CBRQ
总线仲裁 信号
AEN
V CC S1 S0 CLK
LOCK
CRQLCK ANYRQST
AEN CBRQ BUSY
2021/8/17
DEN CEN
INTA IORC AIOWC IOWC
2021/8/17
23
2．总线仲裁控制器8289
仲裁电路
状态
S2
信号
S1
S0
状态 译码器
多路总线 接口
控制 输入
LOCK CLK
CRQLCK
RESB ANYRQST
IOB
S2 IOB
RESB BCLK INIT BREQ BPRO BPRN
GND
数据总线
2021/8/17
S0
S1
S2
INTR R Q / G T0
R Q / G T1
8288 总线控制器
IN T A
8259A 及有关电路
控制总线 中 断 请 求
22
1．总线控制器8288
状态
S2
信号
S1
S0
状态 译码器
控制 输入
CLK
AEN CEN IOB
控制 电路
命令 信号 发生器
控制信号 发生器
2.3.1 最小模式和最大模式的概念
微机原理课件第二章 8086系统结构
但指令周期不一定都大于总线周期，如MOV AX，BX
操作都在CPU内部的寄存器，只要内部总线即可完成，不 需要通过系统总线访问存储器和I/O接口。
2021/8/17
17
• 8086CPU的典型总线时序，充分体现了总 线是严格地按分时复用的原则进行工作的。 即：在一个总线周期内，首先利用总线传 送地址信息，然后再利用同一总线传送数 据信息。这样减少了CPU芯片的引脚和外 部总线的数目。
• 执行部件（EU）
• 功能：负责译码和执行指令。
2021/8/17
5
• 联系BIU和EU的纽带为流水指令队列
• 队列是一种数据结构，工作方式为先进先出。写入的指令 只能存放在队列尾，读出的指令是队列头存放的指令。
2021/8/17
6
•BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作，共同完成所 要求的任务： ①每当8086的指令队列中有空字节，BIU就会自动把下 一条指令取到指令队列中。 ②每当EU准备执行一条指令时，它会从BIU部件的指令 队列前部取出指令的代码，然后译码、执行指令。在执 行指令的过程中，如果必须访问存储器或者I／O端口， 那么EU就会请求BIU，完成访问内存或者I／O端口的操 作； ③当指令队列已满，且EU又没有总线访问请求时，BIU 便进入空闲状态。（BIU等待，总线空操作） ④开机或重启时，指令队列被清空；或在执行转移指令、 调用指令和返回指令时，由于待执行指令的顺序发生了 变化，则指令队列中已经装入的字节被自动消除，BIU会 接着往指令队列装入转向的另一程序段中的指令代码。 （EU等待）
•CF（Carry Flag）—进位标志位，做加法时最高位出现进位或 做减法时最高位出现借位，该位置1，反之为0。
微处理器与系统结构PPT详细讲解
•29 •HLDA* •28 •WR*
有效，三态)
•27 •M/IO* 测试信号(输入、低电
•26 •DT/R* •25 •DEN*
平有效)
•24 •23 •22
•ALE* •INTA* •TEST
READY 准备就绪(输入 、高电平有效)
•21 •READY
•RESET
状态信号指示当前使用段
一、8086通用引脚信号
•1
•40 •VCC
•2
•39 •AD15 INTR可屏蔽中断请求
•3 •4
•38 •A16/S3 •37 •A17/S4
信号(输入、高有效)
•5 •6
•36 •35
•A18/S5 •A19/S6
NMI非屏蔽中断请求(
•7 •8
•34 •BHE/S7 •33 •MN/M
输入，上升沿触发)
•GND •AD14 •AD13 •AD12 •AD11 •AD10 •AD9 •AD8 •AD7 •AD6 •AD5 •AD4 •AD3 •AD2 •AD1 •AD0 •NMI •INTR •CLK •GND
二、8086最小模式引脚信号
M/ 存储器/IO控制信号
•1 •2 •3
•40 •39 •38
微处理器与系统结构PPT详 细讲解
第二章学习要点
重点掌握内容： 1．微处理器的基本结构。 2．Intel 8086微处理器的基本结构，包括： 功能结构、寄存器结构和总线结构。 3．Intel 8086微处理器系统的组成： 控制核心单元＋存储器组织＋I/O端口组织 4．Intel 8086微处理器在最小模式下的典型总线 操作和时序。 5．几个重要概念：时钟周期，总线周期，指令周期。
微机原理及应用(第五版)PPT课件
压缩BCD码占80位,即10个字节.能存储20位 BCD数,但在80387中只用了18位BCD数.余下 1个字节的最高位为符号位.其余7位不用.
7位不用
最高位是符号位
2021
微机原理及应26用
1.2.3 实型数
任何一个二进制数可以表示成: N=+Y×2J 称为浮点表示法
80387规定： 指数采用移码表示。短型实数阶码占8位;长型实数
• 80386对字符串的操作有:移动;传送; 比较;查找等.
• 分类:字节串;字串;双字串.
2021
微机原理及应22用
1.1.5 位及位串
• 80x86CPU都支持位操作.80386/80486有位串操 作.位串最长是232个位.
• 位偏移量:一个位在位串中的地址.由字节地址 和位余数组成.
设位串是从ｍ地址开始存储的,位偏移量分别为23 和-18的位在什么地方?
例
11110010B
左移一位 11100100B
右移一位 11111001B
[-14]补 [-28]补 [-7]补
2021
微机原理及应19用
3).反码表示的负数
左移和右移空位全补1.
例
11110001B
左移一位 11100011B
右移一位 11111000B
7.有关0的问题
[-14]补 [-28]补 [-7]补
• 二进制:数的后面加后缀B. • 十进制:数的后面加后缀D或不加. • 十六进制:数的后面加后缀H.
2021
微机原理及应5用
1.1.3 整数
1.无符号数
8、16、32位全部用来表示数值本身。
最低位LSB是0位，最高位MSB是7、15、31。
2.带符号整数
7位不用
最高位是符号位
2021
微机原理及应26用
1.2.3 实型数
任何一个二进制数可以表示成: N=+Y×2J 称为浮点表示法
80387规定： 指数采用移码表示。短型实数阶码占8位;长型实数
• 80386对字符串的操作有:移动;传送; 比较;查找等.
• 分类:字节串;字串;双字串.
2021
微机原理及应22用
1.1.5 位及位串
• 80x86CPU都支持位操作.80386/80486有位串操 作.位串最长是232个位.
• 位偏移量:一个位在位串中的地址.由字节地址 和位余数组成.
设位串是从ｍ地址开始存储的,位偏移量分别为23 和-18的位在什么地方?
例
11110010B
左移一位 11100100B
右移一位 11111001B
[-14]补 [-28]补 [-7]补
2021
微机原理及应19用
3).反码表示的负数
左移和右移空位全补1.
例
11110001B
左移一位 11100011B
右移一位 11111000B
7.有关0的问题
[-14]补 [-28]补 [-7]补
• 二进制:数的后面加后缀B. • 十进制:数的后面加后缀D或不加. • 十六进制:数的后面加后缀H.
2021
微机原理及应5用
1.1.3 整数
1.无符号数
8、16、32位全部用来表示数值本身。
最低位LSB是0位，最高位MSB是7、15、31。
2.带符号整数
计算机组成与基本工作原理PPT课件
1、主机
主机是计算机系统的核心，主要由中央处理器 （CPU）、内存、输入输出设备接口（I/O接口）、 总线和扩展槽等构成，通常被封装在主机箱内。
主机机箱外观图
（1）主板
主板(Mother Board, main Board, System Board) 是微型计算机中最大的一块集成电路板，是其它 部件和外部设备的连接载体。
中央处理器CPU
寄存器组
R1 R2 R3 R4
PC 指令 指针 寄存器
地 址 寄存 器 地址总线
运
算 ALU
器
数据暂存器 指令寄存器
数据总线
标志 寄存器
指令译码器 控制电路
CPU结构示意图
控制总线
CPU是计算机的 心脏，用来实现 程序控制功能 （自动从内存中 读入指令和自动 执行指令）。
（3）存储器与存储系统
DRAM
高速度 大容量
矛盾
外存 外存
外存
1 2 ... n
低成本 外存 硬盘、光）：度量数据的最小单位 字节（Byte）：最常用的基本单位
b7 b6 b5 b4 b3 b2 b1 b0
1 0 0 1 0 1 0 1 =27+ 24+ 22+ 20 =149
K 字节
（2）中央处理器
中央处理器CPU（Central Processing Unit）又称 中央处理单元。
CPU由控制器和运算器组成，通常集中在一块芯 片上，是计算机系统的核心设备。
计算机以CPU为中心，输入和输出设备与存储器 之间的数据传输和处理都通过CPU来控制执行。
中央处理器组成之
只读存储器ROM
存放系统初始化程序、操作系统引入程序、多种硬件驱动程序等。 特点：只能读出原有的内容，不能由用户再写入新内容。 原来存储的内容是由厂家一次性写入的，并永久保存下来。
微机原理及应用课件第2章
四、内部寄存器
内部寄存器的类型
含14个16位寄存器，按功能可分为三类
8个通用寄存器 4个段寄存器 2个控制寄存器
深入理解：每个寄存器中数据的含义
28
1. 通用寄存器
数据寄存器（AX，BX，CX，DX） 地址指针寄存器（SP，BP） 变址寄存器（SI，DI）
29
数据寄存器
8088/8086含4个16位数据寄存器，它们又可分为8个 8位寄存器，即：
DX：
数据寄存器。在间接寻址的I/O指令中存放I/O端口地址；在 32位乘除法运算时，存放高16位数。
地址指针寄存器
SP：堆栈指针寄存器，其内容为栈顶的偏移地址； BP：基址指针寄存器，常用于在访问内存时存放内存单
元的偏移地址。
BP与BX的区别：
作为通用寄存器，二者均可用于存放数据； 作为基址寄存器，用BX表示所寻找的数据在数据段；用
┇
操作数
35
状态标志位（1）
CF（Carry Flag）
进位标志位。加(减)法运算时，若最高位有进(借)位则CF=1
OF（Overflow Flag）
溢出标志位。当算术运算的结果超出了有符号数的可表达范 围时，OF=l
ZF（Zero Flag）
零标志位。当运算结果为零时ZF=1
SF（Sign Flag）
欲实现对1MB内存空间的正确访问，每个内
存单元在整个内存空间中必须具备20位字长
的惟一地址
物理地址
XXXXXH
12H
00H
内存地址变换：
…
如何将直接产生的16位编码变换
…
为20位物理地址?
┇
内存单元的编址（1）
内存每个单元的地址在逻辑上都由两部分组成：
第02章 微型计算机系统中的微处理器
主要引线（最小模式下）：
8088是工作在最小还是最大模式由MN/MX端状态决 定。MN/MX=0工作于最大模式，反之工作于最小模式
AD7---AD0：低8位地址和数据信号分时复 用。在传送地址信号时为单 向，传送数据信号时为双向。 A19--- A16：高4位地址信号，分时复用。 A15--- A8 ：输出8位地址信号。
第2章 微型计算机系统中的微处理器
2.1 微型计算机的组成及工作原理 2.1.1微型计算机基本结构（冯诺依曼结构）
存储程序工作原理是指把程序存储在计算机内， 使计算机能像快速存取数据一样地快速存取组 成程序的指令。为实现控制器自动连续地执行 程序，必须先把程序和数据送到具有记忆功能 的存储器中保存起来，然后给出程序中第一条 指令的地址，控制器就可依据存储程序中的指 令顺序周而复始地取指令、译码、执行，直到 完成全部指令操作为止，即控制器通过指令流 的串行驱动实现程序控制
2.1.2微处理器CPU
1、寄存器组 2、算术逻辑单元ALU 3、控制器 （1）程序计数器PC （2）地址寄存器AR （3）数据寄存器DR （4）指令寄存器IR和指令译码器ID （5）时许部件
2.1.3 总线
1、DB 2、AB 3、CB
2.1.4 存储器----P11 通常指内存，有读、写操作
图2-13 8086CPU最小模式下的典型配置
2．最大工作模式
由图2-4可知， 最大模式配 置和最小模 式配置有一 个主要的差 别： 最大模 式下多了 8288总线控 制器。
图2-4 8086CPU最大工作 模式下的典型配置
2.6 8086的总线时序
1．读周期的时序 2．写周期的时序
1．读周期的时序（图2-9）
第2章
微机原理 第一章 微型计算机基础PPT课件
4004 8008 8080 MC6800 Z-80
1971 1972 1973 1975 1976
第一章 微型计算机基础
第一节 概述
三、微处理器的发展
16位微处理器 Zilog Motorola Intel
Z-8000 MC68000 8086 8088(准16位)
80186\80286
32位微处理器 Intel Motorola
例：X= 45=00101101B X=-45
[X]反= 00101101B [X]反= 11010010B
3、补码 正数的补码与原码相同； 负数的补码为反码加 1 。
例：X= 45=00101101B X=-45
[X]补= 00101101B [X]补= 11010011B
第二节 计算机中的数制和编码
二、有符号数的表示及运算
1、原码 2、反码
பைடு நூலகம்
3、补码
4、符号扩展
在数据处理时，有时需要把8位二进制数扩展成16位 二进制数。对无符号数可直接补0，对有符号数则需要将 符号位扩展。
例： 127的8位二进制补码为01111111B 符号位扩展后16 位二进制补码为0000000001111111B
例： -127的8位二进制补码为10000001B 符号位扩展后16 位二进制补码为1111111110000001B
CPU Central Processing Unit—中央处理单元
第一章 微型计算机基础
第一节 概述
一、电子计算机的发展 二、电子计算机的结构 三、微处理器的发展
CPU，也称为微处理器MP（MicroProcessor）。
4位微处理器 Intel 8位微处理器 Intel
微处理器的原理及应用PPT58页
45、法律的制定是为了保证每一个人 自由发 挥自己 的才能 ，而不 是为了 束缚他 的才能 。—— 罗。 ——德 谟克利 特 67、今天应做的事没有做，明天再早也 是耽误 了。——裴斯 泰洛齐 68、决定一个人的一生，以及整个命运 的，只 是一瞬 之间。 ——歌 德 69、懒人无法享受休息之乐。——拉布 克 70、浪费时间是一桩大罪过。——卢梭
微处理器的原理及应用
41、实际上，我们想要的不是针对犯 罪的法 律，而 是针对 疯狂的 法律。 ——马 克·吐温 42、法律的力量应当跟随着公民，就 像影子 跟随着 身体一 样。— —贝卡 利亚 43、法律和制度必须跟上人类思想进 步。— —杰弗 逊 44、人类受制于法律，法律受制于情 理。— —托·富 勒
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二章 8086/8088微机体系结构
微处理器性能指标 重点 ： 8086CPU的组成及
各部分的作用，8086存储器
8086/8088内部结构的分段、物理地址的形成 ，
8086工作时序，堆栈的概念
存储器结构
8086/8088CPU引脚及功能
8086/8088系统配置
难点：8086工作时序、 物理地址的形成
16 16 ALU
标志寄存器FR
控制单元
EU
执行部件EU2的0 作用：负责 执地行址指产令、形成有效地址EA。 EU 生包器括四部分：
运算器＝CESSALU+T1E6MP
SS
通1用6 寄存DIP器S
通信寄存
总线 控制
标志寄存器器
逻辑
控8 制单元 指令队列缓冲器 BIU
2.2 8086CPU内部结构框架
代码段1
FFFFFH
2.2 8086CPU内部结构框架
通 用 寄 存 器
16
TMP TMP
16 16 ALU
标志寄存器 FR
控制单 元
EU
20
地址产 生器
CS ES
16
SS
DS
16 IP
通信寄
总线 控制
存器
逻辑
8 指令队列缓冲 BIU
器
2.2 8086CPU内部结构框架
通 用 寄 存 器
16
TMP TMP
通总线接口部件BIU的作用是 预取指用令、形成实际地址PA、 输分入组输成寄 存 器出：数据。BIU主要由五部
指令队列缓冲器 16
地址产生器
TMP TMP
段寄存器
16 1指6 令指A针LU寄存器
总线标志控寄制存器逻FR辑 控制单元
EU
20
地址产 生器
CS ES
16
SS
DS
16 IP
通信寄存 器
总线 控制 逻辑
2. 8086/8088内部结构
8086CPU结构框图及分析
内
指令执行单元EU
部
总线接口单元BIU
结
8088CPU的指Байду номын сангаас流水线
构
8086CPU内部寄存器
通用寄存器 段寄存器 标志寄存器 指令指针寄存器
2.1 8086CPU工作方式
微处 理器
存
00000H
储
器
代码段
存储
数据段
器接 口电
堆栈段
路
附加段
Itanium（安腾）
64 位
1010 1100 0110 0101 1001 1000 0100 0011
+ 1100 0011 1100 0011 0001 0101 0101 1000
1 1 1111 1 111 1
1
0111 0000 0010 1000 1010 1101 1001 1011
8 指令队列缓冲器 BIU
微处理器结构分析
总线利用率高。
串行结构：取指令[－>取操作数]－>执行指令－>存放结果
CPU利用率高，计算速度快。
两部分的动作管理遵循以下原则。
1.每当8086的指令队列中有2个空字节，BIU就会自动把指令 取到指令队列中； 2.同时EU从指令队列中取出一条指令并分析、执行指令； 3.当指令队列已满而EU对BIU又无总线访问请求时，BIU进入 空闲状态； 4.在执行转移、调用和返回指令时，指令队列中原有内容被自 动清除。
DI
在字符串运算指令中作目标变址寄存器使用；在间 接寻址中作变址寄存器使用
BP 在间接寻址的指令中作基址指针使用
SP 在堆栈操作中作堆栈指针使用
在某些指令中 规定了某些通 用寄存器的专 门用法， 这样
可以缩短指令 代码长度；或 使这些寄存器 的使用具有隐 含的性质， 以
简化指令的书 写形式（即在 指令中不必写 出使用的寄存 器名称）。 通
被加数 加数 进位 和
4位 8次 8位 4次 16位 2次 32位 1次
8086/8088CPU性能指标
8086：是INTEL系列16位微处理器，采用HMOS（高密 度金属氧化物半导体）技术，集成度为29000个管／片。
数据总线：16位 地址总线：20位，可直接寻址的地址空间为
1M字节。
8088：准16位机，CPU内部数据总路线为16位，外部8 位，20位地址总线，推出8088的目的是为了向下兼容以 前的8位微型机。
CX
在循环指令和字符串指令中作为循环次数计数器,每 作一次循环，CX的内容自动减1
CL 在移位/循环指令中作移位次数计数器使用
在字乘法/除法指令中存放乘积高位或被除数高位或 DX 余数；在间接寻址的输入/输出指令中作地址寄存器
使用
SI
在字符串运算指令中作源变址寄存器使用；在间接 寻址的指令中作变址寄存器使用
8086/8088CPU内部时序
1.微处理器性能指标
字长 指令系统 基本指令执行时间 访问存储器能力 是否能构成多处理器系统 工艺形成及其它
1.1字长
字长：是微处理器在交换、加工、存储信息时， 其信息位的最基本的长度。与数据总线的 根数和内部寄存器的位数相同。
10110101 + 10001111 进位 1 1 1 1 1 1 1
01000100
被加数8位 加数8位
和8位
被加数 运运 算算
器器
加数
和
进位
标PS志W 标寄志存寄存器器
▲字长是衡量CPU工作性能的一个重要参数。
不同类型的CPU有不同的字长。
如: Intel 4004
4位
8080
8位
8088/ 8086/80286
16 位
80386/80486、Pentium 32 位
用寄存器的隐 含用法如左表 所示。
2.4 寄存器－标志寄存器FR
15
状态 标志位
控制位
87
AX 在输入/输出指令中用作数据寄存器；在乘法指令中 AL 存放被乘数或乘积；在除法指令中存放被除数或商
AH 在LAHF指令中作为目标寄存器使用
AL
在 BCD码 及 ASCⅡ 运 算 指 令 中 作 累 加 器 使 用 ； 在 XLAT指令中作累加器使用
BX
在间接寻址方式中作基址寄存器使用；在XLAT指令 中作基址寄存器使用
2.3 8088CPU内部结构框架
2.4 寄存器－通用寄存器
15 8 7 0
AX AH AL BX BH BL CX CH CL DX DH DL
SI
DI SP BP
四个16位通用寄存器、两个变址寄 存器、两个指针寄存器。
AX：累加器（Accumulator） BX：基址寄存器（Base Index） CX：计数寄存器（Count Index） DX：数据寄存器（Data Index） SI：源变址寄存器（Source Index） DI：目标寄存器（Destination Index） SP：堆栈指针（Stack Pointer） BP：基址指针（Base Pointer）
微处理器性能指标 重点 ： 8086CPU的组成及
各部分的作用，8086存储器
8086/8088内部结构的分段、物理地址的形成 ，
8086工作时序，堆栈的概念
存储器结构
8086/8088CPU引脚及功能
8086/8088系统配置
难点：8086工作时序、 物理地址的形成
16 16 ALU
标志寄存器FR
控制单元
EU
执行部件EU2的0 作用：负责 执地行址指产令、形成有效地址EA。 EU 生包器括四部分：
运算器＝CESSALU+T1E6MP
SS
通1用6 寄存DIP器S
通信寄存
总线 控制
标志寄存器器
逻辑
控8 制单元 指令队列缓冲器 BIU
2.2 8086CPU内部结构框架
代码段1
FFFFFH
2.2 8086CPU内部结构框架
通 用 寄 存 器
16
TMP TMP
16 16 ALU
标志寄存器 FR
控制单 元
EU
20
地址产 生器
CS ES
16
SS
DS
16 IP
通信寄
总线 控制
存器
逻辑
8 指令队列缓冲 BIU
器
2.2 8086CPU内部结构框架
通 用 寄 存 器
16
TMP TMP
通总线接口部件BIU的作用是 预取指用令、形成实际地址PA、 输分入组输成寄 存 器出：数据。BIU主要由五部
指令队列缓冲器 16
地址产生器
TMP TMP
段寄存器
16 1指6 令指A针LU寄存器
总线标志控寄制存器逻FR辑 控制单元
EU
20
地址产 生器
CS ES
16
SS
DS
16 IP
通信寄存 器
总线 控制 逻辑
2. 8086/8088内部结构
8086CPU结构框图及分析
内
指令执行单元EU
部
总线接口单元BIU
结
8088CPU的指Байду номын сангаас流水线
构
8086CPU内部寄存器
通用寄存器 段寄存器 标志寄存器 指令指针寄存器
2.1 8086CPU工作方式
微处 理器
存
00000H
储
器
代码段
存储
数据段
器接 口电
堆栈段
路
附加段
Itanium（安腾）
64 位
1010 1100 0110 0101 1001 1000 0100 0011
+ 1100 0011 1100 0011 0001 0101 0101 1000
1 1 1111 1 111 1
1
0111 0000 0010 1000 1010 1101 1001 1011
8 指令队列缓冲器 BIU
微处理器结构分析
总线利用率高。
串行结构：取指令[－>取操作数]－>执行指令－>存放结果
CPU利用率高，计算速度快。
两部分的动作管理遵循以下原则。
1.每当8086的指令队列中有2个空字节，BIU就会自动把指令 取到指令队列中； 2.同时EU从指令队列中取出一条指令并分析、执行指令； 3.当指令队列已满而EU对BIU又无总线访问请求时，BIU进入 空闲状态； 4.在执行转移、调用和返回指令时，指令队列中原有内容被自 动清除。
DI
在字符串运算指令中作目标变址寄存器使用；在间 接寻址中作变址寄存器使用
BP 在间接寻址的指令中作基址指针使用
SP 在堆栈操作中作堆栈指针使用
在某些指令中 规定了某些通 用寄存器的专 门用法， 这样
可以缩短指令 代码长度；或 使这些寄存器 的使用具有隐 含的性质， 以
简化指令的书 写形式（即在 指令中不必写 出使用的寄存 器名称）。 通
被加数 加数 进位 和
4位 8次 8位 4次 16位 2次 32位 1次
8086/8088CPU性能指标
8086：是INTEL系列16位微处理器，采用HMOS（高密 度金属氧化物半导体）技术，集成度为29000个管／片。
数据总线：16位 地址总线：20位，可直接寻址的地址空间为
1M字节。
8088：准16位机，CPU内部数据总路线为16位，外部8 位，20位地址总线，推出8088的目的是为了向下兼容以 前的8位微型机。
CX
在循环指令和字符串指令中作为循环次数计数器,每 作一次循环，CX的内容自动减1
CL 在移位/循环指令中作移位次数计数器使用
在字乘法/除法指令中存放乘积高位或被除数高位或 DX 余数；在间接寻址的输入/输出指令中作地址寄存器
使用
SI
在字符串运算指令中作源变址寄存器使用；在间接 寻址的指令中作变址寄存器使用
8086/8088CPU内部时序
1.微处理器性能指标
字长 指令系统 基本指令执行时间 访问存储器能力 是否能构成多处理器系统 工艺形成及其它
1.1字长
字长：是微处理器在交换、加工、存储信息时， 其信息位的最基本的长度。与数据总线的 根数和内部寄存器的位数相同。
10110101 + 10001111 进位 1 1 1 1 1 1 1
01000100
被加数8位 加数8位
和8位
被加数 运运 算算
器器
加数
和
进位
标PS志W 标寄志存寄存器器
▲字长是衡量CPU工作性能的一个重要参数。
不同类型的CPU有不同的字长。
如: Intel 4004
4位
8080
8位
8088/ 8086/80286
16 位
80386/80486、Pentium 32 位
用寄存器的隐 含用法如左表 所示。
2.4 寄存器－标志寄存器FR
15
状态 标志位
控制位
87
AX 在输入/输出指令中用作数据寄存器；在乘法指令中 AL 存放被乘数或乘积；在除法指令中存放被除数或商
AH 在LAHF指令中作为目标寄存器使用
AL
在 BCD码 及 ASCⅡ 运 算 指 令 中 作 累 加 器 使 用 ； 在 XLAT指令中作累加器使用
BX
在间接寻址方式中作基址寄存器使用；在XLAT指令 中作基址寄存器使用
2.3 8088CPU内部结构框架
2.4 寄存器－通用寄存器
15 8 7 0
AX AH AL BX BH BL CX CH CL DX DH DL
SI
DI SP BP
四个16位通用寄存器、两个变址寄 存器、两个指针寄存器。
AX：累加器（Accumulator） BX：基址寄存器（Base Index） CX：计数寄存器（Count Index） DX：数据寄存器（Data Index） SI：源变址寄存器（Source Index） DI：目标寄存器（Destination Index） SP：堆栈指针（Stack Pointer） BP：基址指针（Base Pointer）