触发器和时序逻辑电路

合集下载

电子技术基础-触发器和时序逻辑电路

为了增强抗干扰能力。触发器仅仅在时钟CP跳转时刻（脉冲的上升沿或下降沿到来时）才发生翻转，而在CP=1或CP=0期间，触发器的状态保持不变。输入端的任何变化都不影响触发器的次态输出。
常用集成边沿触发器有：双JK边沿触发器：CT3112/4112、CT2108等。单JK边沿触发器：CT2101/2102（下降沿触发）、CT1070（上升沿触发）。
8.2.1 时序逻辑电路的概述
时序逻辑电路：含有具有记忆能力的存储器件，任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。
X1
Y1
Xn
组合逻辑电路
Ym
… …
… …
Q1
W1
存储电路
Qj
Wk
8.2.2 时序逻辑电路的分析步骤：
（1）由逻辑图写出方程式（时钟方程、输出方程、驱动方程、状态方程）。（2）列写状态转换真值表。
3.有记忆功能：在无外来触发信号作用时，电路将保持原状态不变。
4.有计数功能：来一个计数脉冲，电路翻转一次，计数一次。
5.缺点:计数时存在空翻问题。
8.1.3 JK触发器
一种功能完善，应用极广泛的电路。 Q Q
1.电路组成
两个可控 RS触发器通过一源自从触发器个非门(反相器)相连,分别称
SCR
主触发器和从触发器。
111
0
111
000
1
(6)状态图
(7)时序图
2.异步时序电路分析举例
例8.5 图示为74LS290主体电路，试分析这部分电路的逻辑功能。
[解] (1)三个异步触发的下降延JK触发器：CPB控制FF0的CP，Q1控制FF1的CP，Q2控制FF2的CP。

第11章触发器和时序逻辑电路

第11章触发器和时序逻辑电路 11章
基本RS触发器图形符号如图11-1b所示,图中 RD S下标的D , D 表示直接输入,非号表示触发信号0时对电路有效,RD 故称 S D 称直接置"1"(直接置位)端, 直接置"0"(直接复位)端, Q 逻辑符号中的小圆圈"○" 表示非号,在端同样加 "○". 输入输基本RS触发器的逻辑功能表,如下表所示. 出
第11章触发器和时序逻辑电路 11章
11.1.3. 边沿型JK触发器
边沿触发器是利用电路内部速度差来克服"空翻"现象的时钟触发器.它的触发方式为边沿触发,通常为下降沿触发方式,即输入数据仅在时钟脉冲的下降沿这一"瞬间"起作用.在图11-4b的逻辑符号中,CP输入端用小圆圈表示低电平有效,而加一三角来表示边沿触发,则CP表示为下降沿触发. JK触发器是应用最广的基本"记忆"部件,用它可以组成多种具有其它功能的触发器和数字器件.集成JK触发器有各种型号和规格,常用的有74HC73A,74HC107A, 74HC76A,等TTL触发器;CC4027,CC4013等CMOS触发器.
由表11-2可见,R,S全是"1"的输入组合是应当禁止的, 因为当CP=1时,若R=S=1,则导引门G3,G4均输出"0"态, 致使Q==1,当时钟脉冲过去之后,触发器恢复成何种稳态是随机的.在同步RS触发器中,通常仍设有RD和SD,它们只允许在时钟脉冲的间歇期内使用,采用负脉冲使触发器置 "1"或置"0",以实现清零或置数,使之具有指定的初始状态.不用时"悬空",即高电平.R,S端称同步输入端,触发器的状态由CP脉冲来决定. 同步RS触发器结构简单,但存在两个严重缺点:一是会出现不确定状态.二是触发器在CP持续期间,当R,S的输入状态变化时,会造成触发器翻转,造成误动作,导致触发器的最后状态无法确定.

触发器、时序逻辑电路

第12 章习题12-1填空题1. 数字电路分为组合逻辑和时序逻辑两大类。

2. 时序逻辑电路的输出取决于输入状态和输入前的输出状态，因此电路具有记忆功能。

触发器是构成时序逻辑电路的基本单元，其本身也由门电路构成，但其中包含有反馈环节，因此它是时序逻辑电路的基本单元。

3. 集成触发器的置1端可以根据需要预先将触发器置1，置0 端可以根据需要预先将触发器置0，而不受时序脉冲的同步控制。

4. 计数器统计的是CP脉冲的个数，它有3种分类方法，按计数进位不同，分为二进制、十进制和任意进制计数器；按计数规律不同，分为加法、减法和可逆计数器；按计数器中触发器翻转是否同步分为同步计数器和异步计数器，其中同步计数器的计数速度较快。

5. 寄存器是一种能够接收、暂存、传递数码或指令等信息的逻辑部件，它一般由触发器构成，且每个触发器只能存储1 位二进制信息。

6. 半导体存储器有两种，一种称为随机存取存储器，简称RAM；另一种称为只读存储器，简称ROM。

7. 存储器的存储容量是指存储器能够存储0 和1 的个数，一般用字数×位数来表示。

字数指字线的数目，位数指数据线的总的数目。

8. 移位寄存器按移位方向的不同分为左移寄存器、右移寄存器和双向移位寄存器。

9. 在所有触发器中，JK 触发器的逻辑功能是最完善的，它没有同步触发器的空翻现象，也没有同步触发器状态不定的现象，而且比D触发器和T触发器的功能齐全。

10. JK触发器的逻辑功能是J=0，K=0时，Q=0 ；J=0，K=1时，Q=0 ；J=1，K=0时，Q=1 ；J=1，K=1时，翻转。

输入信号过后保持输入信号到来时的功能称为记忆功能，翻转功能称为计数功能。

11. D触发器的逻辑功能可概括为输出端Q的状态永远与输入端D的状态相同，但在画波形图时应为D触发器的Q态与输入端的D态相同。

12. RS触发器的逻辑功能可概括为：R端和S端同时无效时，触发器保持原状态；R端和S端同时有效时，触发器处于不定状态；R端有效，S端无效时，触发器处于1状态；R端无效，S端有效时，触发器处于0 状态。

触发器和时序逻辑电路

(1) 第一位触发器 FF0 ，每来一种时钟脉冲就翻转一次，故 J0 = K0 = 1 ；
(2) 第二位触发器 FF1 ，在 Q0 = 1 时再来一种时钟脉冲才翻转，故 J1 = K1 = Q0 ；
大家网：
(3) 第三位触发器 FF2 ，在 Q1= Q0 = 1 时再来一种时钟脉冲才翻转，故 J2 = K2 = Q1Q0 ；
大家网：
只有当初钟脉冲来到后，即 CP = 1 时，触发器才按 R 、S 端旳输入状态来决定其输出状态。
触发器置R和D0 或置是S1直D，接一置般0用和于直置接初置态1。端在，工就作是过不程经中过它时们钟处脉于冲1 旳态控。制能够对基本
可控 RS 触发器旳逻辑式
Q S CP Q ，
可分四种情况分析CP = 1 时触发器旳状态转换和逻辑功能，如右表所示。
转一次，即
，具有计数功能。
SD
S
Q
D
1D
CP
C1
Q
RD
R
Q Q n1
n
上升沿 D 触发器图形符号
1D
Q
CP
C1
Q
D 触发器转换为 T 触发器
大家网：
返回
14.2 寄存器
寄存器用来临时存储参加运算旳数据和运算成果。
14.2.1 数码寄存器
下图是由 D 触发器(上升沿触发)构成旳四位数码寄存器，这是并行输入/并行输出旳寄存器。工作之初要先清零。
时序逻辑电路旳特点：它旳输出状态不但决定于当初旳输入状态，而且还与电路旳原来状态有关，也就是时序逻辑电路具有记忆功能。
触发器是时序逻辑电路旳基本单元。
大家网：
14.1 双稳态触发器
14.1.1 RS 触发器

触发器Flip-Flops和时序电路

组合逻辑电路组成，能够将输入信号向左或向右移动指定的位数。
时序电路的应用
数字逻辑控制
时序电路在数字逻辑控制中有着广泛的应用，例如在计算机、数字交换机、数控机床等设备中，都需要使用时序电路来实现数字
逻辑控制。
通信技术
在通信技术中，时序电路被广泛应用于数字信号处理、调制解调、
信道编码等领域。
自动控制
寄存器
寄存器是一种常见的触发器与时序电路的组合，它由多个触发器组成，用于存储二进制数据。
计数器
计数器是一种能够自动计数输入脉冲个数的时序电路，它由多个触发器和门电路组成。
05 触发器Flip-flops和时序电路的优化与挑战
触发器Flip-flops的优化策略
减少功耗
通过降低时钟频率、使用低功耗设计和工艺、以及优化时钟网络来降低功耗。
触发器Flip-flops是数字逻辑电路中的基本存储单元，用于存储二进制状态（0或1）。
工作原理
触发器Flip-flops采用双稳态电路，通过时钟信号控制数据输入和输出，实现状态的存储和切换。
触发器Flip-flops的类型
01
02
03
JK触发器
具有置0、置1、翻转和保持四种功能，通过改变时钟信号的相位实现不同操作。
提高速度
通过优化触发器的结构、减少内部延迟和传播延迟，以及采用更快的时钟源来提高速度。
减小面积
通过优化设计、采用更小的单元尺寸和更高效的布局布线技术来减小面积。
提高可靠性
通过采用冗余设计、错误检测和纠正技术以及容错逻辑来提高可靠性。
时序电路的优化策略
优化时钟网络
通过减少时钟源的数量、降低时钟频率、优化时钟分布和减少时钟偏斜来优化时钟

时序逻辑电路特点

时序逻辑电路特点什么是时序逻辑电路？时序逻辑电路是数字电路中的一种重要类型，它是通过将逻辑门与时钟信号结合起来，实现对输入信号状态的记忆和控制。

时序逻辑电路能够对输入信号进行存储、延迟和触发，通过时钟信号的作用，在特定的时间进行功能运算和状态转换。

时序逻辑电路的基本单元时序逻辑电路的基本单元是触发器（Flip-Flop）。

触发器是一种具有两个稳定状态（0和1）的存储设备，可以将输入信号的状态在时钟信号的控制下保持不变，直到下一次时钟信号的到来。

常见的触发器有RS触发器、D触发器、JK触发器和T触发器等。

时序逻辑电路的特点1.存储能力：时序逻辑电路能够存储上一时钟周期内的输入信号状态，在下一时钟周期进行处理。

通过触发器的稳定状态保持，可以实现各种功能的状态记忆和控制。

2.时序性：时序逻辑电路在不同的时间阶段对输入信号进行处理和响应，它可以根据时钟信号的控制，在特定的时间点进行状态转换、数据传输和计算操作。

3.同步性：时序逻辑电路的操作是由外部时钟信号驱动的，同步性很强。

所有触发器的时钟输入端连接在一起，通过时钟信号的上升或下降沿，触发器的状态同时发生变化，实现电路中各部分的同步动作。

4.可插拔性：时序逻辑电路的设计灵活，可以根据具体要求进行组合和连接。

各种触发器可以根据需要的功能进行选择和应用，同时也可以通过级联和并联的方式构建复杂的时序逻辑电路。

5.实现复杂功能：时序逻辑电路可以通过组合和连接基本的触发器，实现各种复杂的功能和算法。

例如，时序逻辑电路可以用于实现计数器、移位寄存器、状态机、序列检测器等。

6.时延存在：由于时序逻辑电路中的触发器在时钟的作用下才会发生状态改变，所以在信号传输和处理过程中会引入一定的时延。

时序逻辑电路的时延是由信号传播延迟、触发器响应时间等因素决定的。

时序逻辑电路的应用时序逻辑电路广泛应用于各种数字系统和电子设备中，其特点使得它适合处理与时间相关的问题。

以下是一些常见的应用场景：1.计数器：时序逻辑电路可用于实现各种计数器，如二进制计数器、BCD计数器等。

21章题库——时序逻辑电路+答案

第21章触发器和时序逻辑电路一、填空题1、JK 触发器的特性方程为：=+1n Q ________________________。

2、时钟触发器按照结构和触发方式不同可分为：_________、__________、_________和主从式触发器四种。

3、T 触发器的特性方程为=+1n Q _________________。

4、4个触发器组成的寄存器可以存储__________位二进制数。

5、将JK 触发器的J 端连在Q 端上，K 端接高电平。

假设)(t Q =0，则经过50个CP 脉冲作用后，它的状态)50(+t Q =_____。

6、对于时钟RS 触发器，若要求其输出“0”状态保持不变，则输入的RS 信号应为________。

7、组成计数器的各个触发器的状态能在时钟信号到达时同时翻转,它属于__________ 计数器。

（填“同步”或“异步”）8、当JK 触发器的输入J=1，K=0时，触发器的次态Q n+1=____________。

9、若要构成十二进制计数器，最少要用__________个触发器。

10、构成一个模6的同步计数器最少要________个触发器。

11、一个 JK 触发器有____个稳态，它可存储____位二进制数。

二、选择题1、下列触发器中有空翻现象的是_________。

A 、同步式触发器B 、维持阻塞式触发器C 、主从式触发器D 、边沿式触发器 2、在以下各种电路中，属于时序电路的有__________。

A 、译码器B 、计数器C 、数据选择器D 、编码器 3、JK 触发器当J=K=1时，Q n+1=__________。

A 、0B 、1C 、Q nD 、 Q n4、下列触发器中逻辑功能最多是_______。

A 、J-K 触发器B 、D 触发器C 、T 触发器D 、T ′触发器 5、在CP 有效的情况下，当输入端D=0时，则D 触发器的输出端=+1n Q ________。

触发器与时序逻辑电路二

课题十四：触发器与时序逻辑电路（二）【学习内容】寄存器用来暂时存放参与运算的数据和运算结果，有无移位的功能又可以分为数码寄存器和移位寄存器，通过重点学习后者，结合二进制计数器，达到使学生熟悉计数器工作。

【学习重点】寄存器的时序电路各类寄存器的工作原理【学习难点】移位脉冲及其时序电路【学习内容】●寄存器用来暂时存放参与运算的数据和运算结果。

●寄存器常分为数码寄存器和移位寄存器两种，其区别在于有无移位的功能1.数码寄存器(1)电路图形：(见P379图14.2.1)由D触发器（上升沿触发）组成的四位数码寄存器。

(2)工作原理①先复位（清零），使四个触发器FF3~FF0全处于态。

②当“寄存器指令”）正脉冲到来时，四位二进制数d3d2d1d0就存入四个触发器2．移位寄存器(1)电路图(见P379图14.2.2)图14.2.2是由JK触发器组成的四位移位寄存器.(2)工作原理:●设寄存的二进制数为1011,按移位脉冲(即时钟脉冲)的工作节拍从高位到低位依次串行送到D端①工作之初先清零.首先D=1,第一个移位脉冲的下降沿来到时使触发器FF0翻转,Q0=1,其他仍保持0态;②接着D=0,第二个移位脉冲的下降沿来到时使FF0和FF1同时翻转,由于FF1的J=1,FF0的J=0,所以Q1=1,Q0=0,Q2和Q3仍为0;③以后过程如表14.2.1所示,移位一次,存入一个新数码,直到第四个脉冲的下降沿来到时,存数结束.这时,可以从四个触发器的Q端得到并行的数码输出.表14.2.1 移位寄存器的状态表14．3 计数器●计算器能累计输入脉冲的数目，可以进行加法、减法或两者兼有的计数，可分为二进制计数器、十进制计数器及任意进制计算器1.二进制计数器表14.3.1 四位二进制加法状态表(1)异步二进制加法计数器①每一个计数脉冲,最低位触发器翻转一次;②位触发器是在相信的低位触发器从1变为0进位时翻转因此可用四个主从型JK触发器来组成异步二进制加法计数器(如P381图14.3.1所示)(2)进制加法计数器①第一位触发器FF0，每来一个计数脉冲就翻转一次，故J0=K0=1；②第二位触发器FF1，在Q0=1时再来一个脉冲才翻转，故J1=K1=Q0；③第三位触发器FF2，在Q1=Q0=1时再来一个脉冲才翻转，故J2=K2=Q1Q0；④第四位触发器FF3，在Q2=Q1=Q0=1时再一个脉冲才翻转，故J3=K3=Q2Q1Q0 2．十进制计数器表14.3.2 8421码十进制加法计数器的状态表：(1)与二进制加法计数器比较，来第十个脉冲不是由1001变为1010，而是恢复0000。

第12章触发器与时序逻辑电路

数字电子技术
基本RS触发器是由输入信号直接控制触发器的输出状态。也就是说R或S的到来，基本RS触发器将随之翻转，这在实际应用中会有许多不便，尤其在时间关系上难以控制，弄不好会在各触发器的状态转换关系上造成错乱。在实际工作中，常常要求某些触发器按照一定的频率协调同步动作，为此我们希望有一种这样的触发器，它们在一个称为时钟脉冲信号CP的控制下翻转，没有 CP就不翻转，CP来到后才翻转。以保证触发器在同步时刻到来时才由输入信号控制输出状态。我们把这个控制脉冲信号称为时钟脉冲CP（Clock Pulse），此时触发器的输出状态就由时钟脉冲CP和输入信号共同决定。这种由时钟脉冲和输入信号共同决定输出状态的触发器，称为同步触发器或时钟触发器。同步RS触发器是其中最基本的一种电路结构。
数字电子技术
基本RS触发器是触发器电路的基本结构形式，是构成其它类型触发器的基础。从内部结构看，可分为由与非门组成的基本RS 触发器和或非门组成的基本RS触发器两种。
12.1.1 由与非门组成的基本RS触发器
1．电路结构及逻辑符号由与非门组成的基本RS触发器内部电路结构及逻辑符号如图 12.1所示，它由两个与非门相互交叉耦合而成。有两个信号输入端和，一般情况下，字母上的“非”表示低电平有效；有两个输出端Q和，正常情况下，二者是相反的逻辑状态。这里所加的输入信号（低电平）称为触发信号，由它们导致的转换过程称为翻转。由于这里的触发信号是电平，因此这种触发器称为电平控制触发器。
数字电子技术综上所述，基本RS触发器具有复位（Q =0）、臵位（Q =1）、保持原状态三种功能，R为复位输入端，S为臵位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。其缺点是由于输入信号直接控制触发器的输出状态，虽然电路结构简单，但电路的抗干扰能力差；另外输入端R和S之间有约束，限制了触发器的使用。

常用的时序逻辑电路

常用的时序逻辑电路时序逻辑电路是数字电路中一类重要的电路，它根据输入信号的顺序和时序关系，产生对应的输出信号。

时序逻辑电路主要应用于计时、控制、存储等领域。

本文将介绍几种常用的时序逻辑电路。

一、触发器触发器是一种常见的时序逻辑电路，它具有两个稳态，即SET和RESET。

触发器接受输入信号，并根据输入信号的变化产生对应的输出。

触发器有很多种类型，常见的有SR触发器、D触发器、JK 触发器等。

触发器在存储、计数、控制等方面有广泛的应用。

二、时序计数器时序计数器是一种能按照一定顺序计数的电路，它根据时钟信号和控制信号进行计数。

时序计数器的输出通常是一个二进制数，用于驱动其他电路的工作。

时序计数器有很多种类型，包括二进制计数器、BCD计数器、进位计数器等。

时序计数器在计时、频率分频、序列生成等方面有广泛的应用。

三、时序比较器时序比较器是一种能够比较两个信号的大小关系的电路。

它接受两个输入信号，并根据输入信号的大小关系产生对应的输出信号。

时序比较器通常用于判断两个信号的相等性、大小关系等。

常见的时序比较器有两位比较器、四位比较器等。

四、时序多路选择器时序多路选择器是一种能够根据控制信号选择不同输入信号的电路。

它接受多个输入信号和一个控制信号，并根据控制信号的不同选择对应的输入信号作为输出。

时序多路选择器常用于多路数据选择、时序控制等方面。

五、时序移位寄存器时序移位寄存器是一种能够将数据按照一定规律进行移位的电路。

它接受输入信号和时钟信号，并根据时钟信号的变化将输入信号进行移位。

时序移位寄存器常用于数据存储、数据传输等方面。

常见的时序移位寄存器有移位寄存器、移位计数器等。

六、状态机状态机是一种能够根据输入信号和当前状态产生下一个状态的电路。

它由状态寄存器和状态转移逻辑电路组成，能够实现复杂的状态转移和控制。

状态机常用于序列识别、控制逻辑等方面。

以上是几种常用的时序逻辑电路，它们在数字电路设计中起着重要的作用。

触发器和时序逻辑电路

第16章触发器和时序逻辑电路16.1 概述组合电路和时序电路是数字电路的两大类。

门电路是组合电路的基本单元；触发器是时序电路的基本单元。

一、触发器的基本特性和作用1．基本特性（1)有两个稳定状态(简称稳态)，正好用来表示逻辑 0 和 1。

（2）在输入信号作用下，触发器的两个稳定状态可相互转换(称为状态的翻转)。

输入信号消失后，新状态可长期保持下来，因此具有记忆功能，可存储二进制信息。

2．触发器的作用触发器有记忆功能，由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关。

而门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关。

二、触发器的类型触发器按其稳定工作状态可分为双稳定触发器，单稳定触发器，无稳态触发器（多谐振荡器）等。

双稳态触发其按其逻辑功能可分为RS触发器，JK触发器,D触发器和T触发器等；按其结构可分为主从触发器和维持阻塞型触发器等。

三、触发器逻辑功能的描述方法主要有特性表、特性方程、驱动表 (又称激励表)、状态转换图和波形图 (又称时序图)等。

16.2 触发器的基本形式一、基本RS触发器1．电路及符号图基本RS触发器可由两个“与非”门交叉连接而成，如下图所示。

Q与Q是基本触发器的输出端，两者的逻辑状态在正常条件下能保持相反。

这种触发器有两种稳定状态：一个状态是Q=1，Q=0，称为置位状态（“1”态）；另一个状态是Q=0，Q=1，称为复位状态（“0”态）。

相应的输入端分别称为直接置位端或直接置“1”端（D S）和直接复位端“0”端（DR）。

2．基本RS触发器输出与输入的逻辑关系：1）D S=1，DR=0所谓D S=1，就是将D S端保持高电位；而DR=0，就是在DR端加一个负脉冲。

设触发器的初始状态为“1”态，即Q=1，Q=0。

这时“与非”门G2有一个输入端为“0”，其输出端Q变为“1”；而“与非”门G1的两个输入端全为“1”，其输出端Q变为“0”。

第七章触发器及时序电路

第七章触发器及时序电路第一节RS触发器一、填空题1触发器具有_______ 个稳定状态，在输入信号消失后，它能保持 __________ 不变。

2、“与非”门构成的基本RS触发器，输入端是 ____________ 和_____________ ；输出端是 _____________ 和_____________________ ，将 _____________ 称为触发器的0状态，称为触发器的1状态。

3、“与非”门构成的基本RS触发器R D =1，S D =0时，其输出状态为 ____ 。

4、触发器电路中，R D端、S D端可以根据需要预先将触发器____________ 或_______ ，而不受的同步控制。

5、同步RS 触发器状态的_________ 与___________ 同步。

二、判断题（正确的在括号中打“，错误的打“X” ））1、触发器只需具备两个稳态功能，不必具有记忆功能。

2、基本RS触发器要受时钟的控制。

3、Q n+1表示触发器原来所处的状态，即现态。

4、当CP处于下降沿时，触发器的状态一定发生翻转。

二、绘图题1、设“与非”门组成的基本RS触发器的输入信号波形如图所示，试在输入波形下方画出Q和Q端的信号波形。

R ----- ----------------------QQ2、已知同步RS触发器的S、R、CP脉冲波形如图所示。

试在它们下方画出Q端的信号波形（设触发器的初始状态为0）R -------------- ---------Q第二节JK触发器一、填空题1、在时钟脉冲的控制下，JK触发器根据输入信号J、K的不同情况，具有______、、和功能。

2、在时钟脉冲下，JK触发器输入端J = 0、K = 0时，触发器状态为_________ ; J= 0、K = 1时，触发器状态为 ________ ; J= 1、K = 0时，触发器状态为_______ ;J= 1、K = 1时，触发器状态随CP脉冲的到来而。

数字电路jk锁存器

C1 1D
Q
CP
Q
D
对CP下降沿敏感的边沿触发器逻辑符号
工作波形
CP
C1 1D
Q
D
Q
2. 典型集成电路
74HC/HCT74
74HC/HCT74的功能表
输
1S 1 C D 1D P 1R D 2S 2 C D 2D P 2R
D
TG1 TG C C
G1 1
TG2 TG C
TG4 TG C
1
Q C
1 G4 1 C
TG2和TG3的工作状态相同
G2
CP
2. 由传输门组成的CMOS边沿D触发器工作原理： (1) CP=0时:
C
C =1，C=0，
从锁存器 C Q TG3 TG C C 1 G3 Q Q G1 1
主锁存器
D=1 D 0
约束条件:
S R
S R
Q Q
S +R = 1
画工作波形方法：1. 根据锁存器信号敏感情况,确定状态转换时间 2. 根据触发器的逻辑功能确定Qn+1。
S
1
S Q
0
1 0
1
1 0
1
1
0 0
R
1 0 1
1
1 1 1
R
Q
Q Q
不定
不变置0 不变置1 不变置1 不变置1
工作波形能直观地表示其输入信号与输出的时序关系。
1 1 0 0 1 1
0 1
0 1 0 1 0 1
RQn
状态不变
S 0
00
01
11
10
0 1
1 1
0 ×
0 ×

触发器与时序逻辑电路

哈尔滨工业大学电工学教研室第22章触发器与时序逻辑电路目录22.1双稳态触发器22.2寄存器22.3计数器22.4单稳态触发器22.5多谐振荡器概述触发器是时序逻辑电路的基本单元组合逻辑电路的输出状态完全由当时的输入变量的组合状态决定，与电路的原状态无关。

时序逻辑电路的输出状态不仅决定于当时的输入状态，而且与电路原来的状态有关，具有记忆功能。

22.1 双稳态触发器稳态触发器、无稳态触发器（多谐振荡器）。

双稳态触发器中又包含RS触发器、JK触发器、D触发器和T触发器等。

1 R S 触发器1.基本RS 触发器&G1&G2由两个与非门交叉连接而成Q QD R DSD S D R 0 11 01 10 01不变不定Q &G1&G2Q QD R DSD D 1Q 0Q ==10101011输出变为：0Q 1Q ==&G1&G2Q Q D R D SD D 00110101输出保持：0Q 1Q ==&G1&G2Q Q D R D S=D,1=R时，触发器原状态若为“0”，D S则新状态为“1”。

若原状态为“1”，则新状态仍为“1”。

即无论原状态如何，基本RS触发器都输出“1”，所谓“置位”状态。

0,1==D D R S 时考虑到电路的对称性，触发器的输出状态应为“0”，即所谓“复位”状态。

D R D S 直接复位端（RESET ）直接置位端（SET ）低电平有效D D 1011101输出保持原状态：0Q 1Q ==0Q 1Q ==&G1&G2Q QDR DSD D 1Q 0Q ==01110110输出保持原状态：1Q 0Q ==&G1&G2Q QDR DS结论时，触发器原状态若为“0”，则新状态为“0”。

若原状态为“1”，则新状态仍为“1”。

即无论原状态如何，基本RS 触发器输出都保持原状态不变。

1,1==D D S R输入R D =0, S D =0时011输出全是1与逻辑功能相矛盾且当同时变为1时，速度快的门输出先变为0，另一个不变。

(完整版)第21章触发器和时序逻辑电路习题答案

第21章触发器和时序逻辑电路191、触发器按其工作状态是否稳定可分为( b )。

(a)RS 触发器，JK 触发器，D 触发器，T 触发器；(b)双稳态触发器，单稳态触发器，无稳态触发器；(c)主从型触发器，维持阻塞型触发器。

192、逻辑电路如图所示，当A=“1”时，基本RS 触发器( c )。

(a)置“1”； (b)置“0”； (c)保持原状态。

A193、逻辑电路如图所示，分析C ，S ，R 的波形，当初始状态为“0”时，输出Q 是“0”的瞬间为( c )。

(a)1t ； (b)2t ； (c)3t 。

C S Rt 1t 2t3194、某主从型JK 触发器，当J=K=“1”时，C 端的频率f=200Hz ，则Q 的频率为( c )。

(a)200Hz ； (b)400Hz ； (c)100Hz 。

195、逻辑电路如图所示，当A=“1”时，C 脉冲来到后JK 触发器( a )。

(a)具有计数功能； (b)置“0”； (c)置“1”。

A196、逻辑电路如图所示，A=“0”时，C 脉冲来到后D 触发器( b )。

(a)具有计数器功能； (b)置“0”； (c)置“1”。

A 197、逻辑电路如图所示，分析C 的波形，当初始状态为“0”时，输出Q是“0”的瞬间为( a )。

(a) 1t ； (b)2t ； (c)3t 。

C t 1t 2t 3198、逻辑电路如图所示，它具有( a )。

(a)D 触发器功能； (b)T 触发器功能； (c)T'触发器功能。

199、逻辑电路如图所示，它具有( b )。

(a)D 触发器功能； (b)T 触发器功能；(c)T'触发器功能。

200、时序逻辑电路与组合逻辑电路的主要区别是( c )。

(a)时序电路只能计数，而组合电路只能寄存；(b)时序电路没有记忆功能，组合电路则有；(c)时序电路具有记忆功能，组合电路则没有。

201、寄存器与计数器的主要区别是( b )。

触发器和时序逻辑电路

电子技术基础-触发器和时序逻辑电路

第11章触发器和时序逻辑电路

触发器、时序逻辑电路

触发器和时序逻辑电路

触发器Flip-Flops和时序电路

时序逻辑电路特点

21章 题库——时序逻辑电路+答案

触发器与时序逻辑电路二

第12章 触发器与时序逻辑电路

常用的时序逻辑电路

触发器和时序逻辑电路

第七章触发器及时序电路

数字电路jk锁存器

触发器与时序逻辑电路

(完整版)第21章触发器和时序逻辑电路习题答案

21章题库——时序逻辑电路+答案

第12章触发器与时序逻辑电路