四位全加器设计

河南工业大学EDA技术实验报告

专业电科班级1301 姓名田学号20131603

实验地点6316+ 6515 实验日期2014-9-25 成绩评定

一、实验项目

四位全加器设计

二、实验目的

熟悉利用Quartus II 的原理图输入法来设计简单组合逻辑电路，学会层次化设计方法，并通过一个4位全加器的设计，学会利用EDA软件进行电子电路设计的详细流程。学会对实验板上的FPGA/CPLD进行编程下载，用硬件验证自己的设计项目。

三、实验原理

该四位全加器是由一位全加器作底层文件，四位全加器作顶层文件组合而成，将制作好的一位全加器文件sdder.bdf进行编译，并设置成可调用的原件。将4个一位全加器的原件按照低位加法器的进位输出与相邻的高位加法器的进位输入信号连接。

四、仿真结果及分析

当输入CIN=‘0’，A=“0011”，B=“1100”时此时无进位信号输出，且输出S=“1111”。

当CIN=‘1’，其他输入保持不变时，此时进位输出信号COUT=‘1’，且S=“0000”。

当CIN=‘0’，且A=“0101”，B=“0101”，此时无进位输出，且输出S=“1010”。

当进位输入CIN=‘1’时，同样无进位输出，此时S=“1011”。

由以上分析可知仿真结果正确，表明电路原理图正确。

五、硬件验证过程及结果分析

硬件验证方法及过程：首先要进行原理图的管脚锁定，采用高电平输出作为进位信号的输入，八位本位输入信号采用两个四位二进制控制按键来进行按键输入。全加器的进位输出信号我采用点亮二极管的方式显示进位端口有信号输出。四位二进制的本位相加和采用数码管方式来显示。

结果现象：当按动按键时数码管上数值依次加一，当同时将两个四位二进制数增加到最大值时，数码管上显示“FF”。此时若使用单独的高电平作为进位信号，数码管上数值显示变为“00”，相对应的是连接进位输出的二极管被点亮。

六、实验总结

此次四位全加器原理图的设计总的来说比较轻松，在之前一位全加器的基础上，制作四位全加器还是比较简单的。

与一位全加器相比不同的时此次进行了硬件验证，在进行引脚锁定的时候出现了一点麻烦，不过在同学的帮助下得到了成功的解决。