曹红根《计算机组成原理》第 4 章 存储器系统
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
通常使用的半导体存储器分为随机存取存储器 （Random Access Memory，RAM）和只读存
储 器（Read-Only Memory，ROM）。它们各自又 有许多不同的类型。
2019/10/19
20
4.2.1 半导体存储器的分类
静态 RAM（SRAM）
RAM
动态 RAM（DRAM）
非易失性 RAM（NV-RAM）
2019/10/19
22
• 存储器芯片（存储器组件）
• 半导体存储器芯片一般有两种结构：字片式结 构和位片式结构
An－1～0 R/W CS
2019/10/19
… …
Dm－1～0 电源 地线
23
字片式结构的存储器芯片（64字×8位）
2019/10/19
24
位片式结构的存储器芯片（4K×1位）
2019/10/19
运行程序和数据时，将它们成批调入内存供CPU
使用。
2019/10/19
4
(3)高速缓冲存储器（Cache）
是一种介于主存与CPU之间用于解决CPU与 主存间速度匹配问题的高速小容量的存储器。 Cache用于存放CPU立即要运行或刚使用过的程序 和数据。
2019/10/19
5
2．按存取方式分类
(1) 随机存取存储器(RAM)
求，但不满足单元数的要求。需要4片16K×8位的芯片采用字扩充
方式来构成存储器。
64K×8位的存储器需要16位地址线A15～A0，而16K×8位的芯片的 片内地址线为14根，所以用16位地址线中的低14位A13～A0进行片 内寻址，高两位地址A15、A14用于选择芯片，即选片寻址。 设存储器从0000H开始连续编址，则四块芯片的地址分配：
② 将各芯片的数据线单独列出，分别接到数据总线的
对应位。
2019/10/19
39
例：用2114存储器芯片构成1K×8位的存储器。
2114为1K×4位的芯片，现存储器要求容量为1K×8位，单
元数满足，位数不满足，需要1K×8/1K×4＝2片 2114来
构成存储器。
1K×8位的存储器共需8根数据线D7～D0，两片2114各自的4 根数据线分别用于连接D7～D4和D3～D0。 2114本身具有10根地址线，称为片内地址线，与存储器要
t C u I
△u：电容两端的电压变化
I：泄露电流
C：存储电容
若C＝0.2pf，△u＝1V，I＝0.1nA
则泄漏时间为
t
0.2
1012
0.1
1 10-9
2ms
说明动态MOS元件每隔2ms必须刷新一次
△t就是刷新最大间隔，即刷新最大周期。
2019/10/19
32
2. 刷新方法
起，连接到地址、数据、控制总线的对应位上。 ② 由片选信号区分被选芯片。 片选信号：通常由高位地址经译码进行控制。 高位地址：存储器总地址减去芯片内部寻址的地址得到的地址。
2019/10/19
42
例：用16K×8位的存储器芯片构成64K×8位的存储器。
16K×8位的芯片，可以满足64K×8位的存储器数据位的要
• 计算机发展的重要问题之一，就是如何设计 容量大、速度快、价格低的存储器。
2019/10/19
3
4.1.1 存储器分类
1．按与CPU的连接和功能分类
(1)主存储器
CPU能够直接访问的存储器。用于存放当前 运行的程序和数据。简称内存或主存。
(2)辅助存储器
为解决主存容量不足而设置的存储器，用
于存放当前不参加运行的程序和数据。当需要
(2)半导体存储器
用半导体器件组成的存储器。根据工艺不 同，可分为双极型和MOS型。
2019/10/19
8
(3)光存储器 利用光学原理制成的存储器，它是通过能
量高度集中的激光束照在基体表面引起物理的 或化学的变化，记忆二进制信息。如光盘存储 器。
4. 按信息的可保存性分类
(1) 易失性存储器 (2) 非易失性存储器
求的10根地址线一致，所以只要将他们并接起来即可。
电路中CPU的读/写控制线（R/W）与2114的 WE 信号并接。
MREQ 为CPU的访存请求信号，作为2114的片选信号连接到
CS 上。
2019/10/19
40
2019/10/19
41
2．字扩展
当芯片单元中的的位数满足存储器位数的要求，但芯片的单元数不 满足存储器单元数要求时，需要进行字扩展。 字扩展：仅是单元数（字数）扩展，而位数不变。 采用字扩展时，芯片单元中的位数与存储器的数据位数是一致的。 字扩展的连接方式： ① 将所有芯片的地址线、数据线、读/写控制线均对应地并接在一
半导体存储器
掩模只读存储器（掩模 ROM）
一次可编程 ROM（PROM）
ROM
可擦除可编程 ROM（EPROM）
电可擦除可编程 ROM（E2PROM）
2019/10/19
闪烁可编程可擦除 ROM（flash memory EPROM）
21
4.2.2 随机存取存储器的结构及工作原理 1. 半导体存储器芯片的结构及实例
第四章 存储器系统
2019/10/19
1
本章学习内容
• 存储器的分类及主要技术指标 • 存储系统的层次结构 • 半导体存储器的工作原理 • 存储器与CPU的连接 • 辅助存储器的工作原理 • Cache的工作原理 • 并行存储系统
2019/10/19
2
4.1 存储器概述
• 存储器：计算机的存储部件，用于存放程序 和数据。
存放字符点阵图案的字符发生器等。
2019/10/19
6
(3) 顺序存取存储器(SAM)
存储器所存信息的排列、寻址和读写操作均是按顺 序进行的，并且存取时间与信息在存储器中的物理位置 有关。如磁带存储器，信息通常是以文件或数据块形式 按顺序存放，信息在载体上没有唯一对应的地址，完全 按顺序存放或读取。
当芯片的单元数满足存储器单元数的要求，但单元中的
位数不满足要求时，需要进行位扩展。
位扩展：只进行位数扩展（加大字长）。
采用位扩展时，芯片的单元数（字数）与存储器的单元
数是一致的。
位扩展的连接方式：
① 将所有存储器芯片的地址线、片选信号线和读/写控
制线均对应的并接在一起，连接到地址和控制总线的
对应位上。
2019/10/19
36
4.2.4 半导体存储器的组成
由于一块存储器芯片的容量总是有限的，因此一个 存储器总是由一定数量的存储器芯片构成。 要组成一个主存储器，需要考虑的问题： ① 如何选择芯片 根据存取速度、存储容量、电源 电压、功耗及成本
等 方面的要求进行芯片的选择。 ② 所需的芯片数量：
2019/10/19
MDR：数据寄存器
读操作（取操作）
写操作（存操作）
CPU
地址 AB （MAR）
读命令 CB （Read）
MEM
存储单 元内容
DB
（M）
MEM MEM MDR
2019/10/19
地址
AB
CPU （MAR）
MEM
写命令 CB （Write）
MEM
MEM
MDR
DB 存储单元 M
14
4.1.3 存储器的主要性能指标
2019/10/19
29
读出再生放大器电路
2019/10/19
30
4.2.3 动态存储器的刷新方式
刷新的间隔时间主要根据电容电荷泄放速度决定。
1.刷新最大周期（刷新最大间隔）
设存储电容为C，其两端电压为u，
电荷Q＝C•u，则泄漏电流为
I Q C u
t
t
2019/10/19
31
所以泄漏时间为
第一片地址范围为：0000H～3FFFH
第二片地址范围为：4000H～7FFFH
第三片地址范围为：8000H～BFFFH
第四片地址范围为：C000H～FFFFH
2019/10/19
43
A15A14 A13A12………A2A1A0
00 00000000000000 00 11111111111111 01 00000000000000 01 11111111111111 10 00000000000000 10 11111111111111 11 00000000000000 11 11111111111111
(4) 直接存取存储器（DAM）
介于RAM和SAM之间的存储器。也称半顺序存储器。 典型的DAM如磁盘，当进行信息存取时，先进行寻道， 属于随机方式，然后在磁道中寻找扇区，属于顺序方式。
2019/10/19
7
3．按存储介质分类
(1)磁存储器
采用磁性材料制成存储器。磁存储器是利 用磁性材料的的两个不同剩磁状态存放二进制代 码“0”和“1”。早期有磁芯存储器。现多为磁表 面存储器，如磁盘、磁带等。
2019/10/19
9
4.1.2 主存储器的组成和基本操作
1. 主存的基本组成
(1) 存储元件（存储元、存储位）
(2) 存储单元
(3) 存储体（存储阵列）
(4) 地址寄存器
(5) 地址译码与驱动电路
(6) 读写电路
(7) 数据寄存器
(8) 时序控制电路
2019/10/19
10
地址
00
01
10
11
37
•
例：用2114芯片组成32K×8位的存储器，所需 2114芯片数为：
③ 如何把许多芯片连接起来。
通常存储器芯片在单元数和位数方面都与实际存
储器要求有很大差距，所以需要在字方向和位方
向两个方面进行扩展。
主要进行三种信号线的连接：
地址信号线、数据信号线、控制信号线
2019/10/19
38
1．位扩展
存储器任何单元的内容均可按其地址随机地读取或 写入，且存取时间与单元的物理位置无关。RAM主要用 于组成主存。
(2) 只读存储器(ROM)
存储器任何单元的内容只能随机地读出而不能随便
写入和修改。ROM可以作为主存的一部分，用于存放不
变的程序和数据，与RAM分享相同的主存空间。ROM还可
以用作其它固定存储器，如存放微程序的控制存储器、
Cache —— 主存 —— 辅存
2019/10/19
16
CPU
寄存器
存储器层次结构
Cache 主存
硬盘
光盘
2019/10/19
磁带
辅助硬件 辅助软硬件
17
主存 —— 辅存层次 主要解决容量问题 Cache —— 主存层次 主要解决速度问题
2019/10/19
18
2019/10/19
19
4.2 半导体随机存储器
1936μ s 2000μ s
64μ s
集中式刷新的优点：控制简单。 集中式刷新的缺点：在“死区”内CPU必须停止访存操作，
CPU利用率低。
2019/10/19
34
⑵ 分散式刷新
读/写 刷新 存取周期
读/写
刷新
读/写
刷新
读/写 刷新
系统周期
刷新间隔
分散式刷新的优点：没有“死区”，每一系统周期都可 进
按行刷新
例：16K的4116芯片，存储体排成128×128阵列，需要 刷新128行。每次由刷新地址计数器给出刷新的行地址， 每刷新一行，刷新地址计数器加1。
2019/10/19
33
3. 刷新方式 当主存需要刷新时，CPU不能访存，所以要尽可能让刷新 时间少占用CPU时间。 ⑴ 集中式刷新
读写操作
刷新
25
2. 存储器芯片举例 (1）TMS4116芯片
2019/10/19
26
2019/10/19
27
2019/10/19
28
TMS4116的刷新
• 当某个存储单元被选中进行读/写操作时，该单 元所在行的其余127个存储电路也将自动进行一 次读出再生操作，即完成一次刷新操作。
• TMS4116的刷新是按行进行的，每次只加行地址， 不加列地址，即可实现被选行上的所有存储电 路的刷新。即一次可以刷新128个存储单元电路。
衡量主存的性能指标主要有： 1．存储容量 2．速度 3. 存储器总线带宽 4．价格
2019/10/19
15
4.1.4 存储器系统的层次结构
容量、速度、价格三个指标是相互矛盾、相互制约的。 高速的存储器往往价格也高，因而容量也不可能很大。
为了较好地解决存储器容量、速度与价格之间的矛 盾，在现代计算机系统中，通常都是通过辅助软、硬件， 将不同容量、不同速度、不同价格的多种类型的存储器组 织成统一的整体。即构成存储器系统的多级层次结构。 存储器系统的多级层次结构通常是由三级存储器组成，即
行读/写操作。
分散式刷新的缺点：没有充分利用所允许的最大刷新间
隔(2ms)，且刷新过于频繁，降低了
系统的速度。
2019/10/19
35
⑶ 异步式刷新
读/写 15μ s
刷新
读/写
刷新
15.5μ s
2ms（128 行全部刷新一遍）
异步式刷新既充分利用2ms的最大刷新间隔，保 持存储系统的高速性，又大大缩短了主机的 “死区”，所以是一种最常用的刷新方式。
0000
0
1
2
3
0100
4
5
6
7
1000
8
9
10
11
1100
12
13
14
15
2019/10/19
11
主存的基本组成
2019/10/19
12
2. 主存与CPU的连接及主存的操作
主存储器用于存放CPU正在运行的程序和数据。主存与 CPU之间通过总线进行连接。
2019/10/19
来自百度文库
13
主存的操作过程
MAR：地址寄存器
储 器（Read-Only Memory，ROM）。它们各自又 有许多不同的类型。
2019/10/19
20
4.2.1 半导体存储器的分类
静态 RAM（SRAM）
RAM
动态 RAM（DRAM）
非易失性 RAM（NV-RAM）
2019/10/19
22
• 存储器芯片（存储器组件）
• 半导体存储器芯片一般有两种结构：字片式结 构和位片式结构
An－1～0 R/W CS
2019/10/19
… …
Dm－1～0 电源 地线
23
字片式结构的存储器芯片（64字×8位）
2019/10/19
24
位片式结构的存储器芯片（4K×1位）
2019/10/19
运行程序和数据时，将它们成批调入内存供CPU
使用。
2019/10/19
4
(3)高速缓冲存储器（Cache）
是一种介于主存与CPU之间用于解决CPU与 主存间速度匹配问题的高速小容量的存储器。 Cache用于存放CPU立即要运行或刚使用过的程序 和数据。
2019/10/19
5
2．按存取方式分类
(1) 随机存取存储器(RAM)
求，但不满足单元数的要求。需要4片16K×8位的芯片采用字扩充
方式来构成存储器。
64K×8位的存储器需要16位地址线A15～A0，而16K×8位的芯片的 片内地址线为14根，所以用16位地址线中的低14位A13～A0进行片 内寻址，高两位地址A15、A14用于选择芯片，即选片寻址。 设存储器从0000H开始连续编址，则四块芯片的地址分配：
② 将各芯片的数据线单独列出，分别接到数据总线的
对应位。
2019/10/19
39
例：用2114存储器芯片构成1K×8位的存储器。
2114为1K×4位的芯片，现存储器要求容量为1K×8位，单
元数满足，位数不满足，需要1K×8/1K×4＝2片 2114来
构成存储器。
1K×8位的存储器共需8根数据线D7～D0，两片2114各自的4 根数据线分别用于连接D7～D4和D3～D0。 2114本身具有10根地址线，称为片内地址线，与存储器要
t C u I
△u：电容两端的电压变化
I：泄露电流
C：存储电容
若C＝0.2pf，△u＝1V，I＝0.1nA
则泄漏时间为
t
0.2
1012
0.1
1 10-9
2ms
说明动态MOS元件每隔2ms必须刷新一次
△t就是刷新最大间隔，即刷新最大周期。
2019/10/19
32
2. 刷新方法
起，连接到地址、数据、控制总线的对应位上。 ② 由片选信号区分被选芯片。 片选信号：通常由高位地址经译码进行控制。 高位地址：存储器总地址减去芯片内部寻址的地址得到的地址。
2019/10/19
42
例：用16K×8位的存储器芯片构成64K×8位的存储器。
16K×8位的芯片，可以满足64K×8位的存储器数据位的要
• 计算机发展的重要问题之一，就是如何设计 容量大、速度快、价格低的存储器。
2019/10/19
3
4.1.1 存储器分类
1．按与CPU的连接和功能分类
(1)主存储器
CPU能够直接访问的存储器。用于存放当前 运行的程序和数据。简称内存或主存。
(2)辅助存储器
为解决主存容量不足而设置的存储器，用
于存放当前不参加运行的程序和数据。当需要
(2)半导体存储器
用半导体器件组成的存储器。根据工艺不 同，可分为双极型和MOS型。
2019/10/19
8
(3)光存储器 利用光学原理制成的存储器，它是通过能
量高度集中的激光束照在基体表面引起物理的 或化学的变化，记忆二进制信息。如光盘存储 器。
4. 按信息的可保存性分类
(1) 易失性存储器 (2) 非易失性存储器
求的10根地址线一致，所以只要将他们并接起来即可。
电路中CPU的读/写控制线（R/W）与2114的 WE 信号并接。
MREQ 为CPU的访存请求信号，作为2114的片选信号连接到
CS 上。
2019/10/19
40
2019/10/19
41
2．字扩展
当芯片单元中的的位数满足存储器位数的要求，但芯片的单元数不 满足存储器单元数要求时，需要进行字扩展。 字扩展：仅是单元数（字数）扩展，而位数不变。 采用字扩展时，芯片单元中的位数与存储器的数据位数是一致的。 字扩展的连接方式： ① 将所有芯片的地址线、数据线、读/写控制线均对应地并接在一
半导体存储器
掩模只读存储器（掩模 ROM）
一次可编程 ROM（PROM）
ROM
可擦除可编程 ROM（EPROM）
电可擦除可编程 ROM（E2PROM）
2019/10/19
闪烁可编程可擦除 ROM（flash memory EPROM）
21
4.2.2 随机存取存储器的结构及工作原理 1. 半导体存储器芯片的结构及实例
第四章 存储器系统
2019/10/19
1
本章学习内容
• 存储器的分类及主要技术指标 • 存储系统的层次结构 • 半导体存储器的工作原理 • 存储器与CPU的连接 • 辅助存储器的工作原理 • Cache的工作原理 • 并行存储系统
2019/10/19
2
4.1 存储器概述
• 存储器：计算机的存储部件，用于存放程序 和数据。
存放字符点阵图案的字符发生器等。
2019/10/19
6
(3) 顺序存取存储器(SAM)
存储器所存信息的排列、寻址和读写操作均是按顺 序进行的，并且存取时间与信息在存储器中的物理位置 有关。如磁带存储器，信息通常是以文件或数据块形式 按顺序存放，信息在载体上没有唯一对应的地址，完全 按顺序存放或读取。
当芯片的单元数满足存储器单元数的要求，但单元中的
位数不满足要求时，需要进行位扩展。
位扩展：只进行位数扩展（加大字长）。
采用位扩展时，芯片的单元数（字数）与存储器的单元
数是一致的。
位扩展的连接方式：
① 将所有存储器芯片的地址线、片选信号线和读/写控
制线均对应的并接在一起，连接到地址和控制总线的
对应位上。
2019/10/19
36
4.2.4 半导体存储器的组成
由于一块存储器芯片的容量总是有限的，因此一个 存储器总是由一定数量的存储器芯片构成。 要组成一个主存储器，需要考虑的问题： ① 如何选择芯片 根据存取速度、存储容量、电源 电压、功耗及成本
等 方面的要求进行芯片的选择。 ② 所需的芯片数量：
2019/10/19
MDR：数据寄存器
读操作（取操作）
写操作（存操作）
CPU
地址 AB （MAR）
读命令 CB （Read）
MEM
存储单 元内容
DB
（M）
MEM MEM MDR
2019/10/19
地址
AB
CPU （MAR）
MEM
写命令 CB （Write）
MEM
MEM
MDR
DB 存储单元 M
14
4.1.3 存储器的主要性能指标
2019/10/19
29
读出再生放大器电路
2019/10/19
30
4.2.3 动态存储器的刷新方式
刷新的间隔时间主要根据电容电荷泄放速度决定。
1.刷新最大周期（刷新最大间隔）
设存储电容为C，其两端电压为u，
电荷Q＝C•u，则泄漏电流为
I Q C u
t
t
2019/10/19
31
所以泄漏时间为
第一片地址范围为：0000H～3FFFH
第二片地址范围为：4000H～7FFFH
第三片地址范围为：8000H～BFFFH
第四片地址范围为：C000H～FFFFH
2019/10/19
43
A15A14 A13A12………A2A1A0
00 00000000000000 00 11111111111111 01 00000000000000 01 11111111111111 10 00000000000000 10 11111111111111 11 00000000000000 11 11111111111111
(4) 直接存取存储器（DAM）
介于RAM和SAM之间的存储器。也称半顺序存储器。 典型的DAM如磁盘，当进行信息存取时，先进行寻道， 属于随机方式，然后在磁道中寻找扇区，属于顺序方式。
2019/10/19
7
3．按存储介质分类
(1)磁存储器
采用磁性材料制成存储器。磁存储器是利 用磁性材料的的两个不同剩磁状态存放二进制代 码“0”和“1”。早期有磁芯存储器。现多为磁表 面存储器，如磁盘、磁带等。
2019/10/19
9
4.1.2 主存储器的组成和基本操作
1. 主存的基本组成
(1) 存储元件（存储元、存储位）
(2) 存储单元
(3) 存储体（存储阵列）
(4) 地址寄存器
(5) 地址译码与驱动电路
(6) 读写电路
(7) 数据寄存器
(8) 时序控制电路
2019/10/19
10
地址
00
01
10
11
37
•
例：用2114芯片组成32K×8位的存储器，所需 2114芯片数为：
③ 如何把许多芯片连接起来。
通常存储器芯片在单元数和位数方面都与实际存
储器要求有很大差距，所以需要在字方向和位方
向两个方面进行扩展。
主要进行三种信号线的连接：
地址信号线、数据信号线、控制信号线
2019/10/19
38
1．位扩展
存储器任何单元的内容均可按其地址随机地读取或 写入，且存取时间与单元的物理位置无关。RAM主要用 于组成主存。
(2) 只读存储器(ROM)
存储器任何单元的内容只能随机地读出而不能随便
写入和修改。ROM可以作为主存的一部分，用于存放不
变的程序和数据，与RAM分享相同的主存空间。ROM还可
以用作其它固定存储器，如存放微程序的控制存储器、
Cache —— 主存 —— 辅存
2019/10/19
16
CPU
寄存器
存储器层次结构
Cache 主存
硬盘
光盘
2019/10/19
磁带
辅助硬件 辅助软硬件
17
主存 —— 辅存层次 主要解决容量问题 Cache —— 主存层次 主要解决速度问题
2019/10/19
18
2019/10/19
19
4.2 半导体随机存储器
1936μ s 2000μ s
64μ s
集中式刷新的优点：控制简单。 集中式刷新的缺点：在“死区”内CPU必须停止访存操作，
CPU利用率低。
2019/10/19
34
⑵ 分散式刷新
读/写 刷新 存取周期
读/写
刷新
读/写
刷新
读/写 刷新
系统周期
刷新间隔
分散式刷新的优点：没有“死区”，每一系统周期都可 进
按行刷新
例：16K的4116芯片，存储体排成128×128阵列，需要 刷新128行。每次由刷新地址计数器给出刷新的行地址， 每刷新一行，刷新地址计数器加1。
2019/10/19
33
3. 刷新方式 当主存需要刷新时，CPU不能访存，所以要尽可能让刷新 时间少占用CPU时间。 ⑴ 集中式刷新
读写操作
刷新
25
2. 存储器芯片举例 (1）TMS4116芯片
2019/10/19
26
2019/10/19
27
2019/10/19
28
TMS4116的刷新
• 当某个存储单元被选中进行读/写操作时，该单 元所在行的其余127个存储电路也将自动进行一 次读出再生操作，即完成一次刷新操作。
• TMS4116的刷新是按行进行的，每次只加行地址， 不加列地址，即可实现被选行上的所有存储电 路的刷新。即一次可以刷新128个存储单元电路。
衡量主存的性能指标主要有： 1．存储容量 2．速度 3. 存储器总线带宽 4．价格
2019/10/19
15
4.1.4 存储器系统的层次结构
容量、速度、价格三个指标是相互矛盾、相互制约的。 高速的存储器往往价格也高，因而容量也不可能很大。
为了较好地解决存储器容量、速度与价格之间的矛 盾，在现代计算机系统中，通常都是通过辅助软、硬件， 将不同容量、不同速度、不同价格的多种类型的存储器组 织成统一的整体。即构成存储器系统的多级层次结构。 存储器系统的多级层次结构通常是由三级存储器组成，即
行读/写操作。
分散式刷新的缺点：没有充分利用所允许的最大刷新间
隔(2ms)，且刷新过于频繁，降低了
系统的速度。
2019/10/19
35
⑶ 异步式刷新
读/写 15μ s
刷新
读/写
刷新
15.5μ s
2ms（128 行全部刷新一遍）
异步式刷新既充分利用2ms的最大刷新间隔，保 持存储系统的高速性，又大大缩短了主机的 “死区”，所以是一种最常用的刷新方式。
0000
0
1
2
3
0100
4
5
6
7
1000
8
9
10
11
1100
12
13
14
15
2019/10/19
11
主存的基本组成
2019/10/19
12
2. 主存与CPU的连接及主存的操作
主存储器用于存放CPU正在运行的程序和数据。主存与 CPU之间通过总线进行连接。
2019/10/19
来自百度文库
13
主存的操作过程
MAR：地址寄存器