第四章 主存储器习题
计算机原理 第四章 存储系统 课堂笔记及练习题
计算机原理第四章存储系统课堂笔记及练习题主题：第四章存储系统学习时间：2016年10月24日--10月30日内容：一、学习要求这周我们将学习第四章存储系统的相关内容。
通过本章的学习要求了解主存储器的主要技术指标、理解存储器的层次结构及分类，加深对半导体随机读写器相关知识的理解。
二、主要内容（一）存储系统概述存储器是计算机系统中的记忆设备，用来存放程序和数据，是计算机系统的重要组成部分之一。
存储器有主存储器和辅助存储器之分，主存储器（简称主存）处于全机中心地位，直接与CPU交换信息；辅助存储器（简称辅存）或称为外存储器（简称外存）通常用来存放主存的副本和当前不在运行的程序和数据，在程序执行过程中，每条指令所需的数据及取下一条指令的操作都不能直接访问辅助存储器，需要通过主存储器与CPU交换信息。
（二）主存储器的主要技术指标主存储器的主要性能指标为主存容量、存储器存取时间和存储周期时间。
计算机可寻址的最小信息单位是一个存储字，一个存储字所包括的二进制位数称为字长。
主存储器的另一个重要的性能指标是存储器的速度，一般用存储器存取时间和存储周期来表示。
存储器存取时间(memory access time)又称存储器访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。
存储周期(memory cycle time)指连续启动两次独立的存储器操作(例如连续两次读操作)所需间隔的最小时间。
通常，存储周期略大于存取时间。
（三）存储器的层次结构对存储器的要求是“大容量、高速度、低成本”，但是在一个存储器中要求同时兼顾这三方面是困难的。
一般来讲，速度高的存储器，每位价格也高，因此容量不能太大。
主存-辅存层次，满足了存储器的大容量和低成本需求。
cache-主存层次，解决了速度与成本之间的矛盾。
现代大多数计算机同时采用主存-辅存和cache-主存这两种存储层次，构成cache-主存-辅存三级存储层次，如下图所示。
CPU能直接访问的存储器称为内存储器，包括cache和主存储器。
(完整word版)第四章存储器习题
第四章存储器一、填空题1. 计算机中的存储器是用来存放的,随机访问存储器的访问速度与无关.√2。
主存储器的性能指标主要是、存储周期和存储器带宽。
√3。
存储器中用来区分不同的存储单元，1GB= KB。
√4。
半导体存储器分为、、只读存储器(ROM)和相联存储器等。
√5. 地址译码分为方式和方式.√6。
双译码方式采用个地址译码器，分别产生和信号。
√7。
若RAM芯片内有1024个单元，用单译码方式，地址译码器将有条输出线；用双译码方式,地址译码器有条输出线。
√8. 静态存储单元是由晶体管构成的，保证记忆单元始终处于稳定状态，存储的信息不需要。
√9. 存储器芯片并联的目的是为了 ,串联的目的是为了。
10. 计算机的主存容量与有关，其容量为。
11。
要组成容量为4M×8位的存储器,需要片4M×1位的存储器芯片并联，或者需要片1M×8位的存储器芯片串联。
12. 内存储器容量为6K时，若首地址为00000H,那么末地址的十六进制表示是。
13 主存储器一般采用存储器件，它与外存比较存取速度、成本。
14 三级存储器系统是指这三级、、。
15 表示存储器容量时KB= ,MB= ;表示硬盘容量时,KB= ，MB= 。
16一个512KB的存储器，其地址线和数据线的总和是。
17 只读存储器ROM可分为、、和四种.18 SRAM是；DRAM是；ROM是；EPROM是。
19半导体SRAM靠存储信息，半导体DRAM则是靠存储信息。
20半导体动态RAM和静态RAM的主要区别是。
21MOS半导体存储器可分为、两种类型，其中需要刷新。
22 广泛使用的和都是半导体③存储器。
前者的速度比后者快，但不如后者高，它们的共同缺点是断电后保存信息.23 EPROM属于的可编程ROM，擦除时一般使用，写入时使用高压脉冲.24 单管动态MOS型半导体存储单元是由一个和一个构成的。
25 动态半导体存储器的刷新一般有、和三种方式。
计算机组成原理第四章课后习题及答案_唐朔飞(完整版)
第4章存储器1、解释概念:主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
答:主存:主存储器,用于存放正在执行得程序与数据。
CPU可以直接进行随机读写,访问速度较高。
辅存:辅助存储器,用于存放当前暂不执行得程序与数据,以及一些需要永久保存得信息。
Cache:高速缓冲存储器,介于CPU与主存之间,用于解决CPU与主存之间速度不匹配问题。
RAM:半导体随机存取存储器,主要用作计算机中得主存。
SRAM:静态半导体随机存取存储器。
DRAM:动态半导体随机存取存储器。
ROM:掩膜式半导体只读存储器。
由芯片制造商在制造时写入内容,以后只能读出而不能写入。
PROM:可编程只读存储器,由用户根据需要确定写入内容,只能写入一次。
EPROM:紫外线擦写可编程只读存储器。
需要修改内容时,现将其全部内容擦除,然后再编程。
擦除依靠紫外线使浮动栅极上得电荷泄露而实现。
EEPROM:电擦写可编程只读存储器。
CDROM:只读型光盘。
Flash Memory:闪速存储器。
或称快擦型存储器。
2、计算机中哪些部件可以用于存储信息？按速度、容量与价格/位排序说明。
答:计算机中寄存器、Cache、主存、硬盘可以用于存储信息。
按速度由高至低排序为:寄存器、Cache、主存、硬盘;按容量由小至大排序为:寄存器、Cache、主存、硬盘;按价格/位由高至低排序为:寄存器、Cache、主存、硬盘。
3、存储器得层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答:存储器得层次结构主要体现在Cache主存与主存辅存这两个存储层次上。
Cache主存层次在存储系统中主要对CPU访存起加速作用,即从整体运行得效果分析,CPU访存速度加快,接近于Cache得速度,而寻址空间与位价却接近于主存。
主存辅存层次在存储系统中主要起扩容作用,即从程序员得角度瞧,她所使用得存储器其容量与位价接近于辅存,而速度接近于主存。
第四章存储器习题
第四章存储器一、填空题1. 计算机中的存储器是用来存放的，随机访问存储器的访问速度与无关。
√2. 主存储器的性能指标主要是、存储周期和存储器带宽。
√3. 存储器中用来区分不同的存储单元，1GB= KB。
√4. 半导体存储器分为、、只读存储器（ROM）和相联存储器等。
√5. 地址译码分为方式和方式。
√6. 双译码方式采用个地址译码器，分别产生和信号。
√7. 若RAM芯片内有1024个单元，用单译码方式，地址译码器将有条输出线；用双译码方式，地址译码器有条输出线。
√8. 静态存储单元是由晶体管构成的，保证记忆单元始终处于稳定状态，存储的信息不需要。
√9. 存储器芯片并联的目的是为了，串联的目的是为了。
10. 计算机的主存容量与有关，其容量为。
11. 要组成容量为4M×8位的存储器，需要片4M×1位的存储器芯片并联，或者需要片1M×8位的存储器芯片串联。
12. 内存储器容量为6K时，若首地址为00000H，那么末地址的十六进制表示是。
13 主存储器一般采用存储器件，它与外存比较存取速度、成本。
14 三级存储器系统是指这三级、、。
15 表示存储器容量时KB= ，MB= ；表示硬盘容量时，KB= ，MB= 。
16一个512KB的存储器，其地址线和数据线的总和是。
17 只读存储器ROM可分为、、和四种。
18 SRAM是；DRAM是；ROM是；EPROM是。
19半导体SRAM靠存储信息，半导体DRAM则是靠存储信息。
20半导体动态RAM和静态RAM的主要区别是。
21MOS半导体存储器可分为、两种类型，其中需要刷新。
22 广泛使用的和都是半导体③存储器。
前者的速度比后者快，但不如后者高，它们的共同缺点是断电后保存信息。
23 EPROM属于的可编程ROM，擦除时一般使用，写入时使用高压脉冲。
24 单管动态MOS型半导体存储单元是由一个和一个构成的。
25 动态半导体存储器的刷新一般有、和三种方式。
计算机组织与系统结构第四章习题答案
第 4 章 习 题 答 案3. 已知某机主存空间大小为64KB ，按字节编址。
要求： （1）若用1K×4位的SRAM 芯片构成该主存储器，需要多少个芯片？ （2）主存地址共多少位？几位用于选片？几位用于片内选址？ （3）画出该存储器的逻辑框图。
参考答案： （1）64KB / 1K×4位 = 64×2 = 128片。
（2）因为是按字节编址，所以主存地址共16位，6位选片，10位片内选址。
（3）显然，位方向上扩展了2倍，字方向扩展了64倍。
下图中片选信号CS 为高电平有效。
A 15A 10A 9A 0D 0D 7……WE…4. 用64K×1位的DRAM 芯片构成256K×8位的存储器。
要求：（1） 计算所需芯片数，并画出该存储器的逻辑框图。
（2） 若采用异步刷新方式，每单元刷新间隔不超过2ms ，则产生刷新信号的间隔是多少时间？若采用集中刷新方式，则存储器刷新一遍最少用多少读写周期？ 参考答案：（1）256KB / 64K×1位 = 4×8 = 32片。
存储器逻辑框图见下页（图中片选信号CS 为高电平有效）。
（2）因为每个单元的刷新间隔为2ms ，所以，采用异步刷新时，在2ms 内每行必须被刷新一次，且仅被刷新一次。
因为DRAM 芯片存储阵列为64K=256×256，所以一共有256行。
因此，存储器控制器必须每隔2ms/256=7.8µs 产生一次刷新信号。
采用集中刷新方式时，整个存储器刷新一遍需要256个存储（读写）周期，在这个过程中，存储器不能进行读写操作。
A 17A 16A 15A 0D 0D 7………5. 用8K×8位的EPROM 芯片组成32K×16位的只读存储器，试问：（1）数据寄存器最少应有多少位？ （2） 地址寄存器最少应有多少位？ （3） 共需多少个EPROM 芯片？ （4） 画出该只读存储器的逻辑框图。
计算机组成原理第四章课后习题及答案_唐朔飞(完整版)
第4章存储器1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
答：主存：主存储器，用于存放正在执行的程序和数据。
CPU可以直接进行随机读写，访问速度较高。
辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。
Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。
RAM：半导体随机存取存储器，主要用作计算机中的主存。
SRAM：静态半导体随机存取存储器。
DRAM：动态半导体随机存取存储器。
ROM：掩膜式半导体只读存储器。
由芯片制造商在制造时写入内容，以后只能读出而不能写入。
PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。
EPROM：紫外线擦写可编程只读存储器。
需要修改内容时，现将其全部内容擦除，然后再编程。
擦除依靠紫外线使浮动栅极上的电荷泄露而实现。
EEPROM：电擦写可编程只读存储器。
CDROM：只读型光盘。
Flash Memory：闪速存储器。
或称快擦型存储器。
2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。
答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。
按速度由高至低排序为：寄存器、Cache、主存、硬盘；按容量由小至大排序为：寄存器、Cache、主存、硬盘；按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。
3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
第4章 存储器管理_习题
第4章存储器管理4.4自测题4.4.1基本题一．判断题(正确的在括号中记√,错误的记×)1.为了减少内部碎片,页应偏小为好。
( )2.为了减少缺页中断率,页应该小一些。
( )3.为提高对换空间的利用率,一般对其使用离散的分配方式。
( )4.用户程序中出错处理部分不必常驻内存。
( )5.使用预分页的原因是每个进程在最初运行时需要一定数量的页面。
( )6.可变分区法可以比较有效地消除外部碎片,但不能消除内部碎片。
（）7.分页存储管理方案易于实现用户使用内存空间的动态扩充。
( )8.LRU页面调度算法总是选择在主存驻留时间最长的页面被淘汰。
( )9.最佳适应算法比首次适应算法具有更好的内存利用率。
( )10.请求分段存储管理中,分段的尺寸要受主存空间的限制。
( )二．单项选择题，在每小题的四个备选答案中选出一个正确答案，并将其代码写在题干后面的括号内。
不选、错选或多选者该题无分。
1.在可变式分区管理中,最佳适应算法是将空白区在空白区表中按______次序排列。
A.地址递增B.地址递减C.容量递增D.容量递减2.动态重定位技术依赖于_______.A.重定位装入程序B.重定位寄存器C.地址机构D.目标程序3.请求分页存储管理方案的主要特点是__________。
A.不要求将作业装入内存B.不要求将作业全部装入内存C.不要求使用联想存储器D.不要求缺页中断的处理4.在存储管理方案中,___________可与覆盖技术配合。
A.页式管理B.段式管理C.段页式管理D.可变分区管理5.一个计算机系统虚存的最大容量是由__________决定的。
A.主存的容量B.辅存的容量C.主存容量+辅存容量D.计算机的地址机构6.在存储管理中,采用覆盖与交换技术的目的是_________。
A.节省主存空间B.物理上扩充主存容量C.提高CPU效率D.实现主存共享7.在可变式分区分配方案中,只需要进行一次比较就可以判定是否满足作业对主存空间要求的是______。
第4章 存储器管理_习题
第4章存储器管理4.4自测题4.4.1基本题一．判断题(正确的在括号中记√,错误的记×)1.为了减少内部碎片,页应偏小为好。
( )2.为了减少缺页中断率,页应该小一些。
( )3.为提高对换空间的利用率,一般对其使用离散的分配方式。
( )4.用户程序中出错处理部分不必常驻内存。
( )5.使用预分页的原因是每个进程在最初运行时需要一定数量的页面。
( )6.可变分区法可以比较有效地消除外部碎片,但不能消除内部碎片。
（）7.分页存储管理方案易于实现用户使用内存空间的动态扩充。
( )8.LRU页面调度算法总是选择在主存驻留时间最长的页面被淘汰。
( )9.最佳适应算法比首次适应算法具有更好的内存利用率。
( )10.请求分段存储管理中,分段的尺寸要受主存空间的限制。
( )二．单项选择题，在每小题的四个备选答案中选出一个正确答案，并将其代码写在题干后面的括号内。
不选、错选或多选者该题无分。
1.在可变式分区管理中,最佳适应算法是将空白区在空白区表中按______次序排列。
A.地址递增B.地址递减C.容量递增D.容量递减2.动态重定位技术依赖于_______.A.重定位装入程序B.重定位寄存器C.地址机构D.目标程序3.请求分页存储管理方案的主要特点是__________。
A.不要求将作业装入内存B.不要求将作业全部装入内存C.不要求使用联想存储器D.不要求缺页中断的处理4.在存储管理方案中,___________可与覆盖技术配合。
A.页式管理B.段式管理C.段页式管理D.可变分区管理5.一个计算机系统虚存的最大容量是由__________决定的。
A.主存的容量B.辅存的容量C.主存容量+辅存容量D.计算机的地址机构6.在存储管理中,采用覆盖与交换技术的目的是_________。
A.节省主存空间B.物理上扩充主存容量C.提高CPU效率D.实现主存共享7.在可变式分区分配方案中,只需要进行一次比较就可以判定是否满足作业对主存空间要求的是______。
计算机组成原理第四章课后习题及答案唐朔飞完整版
第4章存储器1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
答：主存：主存储器，用于存放正在执行的程序和数据。
CPU可以直接进行随机读写，访问速度较高。
辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。
Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。
RAM：半导体随机存取存储器，主要用作计算机中的主存。
SRAM：静态半导体随机存取存储器。
DRAM：动态半导体随机存取存储器。
ROM：掩膜式半导体只读存储器。
由芯片制造商在制造时写入内容，以后只能读出而不能写入。
PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。
EPROM：紫外线擦写可编程只读存储器。
需要修改内容时，现将其全部内容擦除，然后再编程。
擦除依靠紫外线使浮动栅极上的电荷泄露而实现。
EEPROM：电擦写可编程只读存储器。
CDROM：只读型光盘。
Flash Memory：闪速存储器。
或称快擦型存储器。
2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。
答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。
按速度由高至低排序为：寄存器、Cache、主存、硬盘；按容量由小至大排序为：寄存器、Cache、主存、硬盘；按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。
3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
操作系统课后习题答案第四章存储器管理习题
第四章存储器管理1．在存储管理中，采用覆盖和交换技术的目的是A．节省内存空间B．物理上扩充内存容量C．提高CPU效率D．实现内存共享2．采用不会产生内部碎片A．分页式存储管理B．分段式存储管理C．固定分区式存储管理D．段页式存储管理3．某虚拟存储器系统采用页式内存管理，使用LRU页面替换算法，考虑下面的页面地址访问流：1，8，1，7，8，2，7，2，1，8，3，8，2，1，3，1，7，1，3 假定内存容量为4个页面，开始时是空的，则缺页中断的次数A．4 B．5 C．6 D．74．最佳适应算法的空闲块链表是A．按大小递减顺序连在一起B．按大小递增顺序连在一起C．按地址由小到大排列D．按地址由大到小排列5．在可变分区存储管理中的紧凑技术可以A．集中空闲区B．增加内存容量C．缩短访问周期D．加速地址转换6．在固定分区分配中，每个分区的大小是A．相同B．随作业长度变化C．可以不同但预先固定D．可以不同但根据作业长度固定7．实现虚拟存储管理的目的是A．实现存储保护B．实现程序浮动C．扩充辅存容量D．扩充内存容量8．采用分段存储管理的系统中，若地址是24位表示，其中8位表示段号，则允许每段的最大长度是A．224B．216C．28 D．232 9．把作业地址空间使用的逻辑地址变成内存的物理地址称为A．加载B．重定位C．物理化D．逻辑化10．在段页式存储管理系统中，内存等分成程序按逻辑模块划分成若干A．块B．基址C．分区D．段E．页号F．段长11．虚拟存储管理系统的基础是程序的理论A．局部性B．全局性C．动态性D．虚拟性12．以下存储管理方式中，不适用于多道程序设计系统的是A．单用户连续分配B．固定式分区分配C．可变式分区分配D．页式存储管理13．在可变分区分配方案中，某一道作业完成后，系统收回其在内存空间并与相邻空闲区合并，为此需修改空闲区表，造成空闲区数减1的情况是A．无上邻空闲区也无下邻空闲区B．有上邻空闲区但无下邻空闲区C．无上邻空闲区但有下邻空闲区D．有上邻空闲区也有下邻空闲区14．在一个分页存储管理系统中，页表的内容如表5.4所示，若页面的大小为4K，则地址转换机构将逻辑地址0转换成物理地址为A．8192 B．4096 C．2048 D．102415．如果一个程序为多个进程所共享，那么该程序的代码在执行过程中不能被修改，即程序应该是A．可置换码B．可重入码C．可改变码D．可再现码17. 在分区分配算法中，首次适应算法倾向于优先利用内存中的部分的空闲分区，从而保留了部分的大空闲区18. 设有一页式存储管理系统，向用户提供的逻辑地址空间最大为16页，每页2048字节，内存总共有8个存储块，请问逻辑地址至少应为多少位？内存空间有多大？19．在一个请求分页系统中，假定系统分配给一个作业的物理块数为3，并且此作业的页面走向为2、3、2、1、5、2、4、5、3、2、5、2.试用FIFO和LRU两种算法分别计算出程序访问过程中所发生的缺页次数。
第四章主存储器习题(可编辑修改word版)
第四章主存储器习题一、选择题：将正确的答案序号填在横线上1.存储器是计算机系统的记忆设备，它主要用来存放。
A.数据B．程序C．微程序D．程序和数据2.若存储器的存储周期250ns，每次读出16 位，则该存储器的数据传送率为_ _。
A. 4×106B/秒B．4MB/秒C．8×106B/秒D．8Mb/ 秒3．按字节编址的存储器中，每个编址单元中存放信息。
A.1位B．8 位C．16 位D．64 位4．和外存储器相比，内存储器的特点是。
A. 容量大、速度快、成本低B．容量大、速度慢、成本高C．容量小、速度快、成本高D．容量小、速度快、成本低5．下列存储器中，属于非易失性存储器的是。
A．RAM B．静态存储器 C．动态存储器D．ROM6．下列部件中存取速度最快的是。
A.寄存器B．Cache C．内存D．外存7.EPROM 是指。
A.读写存储器B．紫外线擦除可编程只读存储器C．闪速存储器D．电擦除可编程只读存储器8.若某单片机的系统程序不允许用户在执行时改变，则可以选用作为存储芯片。
A．SRAM B． Cache C． EEPROM D．辅助存储器9.存储周期是指。
A．存储器的读出时间B.存储器进行连续写操作所允许的最短时间间隔C．存储器的写入时间D．存储器进行连续读或写操作所允许的最短时间间隔10.设某静态RAM 芯片容量为8K×8位，若由它组成32K×8的存储器，所用的芯片数及这种芯片的片内地址线的数目分别是_。
A．4 片，13 根B．4 片，12 根C．6 片，11 根D．4 片，16 根11.若SRAM 中有 4K 个存储单元，采用双译码方式时要求译码输出线为_ _根。
A. 4096 B．64 C．128 D．102412.半导体静态存储器SRAM 能够存储信息是。
A．依靠双稳态电路B．依靠定时刷新C.依靠读后再生D．信息不再变化13．Cache 是指。
A．高速缓冲存储器 B. 主存C．ROM D. 外部存储器14.磁盘按盘片的组成材料分为软盘和。
存储器作业参考答案
第四章存储器作业一、选择题1.和外存相比，内存的特点是（）A. 容量小、速度快、成本高B. 容量小、速度快、成本低C. 容量大、速度快、成本高D. 容量大、速度快、成本低2.某EPROM芯片上有19条地址线A0~A18，它的容量为（）。
A．128K B．256K C．512K D．1024K3. 下面列出的四种存储器中，易失性存储器是（）A．RAM B．ROM C．PROM D．CD-ROM4. 主存储器的性能指标主要有主存容量、存取速度、可靠性和（）A. 存储器存取时间B. 存储周期时间C. 存储器产品质量D. 性能/价格比5. 用一片EPROM芯片构成系统内存，其地址范围为F0000H～F0FFFH，无地址重叠，该内存的存储容量为（）A．2KB B．4KB C．8KB D．16KB6. 计算机中地址的概念是内存储器各存储单元的编号，现有一个32KB的存储器，用十六进制对它的地址进行编码，则编号可从0000H到（）H。
A．32767 B．7FFF C．8000 D．8EEE7. 若存储器中有1K个存储单元，采用单译码方式时需要译码输出线数为（）A．1024 B．10 C．32 D．648. 内存储器与中央处理器（）A．可以直接交换信息B．不可以直接交换信息C．不可以交换信息D．可以间接交换信息9. 某存储器容量为32K×16位，则（）A．地址线为16根，数据线为32根B．地址线为32根，数据线为16根C．地址线为15根，数据线为16根D．地址线为15根，数据线为32根10. 下列存储器中哪一种存取速度最快（）A．SRAM B．DRAM C．EPROM D．磁盘11. 存取周期是指（）A．存储器的读出时间B．存储器的写入时间C．存储器进行连续读和写操作所允许的最短时间间隔D．存储器进行连续写操作所允许的最短时间间隔12. 若存储器中有1K个存储单元，采用双译码方式时需要译码输出线数为（）A．1024 B．10 C．32 D．6413. 有一静态RAM芯片的地址线为A0～A10，数据线为D0～D3，则该存储器芯片的存储容量为（）A．1KB B．2KB C．1K×4位D．2K×4位14.计算机的内存可采用（）A. ROM和RAMB. RAMC. ROMD. 磁盘15.内存地址从40000H到BBFFFH共有（）A．1024KB B．4096KB C．496KB D．448KB16.擦除EPROM是用（）A．+5V电压B．+15V电压C．+21V电压D．紫外光照射17. 需要定时刷新的存储器是（）。
第四章存储器习题
第四章 存储器一、 填空题1. 计算机中的存储器是用来存放 的，随机访问存储器的访问速度与 无关。
√2. 主存储器的性能指标主要是 、 存储周期和存储器带宽。
√3. 存储器中用 来区分不同的存储单元，1GB= KB 。
√4. 半导体存储器分为 、 、只读存储器（ROM ）和相联存储器等。
√5. 地址译码分为 方式和 方式。
√6. 双译码方式采用 个地址译码器，分别产生 和 信号。
√7. 若RAM 芯片内有1024个单元，用单译码方式，地址译码器将有 条输出线；用双译码方式，地址译码器有 条输出线。
√8. 静态存储单元是由晶体管构成的 ，保证记忆单元始终处于稳定状态，存储的信息不需要 。
√9. 存储器芯片并联的目的是为了 ，串联的目的是为了 。
10. 计算机的主存容量与 有关，其容量为 。
11. 要组成容量为4M×8位的存储器，需要 片4M×1位的存储器芯片并联，或者需要 片1M×8位的存储器芯片串联。
12. 内存储器容量为6K 时，若首地址为00000H ，那么末地址的十六进制表示是。
13 主存储器一般采用 存储器件，它与外存比较存取速度 、成本 。
14 三级存储器系统是指 这三级 、 、 。
15 表示存储器容量时KB= ，MB= ；表示硬盘容量时，KB= ，MB=。
16一个512KB 的存储器，其地址线和数据线的总和是 。
17 只读存储器ROM 可分为 、 、 和 四种。
18 SRAM 是 ；DRAM 是 ；ROM 是 ；EPROM 是 。
19半导体SRAM 靠 存储信息，半导体DRAM 则是靠 存储信息。
20半导体动态RAM 和静态RAM 的主要区别是 。
21MOS 半导体存储器可分为 、 两种类型，其中 需要刷新。
22 广泛使用的 和 都是半导体 ③ 存储器。
前者的速度比后者快，但不如后者高，它们的共同缺点是断电后 保存信息。
23 EPROM 属于 的可编程ROM ，擦除时一般使用 ，写入时使用高压脉冲。
计算机操作系统第四章习题讲解与讨论
内存管理基础
• 碎片现象的存在使得（） A、内存空间利用率降低 B、内存空间利用率提高 C、内存空间利用率得以改善 D、内存空间利用率不影响 • 以下解决主存碎片问题较好的存储管理方式是（） A、可变式分区 B、分页管理 C、分段管理 D、单一连续管理 • （）存储管理支持多道程序设计，算法简单，但碎片较多 A、段式 B、页式 C、固定分区 D、段页式
第四章 存储器管理
内存管理基础
• 对主存储器的访问，是（） A、以块（页）或段为单位 B、以字节或字为单位 C、随存储器的管理方案不同而异 D、以用户的逻辑记录为单位 • 把作业空间中使用的逻辑地址变为物理地址称为（） A、加载 B、重定位 C、物理化 D、逻辑化 • 经过（），目标程序可以不经过任何改动而装入物理内存 单元 A、静态重定位 B、动态重定位 C、编译或汇编 D、存储扩充
虚拟内存管理
• 以下存储管理技术中，支持虚拟存储器的技术是（） A、动态分区法 B、可重定位分区法 C、请求分页技术 D、对换技术 • 在请求分页系统中，（）没有优先考虑最近使用过的页面 A、最佳置换算法 B、最近最久未使用算法 C、先进先出算法 D、时钟置换算法 • 以下置换算法中，（）可能会产生Belady现象 A、最佳置换算法 B、最近最久未使用算法 C、先进先出算法 D、时钟置换算法
内存管理基础
• 在存储器中采用交换与覆盖，目的是（） A、从物理上扩充内存 B、实现主存共享 C、节省存储空间 D、提高内存的利用率 • 在以下存储管理方式中，（）可以采用覆盖技术 A、单一连续分区存储管理 B、可变分区存储管理 C、段式存储管理 D、段页式存储管理 • 分区分配内存管理方式的主要保护措施是（） A、界地址保护 B、程序代码保护 C、数据保护 D、栈保护
计算机组成原理第四章课后习题和答案解析[完整版]
![计算机组成原理第四章课后习题和答案解析[完整版]](https://img.taocdn.com/s3/m/08bc56dd551810a6f52486ec.png)
第4章存储器1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
答：主存：主存储器，用于存放正在执行的程序和数据。
CPU可以直接进行随机读写，访问速度较高。
辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。
Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。
RAM：半导体随机存取存储器，主要用作计算机中的主存。
SRAM：静态半导体随机存取存储器。
DRAM：动态半导体随机存取存储器。
ROM：掩膜式半导体只读存储器。
由芯片制造商在制造时写入内容，以后只能读出而不能写入。
PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。
EPROM：紫外线擦写可编程只读存储器。
需要修改内容时，现将其全部内容擦除，然后再编程。
擦除依靠紫外线使浮动栅极上的电荷泄露而实现。
EEPROM：电擦写可编程只读存储器。
CDROM：只读型光盘。
Flash Memory：闪速存储器。
或称快擦型存储器。
2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。
答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。
按速度由高至低排序为：寄存器、Cache、主存、硬盘；按容量由小至大排序为：寄存器、Cache、主存、硬盘；按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。
3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
第4章 主存储器习题
第4章主存储器一、选择题（每题3.5分）1．动态半导体存储器的特点是（）A．在工作中存储器内容会产生变化B．每次读出后，需要根据原存内容重新写入一遍C．每隔一定时间，需要根据原存内容重新写入一遍D．在工作中需要动态地改变访存地址【答案】C2.某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为______。
A 64，16B 16，64C 64，8D 16，16 。
【答案】D3.交叉存贮器实质上是一种______存贮器，它能_____执行______独立的读写操作。
A 模块式，并行，多个B 模块式串行，多个C 整体式，并行，一个D 整体式，串行，多个【答案】A4. EPROM是指______。
A. 读写存储器B. 只读存储器C. 可编程的只读存储器D. 光擦除可编程的只读存储器【答案】D5.存储器是计算机系统的记忆设备，主要用于______。
A.存放程序B.存放软件C.存放微程序D.存放程序和数据【答案】D6. 外存储器与内存储器相比，外存储器______。
A.速度快，容量大，成本高B.速度慢，容量大，成本低C.速度快，容量小，成本高D.速度慢，容量大，成本高【答案】B7. 一个256K×8的存储器，其地址线和数据线总和为______。
A.16B.18C.26D.20【答案】C8.某存储器芯片的存储容量为8K×12位，则它的地址线为____。
A.11B.12C.13D.14 【答案】C9. 某一SRAM芯片，其容量为512×8位，考虑电源端和接地端，该芯片引出线的最小数目应为______。
A.23B.25C.50D.19【答案】D10.存储器是计算机系统的记忆设备，它主要用来（）。
A.存放数据B.存放程序C.存放数据和程序D.存放微程序【答案】C11.内存若为16MB，则表示容量为（）KB。
A.16B.16384C.1024D.16000【答案】B12.下列说法正确的是（）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第四章主存储器习题一、选择题：将正确的答案序号填在横线上1．存储器是计算机系统的记忆设备，它主要用来存放 _____。
A．数据 B．程序 C．微程序 D．程序和数据2．若存储器的存储周期250ns，每次读出16位，则该存储器的数据传送率为 _ _。
A. 4×106B/秒 B．4MB/秒C．8×106B/秒D．8Mb/秒3．按字节编址的存储器中，每个编址单元中存放______信息。
A．1位 B．8位 C．16位 D．64位4．和外存储器相比，内存储器的特点是_____。
A. 容量大、速度快、成本低 B．容量大、速度慢、成本高C．容量小、速度快、成本高 D．容量小、速度快、成本低5．下列存储器中，属于非易失性存储器的是______。
A．RAM B．静态存储器 C．动态存储器 D．ROM6．下列部件中存取速度最快的是______。
A．寄存器B．Cache C．内存D．外存7. EPROM是指______。
A.读写存储器B．紫外线擦除可编程只读存储器C．闪速存储器 D．电擦除可编程只读存储器8．若某单片机的系统程序不允许用户在执行时改变，则可以选用作为存储芯片。
A．SRAM B． Cache C． EEPROM D．辅助存储器9．存储周期是指______。
A．存储器的读出时间B．存储器进行连续写操作所允许的最短时间间隔C．存储器的写入时间D．存储器进行连续读或写操作所允许的最短时间间隔10.设某静态RAM 芯片容量为8K×8位，若由它组成32K×8的存储器，所用的芯片数及这种芯片的片内地址线的数目分别是_ ___。
A．4片，13根 B．4片，12根C．6片，11根 D．4片，16根11．若SRAM中有 4K个存储单元，采用双译码方式时要求译码输出线为_ _根。
A. 4096 B．64 C．128 D．102412.半导体静态存储器SRAM能够存储信息是______。
A．依靠双稳态电路 B．依靠定时刷新C．依靠读后再生 D．信息不再变化13．Cache 是指。
A．高速缓冲存储器 B. 主存C．ROM D. 外部存储器14．磁盘按盘片的组成材料分为软盘和。
A．磁带 B. 硬盘C．磁鼓 D. 磁泡15．磁表面存储器是以作为记录信息的载体。
A．塑料介质 B. 磁介质C．材料 D. 磁头16．对磁盘上存储的信息的访问是通过它所在磁道号和实现的。
A．扇型区域 B. 扇区号C．柱面号 D. 标记17．内存若为16MB，则表示其容量为___ ___KB.A．16 B．1024C．16000 D．1638418．若CPU的地址线为25根，则能够直接访问的存储器的最大寻址空间是___ ___。
A．1M B．5MC．16M D．32M19．CPU可以直接访问的存储器是___ ___。
A．磁带B．磁盘C．主存储器D．外存20．某RAM芯片，其存储容量为1024×16位，该芯片的地址线和数据线数目分别为__ _。
A.10，16B.20，18C.18，20D.19, 2121．计算机的存储器系统是指___ ___。
A.RAMB.主存储器C.ROMD.Cache、主存储器和外存储器22．若存储体中有1K个存储单元，采用双译码方式时要求译码输出线为___ __A.64B.32C.560D.923．某计算机字长32位，存储容量为1MB，若按字编址，它的寻址范围是_ ___A.0～512KB.0～256KC.0～256KWD.0～1K24.内存储器容量为256KB时，若首地址为00000H，那么地址的末地址的十六进制表示是___ ____A.2FFFFHB.4FFFFHC.1FFFFHD.3FFFFH25．RAM芯片串联时可以__ ____A．提高存储器的速度 B．降低存储器的价格C．增加存储单元的数量 D．增加存储器的字长26．与动态MOS存储器相比，双极性半导体存储器的特点是___ __A．速度快，功耗大 B．集成度高C．速度慢 D．容量大27．下列元件中存取速度最快的是__ ___A．寄存器 B．内存C．外存 D．cache28．对于没有外存储器的计算机来说，监控程序可以存放在__ ___A．CPU B．RAMC．ROM D．RAM和ROM29．评价磁记录方式的基本要素一般有___ ___、同步能力、可靠性。
A．密度 B．记录方式C．控制方式 D．记录密度30．某一SRAM芯片，其容量为512×8位，除电源线、接地线和刷新线外，该芯片的最小引脚数目应为___ ___。
A．24 B．26C．50 D．1931．计算机的主存容量与地址总线的__ ____有关，其容量为__ __。
A．根数，2地址根树B．频率，2地址根树C．速度，2G D．电压，1024KB32．三级存储器系统是指___ ___这三级。
A．高缓、外存、内存B．高缓、外存、EPROMC．外存、内存、串口D．高缓、内存、EPROM33．在大量数据传送中常用且有效的检验方法是__ ___。
A．奇偶校验法 B．海明码校验C．判别校验 D．CRC校验34.组成2M×8bit的内存，可以使用___ ___进行并联。
A．2M×16bit B．4×8bitC．2M×4bit D．4×16bit35．某计算机字长32位，存储容量8MB，若按双字编址，它的寻址范围是。
A．0～1M B. 0～2MC．0～624K D. 0～720K36．某计算机字长16位，存储容量2MB，若按半字编址，它的寻址范围是。
A．0～6M B. 0～2MC．0～1M D. 0～10M二、填空题1. 存储器的作用是。
2．对存储器可进行的基本操作有两个: 和。
3．如果任何存储单元的内容都能被随机访问，且访问时间和存储单元的物理位置无关，这种存储器称为。
4．内存是计算机主机的一个组成部分，它用来存放程序和数据。
5．在断电后信息即消失的存储器称为的存储器。
属于非永久性存储器。
6．由是一种常见的三级存储系统结构。
7．中的信息不能被CPU直接访问。
8．外存用于存储的信息。
9．MOS型半导体随机存储器可分为和两种，后者在使用过程中每2ms内要刷新一次。
10．只读存储器ROM的特点是。
11．只读存储器主要用来存放一些不需要。
12．按照制造工艺的不同，可将ROM分为三类：、、。
13．MROM中的内容由。
14．PROM中的内容一旦写入，就无法改变了，属于。
15.主存与辅存的区别主要是。
16．双极型半导体工作速度比MOS型半导体快，因此就是由双极型半导体构成。
17．计算机内存储器可以采用。
18．常用的刷新控制方式有：集、和三种。
19．一个16K×32位的存储器,地址线和数据线的总和是。
20．一个512KB的存储器,地址线和数据线的总和是。
21．一个16K×16位的存储器,地址线和数据线的总和是。
22．某计算机字长是16位它的存储容量是64KB,按字编址,该机的寻址范围是。
23．某计算机字长是64位它的存储容量是1MB,按字编址, 该机的寻址范围是。
24．某计算机字长是32位它的存储容量是64KB,按字编址, 该机的寻址范围是。
25．某一RAM芯片其容量为512×8位,除电源和接地端外该芯片引线的最少数目是。
26．某RAM存储器容量为32K×16位则地址线为根,数据线为根。
27．某RAM存储器容量为128K×16位则地址线为17根,数据线为根。
28. 存储器与其他部件之间主要通过数据线，和进行连接。
29．内存容量为256KB时，若首地址为00000H，那么末地址为。
30．16位机中，若存储器的容量为1MB，则访存时所需地址线应有根。
31．存储器芯片并联的目的是为了。
32．存储器串联的目的是为了。
33．存储器串联时，需要将地址码分成两个部分，一部分送，一部分经译码后送存储芯片的位。
34．要组成容量为4M×8位的存储器，需要片4M×1位的芯片，或需片1M×8位的存储芯片。
35．构成32MB的存储器，需要1M×1位的芯片片36．Cache是指。
37．在图4-28多级存储系统中，上一层次的存储器比下一层次存储器、，每一字节存储容量的成本高。
38．Cache介于主存与CPU之间，其速度比主存快，容量比主存。
39．引入cache的目的是弥补CPU与主存间存在的差。
40．将辅存当作主存用，扩大程序可访问的存储空间，这样的结构称为。
41．虚拟存储器的建立主要用来解决问题。
42．选择替换算法的主要依据是。
43．常用的替换算法有，和三种。
三、计算题1．某主存容量为1MB，用256K×1位/每片RAM组成，应使用多少片？采用什么扩展方式？应分成几组？每组几片？2．某主存容量为256KB，用256K×1位/每片RAM组成，应使用多少片？采用什么扩展方式？应分成几组？每组几片？四、综合设计题：设某计算机系统中，CPU有16根地址线，8个数据线，并用MREQ作为访存控制线信号，由R/W做读写命令信号（高电平为读命令，低电平为写命令）。
现有若干片8KB的SRAM和一片8KB的EPROM存储芯片，其逻辑图如图所示。
要求组成一个32KB的RAM用户程序区，起始地址为2000H；将最高地址的8KB范围作为系统ROM区。
选用74138译码器译码，采用全译码方式。
画出CPU与存储芯片连接的逻辑图，并写出每片存储芯片的地址范围（用十六进制表示）。
A12 A11 A10 AAAAAAAAAA CWDDDDDDDDA12A11A10AAAAAAAAAACOEDDDDDDDD。