三输入异或门

合集下载

三输入变量判奇电路的真值表及表达式

三输入变量判奇电路的真值表及表达式摘要：以三输入判奇为例，通过对其输出函数表达式的形式变换，分别采用多种门电路及译码器、数据选择器等74 系列器件进行电路设计，给出了7 种电路实现形式，并分析了各种电路实现的优缺点。

此例说明了组合逻辑电路设计的灵活性及电路实现的多样性，所采用的设计方法对其他组合逻辑电路设计具有一定的启发与指导意义。

目前数字基础课程的实验内容包括验证性实验、综合性实验、设计性实验三部分，每一部分实验内容安排的侧重点不同。

比如设计性实验的关键是设计，要求学生依据设计要求，设计合理的实验电路，并选择器件、安装调试完成实验内容。

从教学实践来看，多数学生能够顺利完成实验要求，但解决问题的思路单一，设计过程灵活性差，不注意创新思维能力的锻炼。

这就要求教师在合理安排实验内容的同时，不断通过各种途径，引导学生拓宽知识面，创新思维方式，对待同一问题，积极探索多种解决问题的路径。

组合逻辑电路的设计多种多样，笔者选择一种奇偶校验电路实现进行详细阐述。

奇偶校验电路在组合逻辑电路的分析与设计中具有一定的典型性和实用性，熟悉判奇电路的逻辑功能及电路实现，有助于加深对组合逻辑电路的理解与掌握。

以判奇电路实现为例，分别讨论了用门电路、译码器、数据选择器的多种实现方案，用实例说明了组合逻辑电路设计的灵活性与多样性。

1 三输入变量判奇电路的真值表及表达式对于三输入变量的判奇问题，设其输入变量分别用A、B、C 表示，输出函数用F 表示。

当输入变量的取值组合中有奇数个1 时，输出函数值为1;当输入变量的取值组合中1 的个数为偶数时，输出函数值为0，依据这种逻辑关系可列写出三输入变量判奇电路的真值表如表1 所示。

表1 三输入判奇电路的真值表由真值表1 可见，有4 组输入变量取值组合使输出函数值为1，即分别为。

所以，三输入变量判奇逻辑问题的输出函数表达式为：2 采用门电路实现三输入变量判奇电路门电路实现三输入变量判奇电路的方法有很多，文中列举如下。

异或门的电路符号表达

异或门的电路符号表达
异或门是数字逻辑中实现逻辑异或的逻辑门。

有多个输入端、1个输出端，多输入异或门可由2输入异或门构成。

若两个输入的电平相异，则输出为高电平1；若两个输入的电平相同，则输出为低电平0。

亦即，如果两个输入不同，则异或门输出高电平，虽然异或不是开关代数的基本运算之一，但是在实际运用中相当普遍地使用分立的异或门。

大多数开关技术不能直接实现异或功能，而是使用多个门设计。

符号
用电路符号表示异或门的方法
异或门是由一个或门，一个与非门和一个与门组合而成的，所以无法用简单的电路图表达。

与非门、或非门、异或门逻辑表达式

一、概述逻辑门是数字电子电路中重要的组成部分，其中与非门、或非门、异或门是其中的几种类型。

它们在数字电路中起到了至关重要的作用，并且在计算机科学和工程领域有着广泛的应用。

本文将对这几种逻辑门的逻辑表达式进行详细的介绍和分析。

二、与非门(AND非门)1. 与非门的逻辑表达式与非门是由一个与门和一个反相器组成的逻辑门，其输出与输入相反。

与非门的逻辑表达式可以表示为：输出= ~(A ∧ B)，其中∧表示与操作符，~表示反相操作符。

2. 与非门的功能与非门的主要功能是输出与输入相反的逻辑结果。

当输入的A和B同时为1时，输出为0；否则输出为1。

与非门常用于数字电路中的多种逻辑功能的实现，如加法器、乘法器等。

三、或非门(OR非门)1. 或非门的逻辑表达式或非门是由一个或门和一个反相器组成的逻辑门，其输出与输入相反。

或非门的逻辑表达式可以表示为：输出= ~(A ∨ B)，其中∨表示或操作符，~表示反相操作符。

2. 或非门的功能或非门的主要功能是输出与输入相反的逻辑结果。

当输入的A和B任意一个为1时，输出为0；否则输出为1。

或非门在数字电路中常用于多种逻辑功能的实现，如单片机的输入端口、输出端口等。

四、异或门(XOR门)1. 异或门的逻辑表达式异或门是一种常用的逻辑门，其逻辑表达式可以表示为：输出= A ⊕ B，其中⊕表示异或操作符。

2. 异或门的功能异或门的主要功能是实现两个输入信号的异或运算。

当输入的A和B 不相输出为1；否则输出为0。

异或门在数字电路中有着广泛的应用，如在加法器、校验电路、数据传输等领域。

五、总结在数字电子电路中，与非门、或非门、异或门是常用的逻辑门类型，它们分别实现了与、或、异或等不同的逻辑运算。

逻辑门的逻辑表达式对于理解和设计数字电路具有重要意义，通过对逻辑门的逻辑表达式的分析和理解，可以更好地应用和设计数字电路，提高数字电路的性能和可靠性。

希望本文对读者对于与非门、或非门、异或门的逻辑表达式有所帮助。

异或门的DNA计算模型

异或门的DNA计算模型作者：刘璐璐殷志祥唐震来源：《牡丹江师范学院学报（自然科学版）》2020年第03期摘要：利用DNA鏈置换反应分别求解二输入和三输入异或门逻辑电路.对于二输入异或门电路，将不同输入值编译成不同数量输入链，将特定数量的输入链加入反应器中，与反应器中的反应链发生链置换反应，充分反应后，通过判断检验器中绿色荧光分子明灭从而得到异或门电路的解;二输入异或门逻辑电路可以推广到三输入异或门逻辑电路.该方法具有操作简单，实验成本低，可行性高等优点.关键词：DNA链置换反应;异或门;逻辑电路[中图分类号]TP301 ; [文献标志码]AAbstract：Two-input and three-input XOR gate logic circuits were solved by DNA chain replacement reaction.For two input XOR gates，different input values are compiled into different input chains.When a certain number of input chains are added to the reactor，a chain displacement reaction occurs with the reaction chain in the reactor.After a full reaction，the solution of the XOR gate circuit can be obtained by judging that the green fluorescent molecules in the detector are extinguished.Two-input XOR logic circuits can be extended to three-input exclusive or gate logic circuit.This method has the advantages of simple operation，low experimental cost and high feasibility.Key words：DNA strand displacement reaction;xor gate;logic circuit逻辑电路是一种对离散信号传递和处理，以二进制为原理，从而实现数字逻辑运算和操作的电路，广泛应用于计算机、通信、数字控制等方面.[1-5]构造可编程生物分子是生物技术、纳米技术和计算机科学交叉发展的最终目的之一.在复杂的细胞内或者细胞的内环境中，这种生物分子的关键部分是控制其行为的内部逻辑，这一原理使得越来越多的研究趋向于逻辑电路.Ogihara等人提出基于DNA模拟布尔电路，并给出相应逻辑电路的DNA实现方法.[6]Seelig 设计并证实了基于DNA链置换反应的数字逻辑电路，逻辑与门、或门、非门，这些逻辑门都是以DNA单链作为输入信号和输出信号，同时也可以利用DNA链置换实现放大级联反应.[7]杨静开发了一种链置换策略，可以在DNA折纸基地上选择性的和动态的释放特定的金纳米颗粒（AuNP）.基于该策略建立的一组DNA逻辑门（与门、或门、非门）可以用于组装更复杂的纳米系统，具有分子工程方面的潜在应用价值.[8]晁洁等人设计了一种单分子DNA导航仪用来解决迷宫问题，在这个设计中，以2D折纸术为模型建立基底，在基底上基于杂交链式反应的近端链交换级联反应进行单向扩增，通过原子力显微镜观察得到迷宫问题的正确路径.[9]唐震设计了基于杂交链式反应的与非门模型，该模型反应部分存在于折纸基地上，4种不同的DNA单链作为4种输入信号，输入信号会与对应发夹发生链置换反应从而打开发夹结构，打开部分会继续打开另一个发夹，直到反应结束，与非门的结果通过观察金纳米粒子是否从DNA折纸基底上脱落判断.[10]目前，有关逻辑门的研究成果越来越多，然而在异或门方面却仍然没有太大进展，因此，本文设计了一种基于DNA链置换的异或门求解模型，通过DNA链置换反应分别构建二输入和三输入异或门.对于二输入异或门，模型主要由反应器和检验器两部分组成.每种逻辑器中设计对应的DNA链用来反应，当反应器中链置换反应完成后，反应器内溶液全部进入检验器.检验器中存在一条带有绿色荧光基因分子的DNA双链，通过荧光基因分子的明灭判断异或门结果.对于三输入异或门，模型由反应器1、反应器2和检验器三部分组成，原理基本与二输入逻辑器一致，模型的检验通过荧光基因分子的明灭来判断.1 DNA链置换和异或门1.1 DNA链置换DNA链置换反应是一种依靠分子间作用力形成的自发的反应.DNA链置换反应是指DNA 单链与部分互补双链反应，生成新双链的过程.链置换反应的原理为：不同的DNA单链之间的结合力不同.在分子杂交系统中，自由能会趋于稳定，因此，结合力较强的输入链会替代掉部分互补结构中结合力较弱的DNA链.简单理解，较长的识别区域链取代较短的识别区域链，将被替代的链作为输出信号，实现分子逻辑运算.DNA链置换基本过程见图1.作为输入信号的单链a b与部分双链结构发生链置换反应.首先，区域a与a*区域通过一定的结合力形成互补双链.输入单链的识别区域b会逐渐替换掉原绑定的单链b，直到完全替代并释放出单链b，即释放出输出信号，达到稳定，完成链置换反应.1.2 异或门异或门被广泛应用于数字信号传输的纠错电路及计算电路中.实际应用中可用来实现模2加法器或奇偶发生器，还可以用作异或密码、加法器、可控反相器等.异或门作为基本逻辑电路，使用DNA计算构建异或门对DNA计算机的实现有着不可或缺的作用.在三输入异或门中，运算规则与两输入异或门相同，将两输入异或门运算结果与第三个输入再进行异或运算得到的结果就是三输入异或门的运算结果.如三输入值分别为1，0，1，先将1，0异或运算结果为1，再将得到的1与输入1进行异或运算得到输出值0，因此，三输入异或运算结果为0.逻辑表达式为：F=ABC=AB′C′+A′B′C+A′BC′+ABC，真值表见表2.2 基于DNA链置换的异或门模型2.1 输入链、反应链、输出链和检验链的设计输入链输入链为由S，T两个区域组成的DNA单链：3′-S-T-5′.结构见图2（a）.输入链主要是为了能够与反应链发生链置换.反应链反应链由三条DNA单链组成：第一条链由5个区域组成：5′-S*-T*-S*-T*-（S）-3′.（S）表示括号中的链S顺序为3′-5′.括号中的区域代表与它所在的DNA链的方向相反.第二条链由T，S两个区域组成：3′-T-S-5′.T与T*互补，S与S*互补，第二条链与第一条链互补配对，当一条输入链与反应链发生链置换反应时，生成一条3′-T-S-5′，称它为输出链，见图1（b）.第三条链由三个区域组成：3′-T-（T*-S*）-5′，其中（T*-S*）内的方向为5′-3′向.第三条链与第一条也互补配对形成双链.T*处形成发夹结构.设计（T*-S*）的目的是当发夹结构被打开时，（T*-S*）与3′-T-S-5′链互补配对，形成双链.结构见图2（c）.检验链检验链由两条互补的DNA单链组成，分别为：3′-S-5′和5′-T*-S*-3′，3′-S-5′链的5′端附有荧光猝灭因子，5′-T*-S*-3′的3′端附有绿色荧光基因分子.检验链主要是为了检验异或门模型中是否存在输出链.结构见图2（d）.2.2 两输入异或门模型的实现与检测两输入异或门模型由反应器和检验器两部分组成，反应器中只存在一条反应链，当要进行两输入异或门计算时，向反应器中加入特定数量的输入链.反应器内充分反应后，反应器内全部溶液进入检验器.检验器中存在大量的检验链，观察检验器中荧光明灭即可得到两输入异或门的输出结果.当检验器内充分反应后，有绿色荧光表示异或门输出结果为1，没有绿色荧光表示异或门输出结果为0.两输入异或门模型见图3.2.2.1 输入信号值为0，0对于输入的值是0，0，不添加输入链进入反应器.反应器内不会发生链置换反应，因此，不会生成输出链.反应器内溶液进入检验器后，不会发生反应，此时，绿荧光基因分子不会发光，则异或门输出结果为0.2.2.2 输入信号值为1，0或0，1向反应器中添加1条输入链3′-S-T-5′，输入链S-T部分会与反应链S*-T*部分互补配对，发生链置换反应生成一条输出链与一条过程链.反应过程见图4.当溶液进入检验器内后，检验链与反应器中生成的一条输出链发生链置换反应，绿荧光基因分子与附有荧光猝灭分子的链S 分开，绿荧光基因分子发亮.因此异或门输出结果为1.反应过程见图5.2.2.3 输入信号值为1，1向反应器中添加两条输入链：一条信号链会与反应链发生链置换反应生成一条输出链与一个过程链;此时，另一条信号链会继续与过程链发生链置换反应，过程链中的发夹结构被打开，反应链C部分3′-T3（T*-S*）-5′被置换出来成为单链，其中的（T*-S*）部分方向为5′-3′向.（T*-S*）部分与第一步所生成的输出链刚好形成互补配对，形成双链，因此，反应充分后，没有输出链生成.溶液全部进入检验器后，不会与检验链发生链置换，因而绿荧光基因分子不会发亮，即异或门输出结果为0.全部反应过程见图6.2.3 三输入异或门模型的实现与检测三输入异或门模型由反应器1、反应器2和检验器三部分组成.反应器1和反应器2与两输入异或门模型中反应器构成相同，即为反应器1和反应器2中都只存在一条反应链，反应链与两输入异或门模型反应器内的反应链结构相同.同样，检验器与两输入检验器完全一样，内部存在大量的检验链，检验链的结构与两输入异或门的检验链结构相同.三输入异或门模型见图7.当进行三输入异或门计算时，向反应器1中加入特定数量的输入链.反应器1内充分反应后，反应器1内溶液全部进入反应器2，待反应器2内反应充分后，反应器2内溶液全部进入检验器，检验器中存在大量的检验链，观察检验器中荧光明灭即可得到三输入异或门的输出结果.当检验器内充分反应后，有绿色荧光表示异或门输出结果为1，没有绿色荧光表示异或门输出结果为0.2.3.1 输入信号值为0，0，0对于输入的值是0，0，0，不添加输入链进入反应器1，异或门模型中不会发生链置换反应，因此，不会生成输出链.反应器2内溶液进入检验器后，不会发生反应，此時，绿荧光基因分子不会发光，则异或门输出结果为0.2.3.2 输入信号值为1，0，0或0，1，0或0，0，1向反应器1中添加1条输入链3′-S-T-5′，输入链S-T部分会与反应链S*-T*部分互补配对，发生链置换反应生成一条输出链与一条过程链.当反应器1中溶液全部进入反应器2中时，反应器2中不会发生反应，待反应器2中溶液进入检验器内后，检验链与反应器1中生成的一条输出链发生链置换反应，检验链的绿荧光基因分子与附有荧光猝灭分子的链S分开，绿荧光基因分子发亮，因此，异或门输出结果为1.反应过程见图8.2.3.3 输入信号值为1，1，0或1，0，1或0，1，1向反应器1中添加两条输入链，反应器1中会发生三次反应：（1）一条输入链会与反应链发生链置换反应生成一条输出链与一个过程链.（2）另一条信号链会继续与过程链发生链置换反应，过程链中的发夹结构被打开，反应链C部分3′-T-（T*-S*）-5′被置换出来成为单链，其中的（T*-S*）部分方向为5′-3′向.（3）（T*-S*）部分与第一步所生成的输出链刚好形成互补配对，形成双链，因此，反应充分后，没有输出链生成.反应充分后，反应器1中溶液全部进入反应器2，由于溶液中输入链全部反应，因此，在反应器2中不会发生反应，待反应器2中溶液全部进入检验器后，不会与检验链发生链置换，因而检验链的绿荧光基因分子不会发亮，即异或门输出结果为0.反应过程见图9.2.3.4 输入信号值为1，1，1向反应器1中添加三条输入链，反应器1中会发生三次反应：（1）一条输入链会与反应链发生链置换反应生成一条输出链与一个过程链.（2）另一条信号链会继续与过程链发生链置换反应，过程链中的发夹结构被打开，反应链C部分3′-T-（T*-S*）-5′被置换出来成为单链，其中的（T*-S*）部分方向为5′-3′向.（3）（T*-S*）部分与第一步所生成的输出链刚好形成互补配对，形成双链，因此，反应充分后，没有输出链生成，还有一条输入链未参与反应.反应充分后，反应器1中溶液全部进入反应器2，由于溶液中还有一条输入链，因此，在反应器2中会发生一次链置换反应，输入链与反应器2中反应链发生链置换反应生成一条输出链与一条过程链，待反应器2中充分反应后，溶液全部进入检验器，反应器2中生成的一条输出链与检验链发生链置换，检验链的绿荧光基因分子与附有荧光猝灭分子的链S分开，绿荧光基因分子发亮，因此，异或门输出结果为1.反应过程见图10.3 结论本文利用DNA链置换构建两输入异或门的模型，并将其推广至三输入异或门.该模型主要由输入链、反应链、检验链三种DNA链组成，反应条件简单，实验成本低.模型基于DNA链置换反应，因此，反应过程稳定，容错率高，产率高.反应通过荧光明灭来判断异或门输出，结果易于观察.该模型具有可行性高、易于操作、结果易于观察等优点.模型有潜力提供计算的其他应用，如二进制加法、多输入异或门等.该模型较为简单，难以应用于复杂的逻辑电路，这一不足将是下一步研究工作的重点.参考文献[1]Epstein G，Frieder G，Rine D C.The development of multiple-valued logic as related to computer science[J].Computer，1974，7（9）：20-32.[2]Smith K C.The prospects for multivalued logic：A technology and applications view[J].IEEE Transactions on Computers，1981（9）：619-634.[3]Hurst S L.Multiple-valued logic？Its status and its future[J].IEEE transactions on Computers，1984（12）：1160-1179.[4]张春露，殷志祥.最大匹配问题的链置换模型[J].牡丹江师范学院学报：自然科学版，2018（1）：22-24.[5]常骥.DNA标记在种群研究中的应用[J].牡丹江师范学院学报：自然科学版，2002（2）：29-30.[6]Ogihara M，Ray A.Simulating Boolean circuits on a DNA computer[J].Algorithmica，1999，25（2-3）：239-250.[7]Seelig G，Soloveichik D，Zhang D Y，et al.Enzyme-free nucleic acid logiccircuits[J].science，2006，314（5805）：1585-1588.[8]Yang J，Song Z，Liu S，et al.Dynamically Arranging Gold Nanoparticles on DNA Origami for Molecular Logic Gates[J].ACS Applied Materials & Interfaces，2016，8（34）：22451-22456.[9]Chao J，Wang J，Wang F，et al. Solving mazes with single-molecule DNA navigators[J].Nature materials，2019，18（3）：273-279.[10]Tang Z，Yin Z X，Sun X，et al. Dynamically NAND gate system on DNA origami template[J].Computers in biology and medicine，2019，109：112-120.編辑：琳莉。

电路基础原理逻辑门电路的原理与特性

电路基础原理逻辑门电路的原理与特性电路是电子技术中最基础的概念之一，它是由电子元件（例如电阻、电容、电感等）组成的路径，用于控制电流的流动。

而在电路中，逻辑门电路则扮演着至关重要的角色。

本文将探讨逻辑门电路的基本原理和特性。

逻辑门电路是由逻辑门组成的电路，逻辑门是一种将输入信号转换为输出信号的电子元件。

常见的逻辑门有与门、或门、非门、异或门等。

每个逻辑门都有特定的逻辑功能，根据输入信号的布尔代数关系，产生相应的输出信号。

逻辑门电路广泛应用于计算机、通信、数字电子等领域，为电子系统的正确运行提供了必要的逻辑控制。

一、与门与门是最简单的逻辑门之一，它只有两个输入端和一个输出端。

当且仅当两个输入端同时为高电平时，输出端才会产生高电平信号，否则输出端将保持低电平。

与门的逻辑功能符合布尔代数中的“与”运算。

在数字电路中，与门常用于控制信号的分析和处理，例如判断两个信号是否同时满足某一条件。

二、或门或门是另一种常见的逻辑门，它也有两个输入端和一个输出端。

当任意一个输入端为高电平时，输出端便会产生高电平信号。

只有当两个输入端同时为低电平时，输出端才会保持低电平。

或门的逻辑功能符合布尔代数中的“或”运算。

在数字电路中，或门广泛应用于数据的合并和选择，例如多路选择器的设计。

三、非门非门是最简单的单一输入逻辑门，也称为反相器。

它只有一个输入端和一个输出端。

当输入端为高电平时，输出端产生低电平信号；当输入端为低电平时，输出端产生高电平信号。

非门的逻辑功能符合布尔代数中的“非”运算。

非门常用于信号的取反和逻辑电路的设计。

四、异或门异或门是比较有特殊性的逻辑门，它有两个输入端和一个输出端。

当两个输入端相同时，输出端为低电平；当两个输入端不同时，输出端为高电平。

异或门的逻辑功能符合布尔代数中的“异或”运算。

异或门经常用于数字电路中的错误检测和纠正。

逻辑门电路的特性还涉及到功耗、时序、稳定性等因素。

功耗是指逻辑门在工作过程中消耗的能量，由于电力资源的限制，功耗的降低对电路设计来说十分重要。

三输入异或门真值表计算详解

三输入异或门真值表计算详解
异或门的应用范围广，在实际应用中可以用来实现奇偶发生器或模2加法器，还可以用作加法器、异或密码、异或校检、异或门倍频器、可控反相器等等。

虽然异或不是开关代数的基本运算之一，但是在实际运用中我们依然会相当普遍地使用到分立的异或门。

因此，我们为了熟练了解、掌握异或门这一基本逻辑电路，对异或门电路进行了这次课程设计。

异或门的逻辑表达式：
Y=ABC+ABC+ABC+ABC=A&oplus;B&oplus;C
进一步可得到一位比较器的真值表：
异或逻辑运算（半加运算）
异或运算通常用符号♁表示，其运算规则为：。

74LS一览表

4N29
达林顿输出
LM2901N
四电压比较器
4N30
达林顿输出
LM2904N
四运放
4N31
达林顿输出
LM301AN
通用运算放大器
4N32
达林顿输出
LM308N
单比较器
4N33
达林顿输出
LM311P
单比较器
4N33MC
达林顿输出
LM317L
可调三端稳压器/100mA
4N35
达林顿输出
LM317T
可调三端稳压器/1.5A
SN74LS114
双J－K负沿触发器
SN74LS123
双稳态多谐振荡器
SN74LS122
单稳态多谐振荡器
SN74LS125
三态缓冲器
SN74LS124
双压控振荡器
SN74LS131
3－8线译码器
SN74LS126
四3态总线缓冲器
SN74LS133
13输入与非门
SN74LS132
二输入与非触发器
SN74LS137
SN74HC139
双2－4线译码/解调器
SN74HC148
8选1数据选择器
SN74HCT04
六反相器
SN74HC151
双4选1数据选择器
SN74HC154
4－16线多路分配器
CD4001
4二输入或非门
SN74HC157
四2选1数据选择器
CD4002
双4输入或非门
SN74HC161
4位二进制计数器
CD4006
八缓冲器
CD4017
10译码输出十进制计数器
SN74HC244
八总线3态输出缓冲器

7种逻辑门电路的逻辑符号和逻辑表达式

序在现代电子学和计算机科学中，逻辑门电路是至关重要的基础组成部分。

而逻辑门电路最基本的形式就是7种逻辑门，它们分别是与门、或门、非门、异或门、与非门、或非门以及同或门。

每种逻辑门都有其独特的逻辑符号和逻辑表达式，它们在数字电子电路中扮演着不可或缺的角色。

接下来，我们将深入探讨这7种逻辑门电路的逻辑符号和逻辑表达式，并从浅到深逐步分析它们的原理和应用。

一、与门与门是最简单的逻辑门之一，它的逻辑符号是一个“Λ”形状，而其逻辑表达式可以用“Y=A·B”来表示。

在与门电路中，只有当输入的布尔值均为1时，输出才会为1；否则输出为0。

这个逻辑表达式实际上就表明了与门的原理，即只有当所有输入为真时，输出才为真。

二、或门或门的逻辑符号是一个“V”形状，而其逻辑表达式可以用“Y=A+B”来表示。

与与门相反，或门只要有一个输入为1，输出就为1；只有当所有输入为0时，输出才为0。

可以看出，或门的逻辑表达式和与门的逻辑表达式是相对应的。

三、非门非门的逻辑符号是一个“￢”形状，而其逻辑表达式可以用“Y=￢A”来表示。

非门的原理是将输入的布尔值取反，即如果输入为1，则输出为0；如果输入为0，则输出为1。

四、异或门异或门的逻辑符号是一个带有一个加号的“⊕”形状，而其逻辑表达式可以用“Y=A⊕B”来表示。

异或门的原理是只有当输入不同时为1时，输出为1；否则输出为0。

异或门也常被用于比较两个输入是否相等的情况。

五、与非门与非门实际上是与门和非门的组合，其逻辑符号是一个与门后加上一个小圆点的符号，而其逻辑表达式可以用“Y=￢(A·B)”表示。

与非门的原理是先进行与运算，再对结果取反。

六、或非门或非门实际上是或门和非门的组合，其逻辑符号是一个或门后加上一个小圆点的符号，而其逻辑表达式可以用“Y=￢(A+B)”表示。

或非门的原理是先进行或运算，再对结果取反。

七、同或门同或门的逻辑符号是一个带有一个加号和一个横线的“⊙”形状，而其逻辑表达式可以用“Y=￢(A⊕B)”表示。

2、3、4输入或非门版图设计

《集成电路工艺与版图设计》课堂作业班级：电子科学与技术01班姓名：曾海学号：201031722、3、4输入异或门版图设计如下：一、二输入异或门：（1）原理图：<2>L-edit中进行设计的如下二输入或非门版图<3>提取后在T-SPICE中进行参数及输入输出设置如下:VA A GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off=0)VB B GND BIT ({0010} pw=20N lt=10N ht=10N on=5 off=0)Vdd Vdd GND 5.tran 10N 100N.print tran v(OUT) v(A) v(B)<4>在W-EDIT中得到仿真波形图：二、三输入或非门<1>三输入异或门版图<3>参数及输入输出设置VA A GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off=0) VB B GND BIT ({0010} pw=20N lt=10N ht=10N on=5 off=0)Vdd Vdd GND 5.tran 10N 100N.print tran v(OUT) v(A) v(B)<3>仿真图三、四输入或非门<1>版图设计<2>参数及输入输设置Vdd Vdd GND 5VA A GND BIT ({1001} pw=20N lt=10N ht=10N on=5 off= 0)VB B GND BIT ({1010} pw=20N lt=10N ht=10N on=5 off= 0)VC C GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off= 0)VD D GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off= 0).tran 20N 100N.print tran v(OUT) v(A) v(B) v(C) v(D)<3>仿真图4、版图设计总结（1）本次设计中，由仿真图可以看出，仿真波形不是标准的方波图形，而是有相应的误差，可能是由于版图的设计中，布线或器件的放置不合理导致的。

集成电路课程设计报告三输入异或门电路

能参数。
二、设计原理：
异或门（英语:Exclusive-OR gate，简称XOF^ate,又称EOF^ate、ExOF^ate）是数字逻辑中实现逻辑异或的逻辑门。有多个输入端、1个输出端，多输入异或
门可由2输入异或门构成。
三输入异或门在数字集成逻辑电路中主要用来实现逻辑异或的功能。对于三输入异或门来说，若输入为偶数（此处包括0）个高电平1,则输出为低电平0；否则输出为高电平1。
2.000
4.3a
Select Edge to ActC nt
1.000
4.4a
Select Mi nimum Width
2.000
4.4c
Select to Select Spac ing
2.000
2.1
Active Mi nimum Width
3.000
2.2
Active to Active Spac ing
3.000
2.3a
Source/Drain Active to Well Edge
5.000
2.3b
Source/Drain Active to Well Space
5.000
2.4a
WellCo ntact(Active) to Well Edge
异或门的逻辑表达式：
进一步可得到一位比较器的真值表：
A
B
C
Y
F
0
0
0
0
1
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0

各种元器件引脚图

74LS86 异或门74LS00 与非门74LS02 或非门74LS11 三输入端与门74LS90功能：十进制计数器（÷2 和÷5）原理说明：本电路是由4 个主从触发器和用作除2 计数器及计数周期长度为除5 的3 位2 进制计数器所用的附加选通所组成。

有选通的零复位和置9 输入。

为了利用本计数器的最大计数长度（十进制），可将B 输入同QA 输出连接，输入计数脉冲可加到输入A 上，此时输出就如相应的功能表上所要求的那样。

LS90 可以获得对称的十分频计数，办法是将QD 输出接到A 输入端，并把输入计数脉冲加到B 输入端，在QA 输出端处产生对称的十分频方波。

真值表：H=高电平 L=低电平×=不定BCD 计数顺序（注1）5-2 进制计数顺序（注2）注1：对于BCD（十进）计数，输出QA 连到输入B 计数注2：对于5-2 进制计数，输出QD 连到输入A 计数74LS14 非门大部分情况下可以和74LS04非门通用74LS161 四位二进制同步加法计数器74LS161是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能，这里我给大家介绍一下他的资料：74LS161 pdf 资料下载：/view.jsp?Searchword=74LS16174ls161引脚图管脚图介绍：时钟CP和四个数据输入端P0~P3清零/MR使能CEP，CET置数PE数据输出端Q0~Q3以及进位输出TC. (TC=Q0·Q1·Q2·Q3·CET)从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。

当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。

集成电路大全

四2输入异或非门
SN74LS259
8位可寻址锁存器
SN74LS275
七位树型乘法器
SN74LS261
2x4位二进制乘发器
SN74LS279
四R－S触发器
SN74LS273
八进制D型触发器
SN74LS283
4位二进制全加器
SN74LS276
四J－K触发器
SN74LS293
4位二进制计数器
SN74LS280
四3态总线缓冲器
SN74LS133
13输入与非门
SN74LS132
二输入与非触发器
SN74LS137
地址锁存3－8线译码器
SN74LS136
四异或门
SN74LS139
双2－4线译码－转换器
SN74LS138
3－8线译码/转换器
SN74LS147
10－4线优先编码器
SN74LS145
BCD十进制译码/驱动器
双J－K负沿触发器
SN74LS112
双J－K负沿触发器
SN74LS121
单稳态多谐振荡器
SN74LS114
双J－K负沿触发器
SN74LS123
双稳态多谐振荡器
SN74LS122
单稳态多谐振荡器
SN74LS125
三态缓冲器
SN74LS124
双压控振荡器
SN74LS131
3－8线译码器
SN74LS126
四输入端与非缓冲器
SN74LS38
双2输入与非缓冲器
SN74LS40
四输入端与非缓冲器
SN74LS42
BCD－十进制译码器
SN74LS47
BCD－七段译码驱动器
SN74LS48

3通道异或门真值表

3通道异或门真值表
异或门是一种基本的逻辑门，它的输出取决于输入信号的异或（即非同）状态。当两个输入信号（A和B）不同的时候，异或门的输出为1；当两个输入信号相同时，输出为0。这个逻辑功能可以用逻辑表达式表示为：Y=A'B+AB'，其中A'表示A的非。
对于3通道的异或门，其真值表如下：
输入A
输入B
输入C
输出Y
0
0
0
0
0
1
0
1ቤተ መጻሕፍቲ ባይዱ
0
0
1
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
从上表可以看出，当两个输入信号相同时，输出为0；当有三个输入信号相同时，输出为1；当有两个输入信号相同、一个输入信号不同的时候，输出为0。这个真值表可以用来描述3通道异或门的逻辑功能。

CD系列门电路

CD4000 双3输入端或非门CD4001 四2输入端或非门CD4002 双4输入端或非门CD4007 双互补对加反向器CD4009 六反向缓冲／变换器CD4011 四2输入端与非门CD4012 双4输入端与非门CD4023 三2输入端与非门CD4025 三2输入端与非门CD4030 四2输入端异或门CD4041 四同相／反向缓冲器CD4048 8输入端可扩展多功能门CD4049 六反相缓冲/变换器CD4050 六同相缓冲／变换器CD4068 8输入端与门／与非门CD4069 六反相器CD4070 四2输入异或门CD4071 四2输入端或门CD4072 双4输入端或门CD4073 三3输入端与门CD4075 三3输入端或门CD4077 四异或非门CD4078 8输入端与非门／或门CD4081 四2输入端与门CD4082 双4输入端与非门CD4085 双2路2输入端与或非门CD4086 四2输入端可扩展与或非门CD40104 TTL至高电平CMOS转换器CD40106 六施密特触发器CD40107 双2输入端与非缓冲／驱动器CD40109 四低-高电平位移器CD4501 三多输入门CD4052 六反向缓冲器（三态输出）CD4503 六同相缓冲器（三态输出）CD4504 6TTL或CMOS同级移相器CD4506 双可扩展AIO门CD4507 四异或门CD4519 4位与／或选择器CD4530 双5输入多数逻辑门CD4572 四反向器加二输入或非门加二输入与非门CD4599 8位可寻址锁存器*************************************************** 触发器CD4013 双D触发器CD4042 四锁存D型触发器CD4043 四三态R-S锁存触发器（“1”触发）CD4044 四三态R-S锁存触发器（“0”触发）CD4047 单稳态触发／无稳多谐振荡器CD4093 四2输入端施密特触发器CD4098 双单稳态触发器CD4099 8位可寻址锁存器CD4508 双4位锁存触发器CD4528 双单稳态触发器(与CD4098管脚相同，只是3、13脚复位开关为高电平有效）CD4538 精密单稳多谐振荡器CD4583 双施密特触发器CD4584 六施密特触发器CD4599 8位可寻址锁存器***************************************************计数器CD4017 十进制计数/分配器CD4020 14位二进制串行计数器/分频器CD4022 八进制计数/分配器CD4024 7位二进制串行计数器/分频器CD4029 可预置数可逆计数器（4位二进制或BCD码）CD4040 12二进制串行计数器/分频器CD4045 12位计数／缓冲器CD4059 四十进制N分频器CD4060 14二进制串行计数器/分频器和振荡器CD4095 3输入端J-K触发器（相同J-K输入端）CD4096 3输入端J-K触发器（相反和相同J-K输入端）CD40110 十进制加／减计数／锁存／7端译码／驱动器CD40160 可预置数BCD加计数器（异步复位）CD40161 可预置数4位二进制加计数器(R非＝0时，CP上脉冲复位）（异步复位）CD40162 可预置数BCD加计数器（同步复位）CD40163 可预置数4位二进制加计数器(R非＝0时，CP上脉冲复位）（同步复位）CD40192 可预置数BCD加/减计数器CD40193 可预置数4位二进制加/减计数器CD4510 可预置BCD加/减计数器CD4516 可预置4位二进制加/减计数器CD4518 双BCD同步加计数器CD4520 双同步4位二进制加计数器CD4521 24级频率分频器CD4522 可预置数BCD同步1/N加计数器CD4526 可预置数4位二进制同步1/N加计数器CD4534 实时与译码计数器CD4536 可编程定时器CD4553 3数字BCD计数器CD4568 相位比较器／可编程计数器CD4569 双可预置BCD／二进制计数器CD4597 8位总线相容计数／锁存器CD4598 8位总线相容可建地址锁存器***************************************************译码器CD4511 BCD锁存/7段译码器/驱动器CD4514 4位锁存/4-16线译码器CD4515 4位锁存/4-16线译码器（负逻辑输出）CD4026 十进制计数/7段译码器（适用于时钟计时电路，利用C端的功能可方便的实现60或12分频）CD4028 BCD-十进制译码器CD4033 十进制计数/7段译码器CD4054 4位液晶显示驱动CD4055 BCD-7段码／液晶驱动CD4056 BCD-7段码／驱动CD40102 8位可预置同步减法计时器（BCD）CD40103 8位可预置同步减法计时器（二进制）CD4513 BCD-锁存／7端译码／驱动器（无效“0”不显）CD4514 4位锁存／4线—16线译码器（输出“1”）CD4515 4位锁存／4线—16线译码器（输出“0”）CD4543 BCD-锁存／7段译码／驱动器CD4544 BCD-锁存／7段译码／驱动器——波动闭锁CD4547 BCD-锁存／7段译码／大电流驱动器CD4555 双二进制4选1译码器／分离器（输出“1”）CD4556 双二进制4选1译码器／分离器（输出“0”）CD4558 BCD-7段译码CD4555 双二进制4选1译码器/分离器CD4556 双二进制4选1译码器/分离器（负逻辑输出）***************************************************移位寄存器CD4006 18位串入—串出移位寄存器CD4014 8位串入/并入—串出移位寄存器CD4015 双4位串入—并出移位寄存器CD4021 8位串入/并入—串出移位寄存器CD4031 64位移位寄存器CD4034 8位通用总线寄存器CD4035 4位串入/并入—串出/并出移位寄存器CD4076 4线D型寄存器CD4094 8位移位／存储总线寄存器CD40100 32位左移／右移CD40105 先进先出寄存器CD40108 4×4多端口寄存器阵列CD40194 4位并入／串入—并出／串出移位寄存器（左移／右移）CD40195 4位并入／串入—并出／串出移位寄存器CD4517 64位移位寄存器CD45490 连续的近似值寄存器CD4562 128位静态移位寄存器CD4580 4×4多端寄存器***************************************************模拟开关和数据选择器CD4016 四联双向开关CD4019 四与或选择器【Qn=(An*Ka)+(Bn*Kb)】CD4051 单八路模拟开关CD4052 双4路模拟开关CD4053 三2路模拟开关CD4066 四双向模拟开关CD4067 单十六路模拟开关CD4097 双八路模拟开关CD40257 四2选1数据选择器CD4512 八路数据选择器CD4529 双四路／单八路模拟开关CD4539 双四路数据选择器CD4551 四2通道模拟多路传输***************************************************运算电路CD4008 4位超前进位全加器CD4019 四与或选择器【Qn=(An*Ka)+(Bn*Kb)】CD4527 BCD比例乘法器CD4032 三路串联加法器CD4038 三路串联加法器（负逻辑）CD4063 四位量级比较器CD4070 四2输入异或门CD4585 4位数值比较器CD4089 4位二进制比例乘法器CD40101 9位奇偶发生器／校验器CD4527 BCD比例乘法器CD4531 12位奇偶数CD4559 逐次近似值码器CD4560 “N”BCD加法器CD4561 “9”求补器CD4581 4位算术逻辑单元CD4582 超前进位发生器CD4585 4位数值比较器***************************************************存储器CD4049 4字×8位随机存取存储器CD4505 64×1位RAMCD4537 256×1静态随机存取存储器CD4552 256位RAM*************************************************** 特殊电路CD4046 锁相环集成电路CD4532 8位优先编码器CD4500 工业控制单元CD4566 工业时基发生器CD4573 可预置运算放大器CD4574 比较器、线性、双对双运放CD4575 双／双预置运放／比较器CD4597 8位总线相容计数／锁存器CD4598 8位总线相容可建地址锁存器。

三输入异或门版图设计

三输入CMOS异或门
版图设计
学院：
专业：集成电路
姓名：何宝华
学号： vbop25@ __
课程名称： VLSI 导论
日期：2011年 12月16日
1名称
三输入CMOS异或门版图设计
2目的
绘制三输入一输出CMOS异或门的版图设计，并对其进行DRC检测和T-Spice模拟仿真。

3设备和工具
PC计算机一台，Tanner软件。

4版图设计要求
（1）0.25u工艺
（2）3输入xor
（3）原理图
（4）原理图有spice仿真
（5）版图
（6）LVS
（7）有封皮
5 S-Edit电路图
电路图1
电路图2
6 T-Spice模拟
7 T-Spice仿真
8 真值表
0011
0101
10
9 验证结果
结合T-Spice仿真图和真值表，表明电路图设计是正确的。

10 L-Edit版图设计
11 DRC检测
12 LVS比较
13 结论
三输入一输出异或门版图设计是正确的。

常用数字芯片大全

产品型号规格性能说明型号规格性能说明名称74LSSN74LSOO四2输入与非门SN74LSO1四2输入与非门SN74LSO2四2输入与非门SN74LS03四2输入与非门SN74LS04六反相器SN74LS05六反相器SN74LS06六反相缓冲器/驱动器SN74LS07六缓冲器/驱动器SN74LS08四2输入与非门SN74LS09四2输入与非门SN74LS10三3输入与非门SN74LS11三3输入与非门SN74LS12三3输入与非门SN74LS13三3输入与非门SN74LS14六反相器.斯密特触发SN74LS15三3输入与非门SN74LS16六反相缓冲器/驱动器SN74LS17六反相缓冲器/驱动器SN74LS20双4输入与门SN74LS21双4输入与门SN74LS22双4输入与门SN74LS25双4输入与门SN74LS26四2输入与非门SN74LS27三3输入与非门SN74LS28四输入端或非缓冲器SN74LS30八输入端与非门SN74LS32四2输入或门SN74LS33四2输入或门SN74LS37四输入端与非缓冲器SN74LS38双2输入与非缓冲器SN74LS40四输入端与非缓冲器SN74LS42BCD－十进制译码器SN74LS47BCD－七段译码驱动器SN74LS48BCD－七段译码驱动器SN74LS49BCD－七段译码驱动器SN74LS51三3输入双与或非门SN74LS54四输入与或非门SN74LS55四4输入与或非门SN74LS63六电流读出接口门SN74LS73双J－K触发器SN74LS74双D触发器SN74LS754位双稳锁存器SN74LS76双J－K触发器SN74LS78双J－K触发器SN74LS83双J－K触发器SN74LS854位幅度比较器SN74LS86四2输入异或门SN74LS884位全加器SN74LS904位十进制波动计数器SN74LS918位移位寄存器SN74LS9212分频计数器SN74LS93二进制计数器SN74LS965位移位寄存器SN74LS954位并入并出寄存器SN74LS109正沿触发双J－K触发器SN74LS107双J－K触发器SN74LS113双J－K负沿触发器SN74LS112双J－K负沿触发器SN74LS121单稳态多谐振荡器SN74LS114双J－K负沿触发器SN74LS123双稳态多谐振荡器SN74LS122单稳态多谐振荡器SN74LS125三态缓冲器SN74LS124双压控振荡器SN74LS1313－8线译码器SN74LS126四3态总线缓冲器SN74LS13313输入与非门SN74LS132二输入与非触发器SN74LS137地址锁存3－8线译码器SN74LS136四异或门SN74LS139双2－4线译码－转换器SN74LS1383－8线译码/转换器SN74LS14710－4线优先编码器SN74LS145BCD十进制译码/驱动器SN74LS153双4选1数据选择器SN74LS1488－3线优先编码器SN74LS155双2－4线多路分配器SN74LS1518选1数据选择器SN74LS157四2选1数据选择器SN74LS1544－16线多路分配器SN74LS160同步BDC十进制计数器SN74LS156双2－4线多路分配器SN74LS162同步BDC十进制计数器SN74LS158四2选1数据选择器SN74LS1648位串入并出移位寄存SN74LS1614位二进制计数器SN74LS1668位移位寄存器SN74LS1634位二进制计数器SN74LS1694位可逆同步计数器SN74LS1658位移位寄存器SN74LS17216位多通道寄存器堆SN74LS1684位可逆同步计数器SN74LS1746D型触发器SN74LS1704x4位寄存器堆SN74LS176可预置十进制计数器SN74LS1734D型寄存器SN74LS182超前进位发生器SN74LS1754D烯触发器SN74LS18964位随机存储器SN74LS181运算器/函数发生器SN74LS191二进制同步可逆计数器SN74LS183双进位保存全价器SN74LS193二进制可逆计数器SN74LS190同步BCD十进制计数器SN74LS195并行存取移位寄存器SN74LS192BCD－同步可逆计数器SN74LS197可预置二进制计数器SN74LS194双向通用移位寄存器SN74LS2383－8线译码/多路转换器SN74LS196可预置十进制计数器SN74LS241八缓冲/驱动/接收器SN74LS221双单稳态多谐振荡器SN74LS243四总线收发器SN74LS240八缓冲/驱动/接收器SN74LS245八总线收发器SN74LS242四总线收发器SN74LS248BCD－七段译码驱动器SN74LS244八缓冲/驱动/接收器SN74LS251三态8－1数据选择器SN74LS247BCD－七段译码驱动器SN74LS256双四位选址锁存器SN74LS249BCD－七段译码驱动SN74LS258四2选1数据选择器SN74LS253双三态4－1数据选择器SN74LS260双5输入或非门SN74LS257四3态2－1数据选择器SN74LS266四2输入异或非门SN74LS2598位可寻址锁存器SN74LS275七位树型乘法器SN74LS2612x4位二进制乘发器SN74LS279四R－S触发器SN74LS273八进制D型触发器SN74LS2834位二进制全加器SN74LS276四J－K触发器SN74LS2934位二进制计数器SN74LS2809位奇偶数发生校检器SN74LS365六缓冲器带公用启动器SN74LS290十进制计数器SN74LS367六总线三态输出缓冲器SN74LS2954位双向通用移位寄存器SN74LS3738D锁存器SN74LS366六缓冲器带公用启动器SN74LS3754位双稳锁存器SN74LS368六总线三态输出反相器SN74LS386四2输入异或门SN74LS3748D触发器SN74LS393双4位二进制计数器SN74LS3778位单输出D型触发器SN74LS5748位D型触发器SN74LS390双十进制计数器SN74LS6848位数字比较器SN74LS5738位三态输出D型锁存器SN74LS6708位数字比较器产品名称型号规格性能说明产品名称型号规格性能说明7474HCSN7404六反相器SN74HC00四2输入与非门SN7406六反相缓冲器/驱动器SN74HC02四2输入或非门SN7407六缓冲器/驱动器SN74HC03四2输入或非门SN7414六缓冲器/驱动器SN74HC04六反相器SN7416六反相缓冲器/驱动器SN74HC05六反相器SN7440六反相缓冲器/驱动器SN74HC08四2输入与门SN7497六反相缓冲器/驱动器SN74HC10三3输入与非门 74F SN74HC11三3输入与门74F00高速四2输入与非门SN74HC14六反相器/斯密特触发74F02高速四2输入或非门SN74HC20双四输入与门74F04高速六反相器SN74HC21双四输入与非门74F08高速四2输入与门SN74HC27三3输入与非门74F10高速三3输入与门SN74HC30八输入端与非门74F14高速六反相斯密特触发SN74HC32四2输入或门74F32高速四2输入或门SN74HC42BCD十进制译码器74F38高速四2输入或门SN74HC73双J－K触的器74F74高速双D型触发器SN74HC74双D型触发器74F86高速四2输入异或门SN74HC76双J－K触的器74F139高速双2－4线译码/驱动器SN74HC86四2输入异或门74F151高速双2－4线译码/驱动器SN74HC107双J－K触发器74F153高速双4选1数据选择器SN74HC113双J－K负沿触发器74F157高速双4选1数据选择器SN74HC123双稳态多谐振荡器74F161高速6D型触发器SN74HC125三态缓冲器74F174高速6D型触发器SN74HC126四三态总线缓冲器74F175高速4D型触发器SN74HC132二输入与非缓冲器74F244高速八总线3态缓冲器SN74HC137二输入与非缓冲器74F245高速八总线收发器SN74HC1383－8线译码/解调器74F373高速8D锁存器SN74HC139双2－4线译码/解调器74HCT SN74HC1488选1数据选择器SN74HCT04六反相器SN74HC151双4选1数据选择器4000SN74HC1544－16线多路分配器CD40014二输入或非门SN74HC157四2选1数据选择器CD4002双4输入或非门SN74HC1614位二进制计数器CD400618位静态移位寄存器SN74HC1634位二进制计数器CD4007双互补对加反相器SN74HC1648位串入并出移位寄存器CD4009六缓冲器/转换－倒相SN74HC1658位移位寄存器CD4010六缓冲器/转换－正相SN74HC1734D型触发器CD4011四2输入与非门SN74HC1746D触发器CD4012双4输入与非门SN74HC1754D型触发器CD4013置/复位双D型触发器SN74HC191二进制同步可逆计数器CD40148位静态同步移位寄存SN74HC221双单稳态多谐振荡器CD4015双4位静态移位寄存器SN74HC2383－8线译码器CD4016四双向模拟数字开关SN74HC240八缓冲器CD401710译码输出十进制计数器SN74HC244八总线3态输出缓冲器CD4018可预置1/N计数器SN74HC245八总线收发器CD4019四与或选择门SN74HC251三态8－1数据选择器CD402014位二进制计数器SN74HC2598位可寻址锁存器CD40218位静态移位寄存器SN74HC266四2输入异或非门CD40228译码输出8进制计数器SN74HC2738D型触发器CD4023三3输入与非门SN74HC367六缓冲器/总线驱动器CD40247位二进制脉冲计数器SN74HC368六缓冲器/总线驱动器CD4025三3输入与非门SN74HC3738D锁存器CD4026十进制/7段译码/驱动SN74HC3748D触发器CD4027置位/复位主从触发器SN74HC393双4位二进制计数器CD4028BCD十进制译码器SN74HC5418位三态输出缓冲器CD40294位可预置可逆计数器SN74HC5738位三态输出D型锁存器CD4030四异或门SN74HC5748D型触发器CD403164位静态移位寄存器SN74HC5958位移位寄存器/锁存器CD4032三串行加法器SN74HC40287级二进制串行加数器CD4033十进制计数器/7段显示SN74HC4046锁相环CD40348位静态移位寄存器SN74HC4050六同相缓冲器CD40354位并入/并出移位寄存器SN74HC40518选1模拟开关CD40383位串行加法器SN74HC4053三2选1模拟开关CD404012位二进制计数器SN74HC406014位计数/分频/振荡器CD4041四原码/补码缓冲器SN74HC4066四双相模拟开关CD4042四时钟D型锁存器SN74HC40783输入端三或门CD4043四或非R/S锁存器SN74HC45117段锁存/译码驱动器CD4044四与非R/S锁存器SN74HC4520双二进制加法计数器产品名称型号规格性能说明产品名称型号规格性能说明4000CD4046锁相环4500CD4047单非稳态多谐振荡器CD4502可选通六反相缓冲器CD4048可扩充八输入门CD4503六同相缓冲器CD4049六反相缓冲/转换器CD4504六电平转换器CD4050六正相缓冲/转换器CD4508双4位锁存器CD4051单8通道多路转换/分配CD4510BCD可预置可逆计数器CD4052双4通道多路转换/分配CD4511BCD7段锁存/译码/驱动CD4053三2通道多路转换/分配CD45128通道数据选择器CD40567段液晶显示译码/驱动CD4513BCD7段锁存/译码/驱动CD4060二进制计数/分频/振荡CD45144－16线译码器CD4063四位数值比较器CD45154－16线译码器CD4066四双相模拟开管CD4518双BCD加法计数器CD406716选1模拟开关CD4520双二进制加法计数器CD40688输入端与非/与门CD452124位分频器CD4069六反相器CD4522可预置BCD1/N计数CD4070四异或门CD4526可预置二进制1/N计数CD4071四2输入或门CD4527BCD系数乘发器CD4072双四输入或门CD4528双单稳态触发器CD4073三3输入与门CD453112位奇偶校验电路CD4075三3输入与门CD45328位优先编码器CD40764位D型寄存器CD4538双精密单稳态触发器CD4077四异或非门CD4539双四路输据选择器CD4078八输入或/或非门CD4541可编程振荡/计时器CD4081四输入与门CD45437段锁存/译码/驱动CD4082双4输入与门CD45533位BCD计数器CD4085双2组2输入与或非门CD4555双4选1译码器CD4086可扩展2输入与或非门CD4556双4选1译码器CD4093四与非斯密特触发器CD45571-64位可变长度寄存器CD40948位移位/贮存总线寄存CD4558BCD-7段译码器CD40963输入J－K触发器CD4560BCD码加法器CD4098双单稳态触发器CD4561BCD转换成9的补码输出CD40998位可寻址锁存器CD4566工业定时基准发生器CD40103同步可预置减法器CD4569双4位可编程1/NBCDCD40106六斯密特触发器CD4583双斯密特触发器CD40107双2输入与非缓冲/驱动CD45844斯密特触发器CD40110计数/译码/锁存/驱动CD45854位数值比较器CD401746D触发器CD45998位总线相容寻址锁存器CD401754D触发器MC145106频率合成器CD40192BCD可预置可逆计数器MC145026遥控编码器CD40193二进制可预置可逆计数器MC145027译码器CD401944位双相移位寄存器。

异或门不同的电路实现及其特点

一、概述异或门是数字电路中常见的一种逻辑门，它具有独特的逻辑特性，可以实现一些特殊的功能。

在电子电路设计中，我们常常需要根据具体的应用场景选择不同的电路实现方式，以满足设计要求。

本文将介绍异或门的不同电路实现及其特点，帮助读者更好地理解和应用这一逻辑门。

二、传统电路实现1. 基于逻辑门的实现方式传统的异或门实现方式之一是基于多个基本逻辑门的组合。

通常采用与门、或门和非门的组合来实现异或门的功能。

这种实现方式逻辑清晰、结构简单，但比较占用电路空间，对于集成电路设计来说不够优化。

2. 基于传统电子元件的实现方式另一种传统的异或门实现方式是通过使用传统的电子元件，如晶体管、二极管等来构建电路。

这种实现方式相对复杂，对于电路设计师的技术要求较高，但在复杂电路设计中具有一定的优势。

三、集成电路实现1. 基于编程逻辑器件的实现方式随着集成电路技术的不断发展，现代电子电路设计中常采用编程逻辑器件（PLD）来实现异或门。

PLD具有可编程性和灵活性，设计师可以根据实际需求对其进行编程，实现异或门的功能。

这种实现方式相对灵活，适用于多种设计场景。

2. 基于专用异或门芯片的实现方式除了PLD，现代集成电路设计中还有专门的异或门芯片可供选择。

这些芯片经过优化设计，专门用于实现异或门的功能，性能稳定、结构简单、功耗低。

在特定的电路设计中，选择专门的异或门芯片能够提高设计的效率和可靠性。

四、特点比较1. 传统电路实现 vs 集成电路实现通过以上介绍我们可以看到，传统电路实现方式比较注重逻辑原理的实现，对于基本的逻辑门组合和传统电子元件的使用比较熟练。

而集成电路实现方式则更加灵活，适用于复杂的电路设计场景。

2. 编程逻辑器件 vs 专用异或门芯片在实现异或门功能时，设计师也需要根据具体的设计要求来选择编程逻辑器件或者专用异或门芯片。

编程逻辑器件相对灵活，适用于需要频繁修改逻辑功能的场景，而专用异或门芯片则更加稳定、效率更高。

异或门等效电路

异或门等效电路异或门等效电路是一个很有意思的电路结构，也是数字电路中经常使用到的组合逻辑电路之一。

它的本质是根据输入信号产生不同的输出信号，其中包括了很多实用的应用场景。

本文将会分步骤阐述异或门等效电路的相关知识。

一、什么是异或门等效电路？异或门等效电路，即异或逻辑门等效电路，也叫做“不等关系判断电路”。

它是由一个异或门和其它逻辑门的组合所形成的一个子系统电路，用于判断两个二进制位是否不同。

如果两位相同就输出0，不同就输出1。

异或门等效电路的真值表如下所示：输入A 输入B 输出C0 0 00 1 11 0 11 1 0二、异或门等效电路的实现方法实现一个异或门等效电路通常有两种途径：1、使用异或门进行直接实现：将两个输入信号分别连接到异或门的两个输入端，然后将异或门的输出端连接到输出信号。

这种方式是最为常见的实现方式。

如下图所示：![业余人士写了山寨的异或门][1]2、使用与、或、非等其它门实现：将两个输入信号分别连接到不同的与、或、非门上，然后将他们的输出信号通入另一个与门中，这种电路也可以用来实现异或门等效电路。

如下图所示：![可以用非、与、或门实现的异或门][2]三、异或门等效电路的应用场景异或门等效电路在电子电路中有非常广泛的应用场景，比如数据校验、加密算法等等。

具体的应用有以下几点：1、数据校验和识别错误的数据：通过将数据的每一位进行异或运算，然后将结果相加。

如果结果为奇数，说明输入数据中有奇数个1。

如果结果为偶数，说明输入数据中有偶数个1。

2、计算校验和：通过对数据的一部分进行异或运算，以此来计算数据的校验和是否正确。

3、加密算法中的使用：异或运算是一种常见的加密算法，常常用于保证网络通信的安全性。

总之，异或门等效电路具有很多重要的应用，是数字电路设计中必不可少的一个知识点。

综上所述，异或门等效电路是一种非常实用的电路结构，通过使用异或门或其它门的组合实现，可以实现很多现实生活中的场景需求。

《数字电子基础知识与技能》复习题

《数字电子基础知识与技能》复习题简答：●什么是模拟信号和数字信号？数字信号相比于模拟信号的优点有哪些？（抗干扰能力强、处理方式灵活）●一个N进制正数，要得到乘以N和除以N的结果，最便捷的运算方法是什么？（小数点的移动）●什么是组合逻辑电路的真值表？（输入信号的全部组合对应逻辑运算的结果的列表）●施密特触发器的特点和主要用途是什么（用途：1脉冲整形，缓变波形变陡峭；2去掉波形上的干扰信号。

特点：1延迟触发，2 高和低两个门限阈值）●单稳态触发器特点？（1一个稳态，一个暂稳态2 输出只与电路本身参数有关，和输入脉冲的幅度及宽度无关）●看门狗电路工作原理是什么？●写出全部四位二进制无符号数和有符号数（补码数制），并指明其数值●画出模数变换中的取样-保持电路原理图●如何用高速时钟信号检测一个信号的上升边沿？（信号与其延迟版本相异或，并判断信号是否是高电平。

异或结果为1并且信号为1，则检测到信号的上升跳变）●模数转换器的分辨率是什么意思? 如果模数转换器的最大输入信号电压是10V，输出为10位二进制数，这个模数转换器的分辨率是多少？●数字脉冲信号波形有哪几个指标？●的话，高低电平的噪声容限都是多少？●N位二进制正整数，其模是多少？是多少位的数？（2^N。

是N+1位数）●M位整数、N位小数的二进制数共有多少个？（2^（M+N）个）●将十进制数35.75转换成二进制数，说明整数部分和小数部分各采取什么运算方法；再通过得到的二进制数，将原数转换成十六进制数●将十进制数75.25转换成二进制数，说明整数部分和小数部分各采取什么运算方法；再通过得到的二进制数，将原数转换成八进制数●符号扩展的目的是什么？具体做法？证明其合理性。

（目的：避免溢出。

做法：前面填符号位；合理性：正数前面填0，合理。

负数前面填1，参照正数前面填0后取补运算的过程，可知其合理）●补码数制中求一个二进制数的补码时的“取反加1”操作，其依据的原理是什么？（模-1-a+1，（模-1-a）即取a的反）●数字电路里常说到的“三态”是指哪三态？三态电路的应用目的是什么？●数字电路里常说的“高有效”“低有效”“使能”都是什么意思？判断正误：●所有的复杂组合逻辑都可表述为与、或、非三种基本逻辑运算的组合（对）●真值表相同的两个组合逻辑电路是功能等效的，电路的具体实现方式可以不同（对）●组合逻辑电路的输出取决于当前时刻的输入和过去时刻的电路的输出（）●同步时序电路就是所有的边沿触发器都用同一个时钟，都在上升沿或者下降沿触发（对）●N个输入信号的译码器有最多有2^N个输出（对）●D触发器的D是data（数据）的意思（错。

sram 对应的逻辑门数

sram 对应的逻辑门数SRAM（Static Random Access Memory）是一种用于存储数据的半导体存储器，它采用SRAM单元来存储数据，而SRAM单元则由逻辑门组成。

本文将从不同逻辑门的角度，介绍SRAM中的逻辑门数，并对其作用进行解析。

一、与门（AND Gate）与门是最基本的逻辑门之一，它有两个输入端和一个输出端。

当两个输入端同时为高电平时，输出端才为高电平；否则，输出端为低电平。

在SRAM中，与门常用于实现地址译码器和数据选择器等功能。

通过与门的组合，可以实现多个SRAM单元的地址选择和数据的读取。

二、或门（OR Gate）或门也是常用的逻辑门之一，它同样有两个输入端和一个输出端。

当两个输入端中至少有一个为高电平时，输出端就为高电平；只有当两个输入端都为低电平时，输出端才为低电平。

在SRAM中，或门常用于实现数据写入功能。

当写使能信号为高电平时，通过或门将数据写入到指定的SRAM单元中。

三、非门（NOT Gate）非门也被称为反相器，它只有一个输入端和一个输出端。

当输入端为高电平时，输出端为低电平；反之，当输入端为低电平时，输出端为高电平。

在SRAM中，非门常用于实现数据读取功能。

通过非门，可以将SRAM单元中存储的数据反相输出。

四、与非门（NAND Gate）与非门是与门和非门的组合，具有两个输入端和一个输出端。

当两个输入端同时为高电平时，输出端为低电平；反之，只要有一个输入端为低电平，输出端就为高电平。

在SRAM中，与非门常用于实现数据写入功能。

通过与非门的组合，可以将数据写入到指定的SRAM单元中。

五、或非门（NOR Gate）或非门是或门和非门的组合，也有两个输入端和一个输出端。

当两个输入端中至少有一个为高电平时，输出端为低电平；只有当两个输入端都为低电平时，输出端才为高电平。

在SRAM中，或非门常用于实现数据读取功能。

通过或非门的组合，可以将SRAM单元中存储的数据反相输出。