简易彩灯控制器电路

第一章．系统的方案的设计

1.1课程设计的要求

1. 要求电路能够控制8个以上的彩灯。

2. 要求彩灯组成四种以上的花形，每种花形连续循环两次，各种花形轮流显示。

1.2 课程设计的目的

1.阅读相关科技文献，本次课程设计需要对电子线路的设计与分析有一定的了解，所以对学生查阅一些科技文献能力提出了要求。

2.学习使用protel软件，本设计中需要画电路逻辑原理图，接线图，器件的引脚与功能图与功能表，真值表等的绘制，需要使用绘图软件。

3.要求会总节设计报告，终结报告时我们的一项基本能力，对所用原件及原理图进行解释，便于查找错误，也便于他人的阅读和了解。培养了我们的综合分析，解决问题的能力。

4.学会了解一些器件的参数及功能，对各种芯片的功能有所里了解并能够简单的应用。

5.培养电子设计的兴趣，有助于我们进一步了解数电课程。

1.3设计思路

设计电路系统可以由四部分组成，分别是：1.脉冲发生器，由555定时器，电阻及电容构成；2.分频电路，由四位二进制计数器74LVC161组成，为D触发器提供时钟信号；3.状态机电路，由双D触发器组成；4）移位显示器，由双向移位寄存器74HC194和发光二极管组成，实现花型显示。

1.4 设计框图

图1-4

把四花型彩光灯设计分为几个独立的功能模块进行设计，每个模块完成特定的功能，再它们有机的组织起来构成一个系统完成彩灯控制器的设计。系统可由四个模块组成。它们分别为：时钟振荡电路，555定时器构成多谐振荡器；分频电路，由四位二进制计数器 74LS161组成，为D 触发器提供时钟；状态机电路，由双 D 触发器组成；移位显示电路，由双向移位寄存器 74194 和发光二极管组成，实现花型显示。

电路系统由四部分组成：

1）时钟振荡电路由555定时器，电阻及电容构成时钟振荡电路，为系统提供时钟；

2）分频电路由四位二进制计数器74LVC161组成，为D触发器提供时钟信号，为状态机提供时钟；

3）状态机电路由双D触发器74LS74组成；

4）移位显示器由双向移位寄存器74HC194组成。

1.5 工作原理分析

由555定时器构成的时钟振荡电路产生固定频率的脉冲，一方面作用于由74161组成的分频电路，一方面作用于由74F194构成的移位输出电路，为他们提供时钟信号。由于74161是16分频计数器，故每十六个脉冲74LS161进位一次,致使触发器U1A翻转一次，而触发器U2A的3脚连接的是触发器U1A的5脚，实现了U1A的16分频和U2A的32分频。所以平均U1A翻转两次而U2A翻转一次。集成移位寄存器74194由个RS触发器及他们的输入控制电路组成，其中Ｓ1和Ｓ0是两个控制输入端。双Ｄ触发器的输出端改变Ｓ0,Ｓ1的值，实现左右移动控制。可组成U1A左移，U2A右移；U1A右移，U2A右移；U1A左移，U2A左移；U1A右移，U2A左移四种花型。每十六个脉冲每种花型恰好循环两次，而此时Ｄ触发器翻转，转换为下一种花型。

1.6 设计方案

用移位寄存器来控制彩灯的左右移动，用触发器和计数器组成的周期性触发电路，而此电路中的CP脉冲用NE555定时器通过外接电路实现。此种电路的优点就是CP脉冲的频率稳定，彩灯花样变换的效果好，而且实现了自动控制，于预期控制。

第二章:各部分工作原理分析2.1 时钟电路工作原理图

（1）内部原理图

图2-1

（2） 555定时器

555定时器的内部电路由分压器、电压比较器C1和C2、简单SR锁存器、放电三极管T和缓冲器G组成，其内部结构如图2-3所示，功能表如表所示。

555定时器功能表

表2-1-2

（3）555定时器构成时钟电路

图2-1-3 时钟电路

当Vc上升到2VCC/3时，使Vo为低电平，同时放电二极管T导通，此时电容C通过R2和T放电，Vc下降。当Vc下降到VCC/3时，Vo翻转为高电平。当放点结束时，T截止，VCC将通过R1、R2向电容器C充电，Vc上升。当Vc上升到2VCC/3时，电路又翻转为低电平。如此周而复始，于是，在电路的输出端就得到一个周期性的矩形波。

2.2 分频电路工作原理

（1）分频电路引脚图

图2-2-1

（2）74161是4位二进制同步加计数器。其中1脚是异步清零端，9脚是预置数控制端，P1、P2、P3、P4是预置数据输入端，CO是进位输出端，7脚和10脚是计数控制端。

由其功能表可知：

1.异步清零

当1脚为低电平时，不管其他输入端的状态如何，计数器将被直接置零；

2.同步并行预置数

在1脚接高电平的条件下，当9脚接低电平且有时钟脉冲CLK上升沿的作用下，P1、P2、P3、P4输入端的数据将分别被Q1、Q2、Q3、Q4所接收。

3.保持

在1和9脚同时接高电平时，当两个计数使能端中有一个接低电平时，不管有无脉冲CLK的作用，计数器都将保持原来的状态不变。

4.计数

当9脚，1脚，7脚，10脚均接高电平时，74161处于计数状态。

当时钟电路给计数器十六个脉冲时，计数器进位端进1，促使D触发器翻转或者截止。

2.3状态机电路

（1）状态机电路图

图2-3-1

（2）由两个双D触发器组成。U3的5脚与U4的3脚连接，从而实现了U3的16分频和U4的32分频。

状态机电路由两个Ｄ触发器组成。触发器U1A的５脚与触发器的U2A的3脚连接，从而实现U1A的16分频和U2A的32分频。Ｄ触发器为上升沿出发，当脉冲由低电平变为高电平时，Ｄ触发器发生翻转。本电路中，假设开始时U1A 的５脚为高电平，则U2A的3脚也为高电平，分频电路16拍进位一次，促使触发器U1A发生翻转使５脚变为低电平则U2A的3脚也变为低电平。当分频电路经过第二个16拍时，再次进位，U1A的５脚为高电平而此时U2A的2脚也再次变为高电，此过程中U2A经历了一个上升沿触发，翻转一次，从而实现四种花型的轮流变换。

2.4移位输出电路

(1)移位输出电路

图2.4.1 移位输出电路

（2）74LVC194由4个RS触发器及它们的输入控制电路组成。其中S0和S1是两个控制输入端，A、B、C、D是并行输入端。它们的状态组合可以完成四种控制功能，其中左移和右移两项是串行输入，数据是分别从左移输入端7引脚和