第五章 中央处理器(二)

三、联合控制方式 是实用中所采取的对前两种方式相结合的策 略。 大部分微操作安排在固定的机器周期中， 大部分微操作安排在固定的机器周期中，用 同步方法来控制； 同步方法来控制；少部分时间难以确定的微 操作则以执行该操作的部件送回的应答信号 表示该微操作的结束。 表示该微操作的结束。 一般在CPU CPU内部或其他设备内部采用同步控 一般在CPU内部或其他设备内部采用同步控 而系统总线所连接的各种设备， 制；而系统总线所连接的各种设备，其工作 速度差异较大，采用异步控制。 速度差异较大，采用异步控制。 联合控制方式是最常使用的控制器的控制方 式。 同一台计算机内采用联合控制方式就要解决 同步和异步时序的衔接问题。 同步和异步时序的衔接问题。
时序（信号）产生器和（控制器的） 5.3 时序（信号）产生器和（控制器的）控制 方式 5.3.1 时序信号的作用和体制 一、作用 计算机的控制器必须提供一个时序系统， 计算机的控制器必须提供一个时序系统，由 它产生一组时序信号送到操作控制器， 它产生一组时序信号送到操作控制器，为每 个微操作带上时间标志，再输出到全机， 个微操作带上时间标志，再输出到全机，控 制完成指令所规定的动作。以上就是时序控 制完成指令所规定的动作。以上就是时序控 制的过程，同时体现了时序信号的作用 时序信号的作用。 制的过程，同时体现了时序信号的作用。 二、计算机中时序信号的体制 计算机中的时序信号通常采用“电位—脉冲 脉冲” 1、计算机中的时序信号通常采用“电位 脉冲” 制; 是由计算机中所使用的逻辑器件的特性决定 的。
DR（ADR） （ ） →PC
（AC）→AC ）
N
（DR）→AC ）
（AC）+/∧ ） ∧ （DR）→AC ）
2、画出控制操作时序图 把流程图中的各个微操作合理地安排到指令 周期各相应的机器周期的相应节拍或脉冲里 去。 LDA X
W0 W1 W2 W0 W1 W2
Ф0 Ф1 Ф0 Ф1 Ф0 Ф1 Ф0 Ф1 Ф0 Ф1 Ф0 Ф1
组合逻辑 控制器
… …
C11
二、该机有关假定 共有七条指令，格式统一。其内容（即指令系统） 1、共有七条指令，格式统一。其内容（即指令系统） 为： 助记符 操作描述 AC； LDA X （X）→AC；把存储单元内容送到累 加器。 加器。 AC） STA X （AC）→X； AC） AC；补码加法。 ADD X （AC）+（X）→AC；补码加法。 AC） AC；逻辑与。 AND X （AC）∧（X）→AC；逻辑与。 X→PC；无条件转移。 JMP X X→PC；无条件转移。 AC）=0， →PC； JMPZ X 若（AC）=0，则 X →PC；条件转 移。 AC） AC；累加器内容取反。 COM （AC）→AC；累加器内容取反。
（7）COM
W0
Ф0
W1
W2
Ф1 （AC）→AC AC）
Ф1 Ф0 Ф1 Ф0
3、进行微操作综合： EXE 进行微操作综合： 分析以上全部时序图， 分析以上全部时序图，找出每一种微操作出现的全 部条件， 部条件，进而列出每个微操作控制信号产生的逻辑 化简。 式，化简。 C0：（DR） ：（DR AC） AC=ADD∙EXE∙ C0：（DR）+（AC）→AC=ADD∙EXE∙W2 C1：（DR） ：（DR AC） AC=AND∙EXE∙ C1：（DR）∧（AC）→AC=AND∙EXE∙W2 C2：（AC） AC=COM∙EXE∙ ：（AC C2：（AC）→AC=COM∙EXE∙W1 C3： C3： RDM=FETCH∙W1+LDA∙EXE∙W1+ADD∙EXE∙ RDM=FETCH∙W1+LDA∙EXE∙W1+ADD∙EXE∙W1+ AND∙EXE∙W1=W1∙ [FETCH+EXE∙ AND∙EXE∙W1=W1∙ [FETCH+EXE∙ ADD+AND+LDA） （ADD+AND+LDA）] C4： M=STA∙EXE∙ C4：WE M=STA∙EXE∙W2
启动 停止 时钟 复位 B1 Bj I1
…
组合逻辑线路 N
图5.31 硬布线控制器结构方框图
…
节拍电位/节拍 节拍电位 节拍 脉冲发生器
5.6.2 组合逻辑控制器设计实例 模型机（假想机）的功能框图（下页） 一、模型机（假想机）的功能框图（下页） 其中，DR——主存数据缓冲寄存器； 主存数据缓冲寄存器； 其中，DR 主存数据缓冲寄存器 AR——主存地址寄存器； 主存地址寄存器； AR 主存地址寄存器 PC——程序计数器； 程序计数器； PC 程序计数器 IR——指令寄存器； 指令寄存器； IR 指令寄存器 IR（OP） 指令的操作码部分； IR（OP）——指令的操作码部分； 指令的操作码部分 DR（ADR） 指令的地址码部分； DR（ADR）——指令的地址码部分； 指令的地址码部分 ALU——算术/逻辑运算单元； 算术/ ALU 算术 逻辑运算单元； AC——累加寄存器； 累加寄存器； AC 累加寄存器 状态寄存器。 F——状态寄存器。 状态寄存器
2、CPU与主存同步工作。 CPU与主存同步工作。 与主存同步工作 每条指令由两个机器周期构成（ 3、每条指令由两个机器周期构成（取指令周 FETCH和执行周期EXE）； 和执行周期EXE）；每个机器周期 期FETCH和执行周期EXE）；每个机器周期 个等长节拍（W0、W1、 W2）； ）；每节 含3个等长节拍（W0、W1、和W2）；每节 拍含2个脉冲（ 拍含2个脉冲（Ф0和Ф1）。 设时序设计已完成： 4、设时序设计已完成：对主存访问的信号 RD、WE采用节拍控制 采用节拍控制； RD、WE采用节拍控制；对普通寄存器的输 入开门信号采用工作脉冲控制； 入开门信号采用工作脉冲控制；对累加器的 输入采用节拍控制； 输入采用节拍控制；一个机器周期内不允许 安排两个访问主存的操作。 安排两个访问主存的操作。 三、组合逻辑控制器的具体设计步骤 1、画出指令流程图 把每条指令分解成若干个微操作， 把每条指令分解成若干个微操作，依序作出 体现每个微操作的各条指令的流程图。 体现每个微操作的各条指令的流程图。
二、异步控制方式 又叫做“分散控制方式” 又叫做“分散控制方式”。 每条指令、 每条指令、每个微操作需要多少时间就占用 多少时间。 多少时间。 采用“请求——响应”或“询问 响应” 询问——应答” 应答” 采用“请求 响应 应答 这种联络信号（Handshake）建立时序关系。 这种联络信号（Handshake）建立时序关系。 所形成的微操作序列没有固定的周期节拍和 严格统一的时钟同步。 严格统一的时钟同步。 CPU送数据给外设 送数据给外设。 例：CPU送数据给外设。 异步控制方式的特点：时间紧凑，按需分配； 异步控制方式的特点：时间紧凑，按需分配； 实现异步应答所需的控制比较复杂。 实现异步应答所需的控制比较复杂。
. . .
启动 停止 时钟 复位
模K时序 计数器
T1 T2 …… ……
. . .
Tk
基于这种时序计数器设计的组合逻辑控制器 的结构框图见教材P.184 5.31。 P.184图 的结构框图见教材P.184图5.31。
微操作控制信号 …… Cn C1 结果反馈信息 指令 译码器 Im IR M1 …. Mi T1 ….. Tk . .. 指令寄存器
启动
（PC）→AR ） RD M
（PC）+1→PC，DR（OP）→IR ） ， （ ）
指令译码
LDA
DR（ADR） （ ） →AR RD M
STA
DR（ADR） （ ） →AR （AC）→DR ） WE M
ADD /AND
JMP
JMPZ
COM
DR（ADR） DR（ADR） （ ） （ ） →AR →PC RD M （AC）=0 ） Y
（AC）→DR AC） AC） DR） WE M （AC）+（DR）→AC AC） DR） （AC）∧（DR）→AC EXE STA X EXE
（5）JMP X W1 W0
W2
（6）JMPZ X W1 W0
W2
Ф0 Ф1 Ф0 Ф1 Ф0 Ф1 DR（ADR） DR（ADR）→PC EXE
Ф0 Ф1 Ф0 Ф1 Ф0 Ф1 DR（ADR） DR（ADR）→PC AC） 当（AC）=0 EXE
5.3.3 控制方式 同步控制中又有三种具体做法： 同步控制中又有三种具体做法： 第一种同步控制方式： 第一种同步控制方式： 采用完全统一的机器周期（或节拍） 完全统一的机器周期 采用完全统一的机器周期（或节拍）执行各 种不同的指令。 种不同的指令。 特点：简单易实现； 特点：简单易实现；不利于计算机发挥高速 运算的潜能。 运算的潜能。 第二种同步控制方式： 第二种同步控制方式： 采用不定长机器周期 不定长机器周期。 采用不定长机器周期。实际是把大多数机器 周期做成固定长度（ 个节拍），少数在4 ），少数在 周期做成固定长度（如4个节拍），少数在4 个节拍中安排不下的操作序列做成加长机器 周期。 周期。 异议：机器周期变长是否失去了同步的意义？ 异议：机器周期变长是否失去了同步的意义？
计算机中的逻辑器件有两类： 计算机中的逻辑器件有两类：各种类型的逻辑 门和触发器。 门和触发器。 节拍、节拍电位、节拍脉冲。 节拍、节拍电位、节拍脉冲。 微机中， 微机中，一个节拍其间产生一个脉冲一般足 够。 2、三级时序系统和二级时序系统 三级时序系统——硬布线控制器常采用。 硬布线控制器常采用。 三级时序系统 硬布线控制器常采用 状态周期电位—节拍电位 节拍（ 节拍电位—节拍 （主）状态周期电位 节拍电位 节拍（工 作）脉冲 二级时序系统——微程序控制器常采用。 微程序控制器常采用。 3、二级时序系统 微程序控制器常采用 节拍电位—节拍脉冲 节拍电位 节拍脉冲 见下图： 见下图：
状态周期电位
节拍电位W0 节拍电位W0 W1 W2 W3 节拍脉冲P0 节拍脉冲P0 P1 P2 P3 一个机器周期
时序信号产生器（P.169图5.17、5.18略 5.3.2 时序信号产生器（P.169图5.17、5.18略） 5.3.3 控制方式 “控制方式”的含义： 控制方式” 控制方式 的含义： 形成控制不同微操作序列的时序控制信号， 形成控制不同微操作序列的时序控制信号， 可以有不同的方法，叫做控制器的控制方式。 可以有不同的方法，叫做控制器的控制方式。 一般有三种方式。 一般有三种方式。 一、同步控制方式 又叫统一控制方式。 又叫统一控制方式。 在程序运行时， 在程序运行时，任何指令的执行或指令中每 个微操作的执行都受事先确定的时序信号所 控制——每个时序信号的结束就意味着一个 控制 每个时序信号的结束就意味着一个 微操作或一条指令已完成， 微操作或一条指令已完成，随即开始执行后 续微操作或进入下一条指令。 续微操作或进入下一条指令。
（AC）=0 F AC）
C0（ADD） C0（ADD） C1（AND） C1（AND） C2（COM） C2（COM）
ALU AC
C5 C6 C11
主存储器 M
C3（RD） C3（RD） C4（WE） C4（WE） DR
●
C7 AR
C8 C9 C10
PC
IR
C0 C1
模型机功能框图
Hale Waihona Puke Baidu
（AC）=0 AC）
第三种同步控制方式： 第三种同步控制方式： 即通常所谓中央控制和局部控制相结合的方 法。 中央控制”的含义； “中央控制”的含义； “局部控制”的含义。 局部控制”的含义。 同步控制方式的几点注意事项： 同步控制方式的几点注意事项： 共同点： 事先确定”的含义； （1）共同点：“事先确定”的含义； 不同点： （2）不同点：控制实现的难易程度及时间的 浪费程度； 浪费程度； （3）前面所讨论多级时序关系的层次均针对 同步控制方式而言。 同步控制方式而言。
(PC)→AR
DR(ADR)→AR RD M RD M (PC)+1→PC (DR)→IR
(DR)→AC
FETCH LDA X
EXE
（2）STA X W0 W1 W2
（3）ADD X （4）AND X W0
Ф0 Ф1
W1
W2
Ф0 Ф1 Ф0 Ф1 Ф0 Ф1 DR（ADR） DR（ADR）→AR
Ф0 Ф1 Ф0 Ф1 DR（ADR） DR（ADR）→AR RD M
硬布线控制器（组合逻辑控制器） 5.6 硬布线控制器（组合逻辑控制器） 5.6.1 组合逻辑控制器的原理 组合逻辑的控制器是由大量逻辑门和触发器 电路构成的非常复杂而庞大的时序逻辑网络。 电路构成的非常复杂而庞大的时序逻辑网络。 开关理论中时序逻辑的正规设计方法是否可 以使用。 以使用。 实际设计中常用时序计数器的方法。其实质： 实际设计中常用时序计数器的方法。其实质： 将复杂的时序逻辑问题转化为定时区内较为 简单的组合逻辑设计问题。 简单的组合逻辑设计问题。 计数器图例： 模K计数器图例：