多功能数字钟1

多功能数字钟的设计研究

摘要：多功能数字钟的出现为人们提供了极大的便利，通过对数字钟的设计，了解数字钟工作原理，掌握数字电路知识。对数字钟的设计中，时钟源采用多谐振荡器及分频电路产生，计时电路由74160

LS组成的多种进制计数

LS和74161

器构成，然后通过模式控制电路，经译码电路译码，由6只共阴数码管进行显示。从而实现了数字钟的时间显示、日期显示、秒表计时、时间日期校正及闹钟等多种功能。应用Proteus的ISIS软件实现了对多功能数字钟系统的设计与仿真，该方法仿真效果真实、准确，节省了硬件资源。

关键词：数字钟、计数器、数字电路

1 系统设计任务

设计一个多功能数字钟满足一下要求：

(1)时间显示功能；

(2)秒表功能，秒表能够暂停和清零，显示范围为10分钟；

(3)显示日期功能，并且可以显示28天、30天、31天三种情况；

(4)时间和日期校正功能；

(5)实现闹钟功能并且可以手动开关闹钟，在不关闭闹钟情况下，当到达定时时间时，闹铃鸣叫1分钟。

2 系统方案比较与选择

时钟频率的产生是本数字钟设计的核心，频率的产生将决定数字钟的精确与稳定，设计时钟频率源有以下两种方案：

方案一：选择晶体振荡器，如使用32768Hz石英晶体作为振荡源，通过分频器来提供所需多种频率。此方案产生频率稳定性较好，但由于市场上石英晶体频率比较固定，在进行分频时不能很好满足系统所需频率。因此设计起来比较复杂。

方案二：选择555定时器组成多谐振荡器产生。555定时器组成的多谐振荡器设计起来比较方便，并且能很好产生系统所需频率，然后通过多种进制分频器进行分频，为了更好地掌握数字电路知识，故选择此方案。

3 电路设计与计算

方案总体设计

数字钟的总体设计如图1所示，数字钟系统由基本频率源（振荡器）、分频器、计时电路、译码器、数字显示器、校准电路、模式控制电路、秒表电路等组成。

图1 数字钟总体设计图

单元模块设计

3.2.1多谐振荡器原理及电路图

由555定时器组成的多谐振荡器如图2(a)所示，其中R 1、R 2和 由图2（b ）可知，振荡周期12T T T =+。1T 为电容充电时间，2T 为电容放电时间。充电时间 11212()ln 20.7()T R R C R R C =+≈+ 放电时间 222ln 20.7T R C R C =≈

矩形波的振荡周期121212ln 2(2)0.7(2)T T T R R C R R C =+=+≈+ 因此改变1R 、2R 和电容C 的值，便可改变矩形波的周期和频率。

对于矩形波，除了用幅度，周期来衡量外，还有一个参数：占空比q ，q=（脉宽w t ）/（周期T ），w t 指输出一个周期内高电平所占的时间。图2（a ）所示电路

输出矩形波的占空比1112

1212

2T T R R q T T T R R +=

==++。 数字钟系统所需最高频率为100Hz ,故多谐振荡器产生的频率应为100Hz ，经过计算，多谐振荡器外接元件值为：

12122.90, 6.86,0.80.01R k R k C F C F μμ====，

电路原理图如图3

图3 100Hz 频率产生电路原理图

3.2.2分频器原理

数字钟工作需要的频率有10015Hz Hz Hz 、

、2.共三种频率，其中100Hz 脉冲用来作秒表计时器脉冲，1Hz 频率用来作时间计数器的秒脉冲，Hz 脉冲有

两个作用，一是用来驱动蜂鸣器工作，二是在校时和对闹钟定时时使数码管进行闪烁。这三种频率的产生就是通过100进制计数器和40进制计数器对多谐振荡器产生的100Hz 频率分频得到的。电路仿真原理图如图4和图5。

1

图4 百分频电路

图5 四十分频电路

3.2.3计时电路的设计

计时电路是产生数码管显示信息的核心，其包括时间计时电路、日期计时电路、秒表计时电路、闹钟计时电路等四大部分。四种计时电路基本原理相似，此处只说明时间计时电路的工作原理及原理图，其他部分原理图见附录一。

时间计时电路有秒、分钟、小时三部分组成，此部分电路采用1Hz 脉冲同步时序电路控制方法，同步时序电路可以避免由于仪器工作过程而产生的时序不同步而导致数字钟不精确的缺陷。时间计时电路输入端全部为零。秒计时电路为60进制计时器工作电路，采用74160LS 和74161LS 进行制作，当秒显示59时，产生一个进位脉冲，用来控制秒计时器的置数端和分各位计时电路的使能端，则当下一个脉冲触发计时器时，秒计时器被置数为零，则分计数器计数一次，分计数器个位使能端接秒部分的进位脉冲，十位部分计数器使能端接个位的进位端，两部分的置数端接分钟为59时，分钟个位进位产生的脉冲信号，和秒计时电路一样，当下一个脉冲来到时，两计数器均被置为零。小时部分电路个位和十位使能端分别由分钟进位脉冲和小时个位进位脉冲控制，置数端接高，清零端接小时输出为24时的状态，则当数字钟由23进位为24时，小时计时器瞬间被清零，从而显示出小时由23变为00的状态。时间计时电路原理图如图6所示。

v

1

3.2.4模式控制电路原理

数字钟的模式切换及校时由0001

、和02

s三个按键来进行控制。数字钟

s s

模式由时间日期闹钟显示模式0

M、秒表模式1

M、校时模式2

M、闹钟定时模式3

M等四种模式组成。由三个按键来实现对多个模式的控制是通过译码电路来实现的，译码电路的核心芯片为74138

s的四种

LS译码器。通过译码器来实现00

控制模式，在0

s分别控制两种模式来进行时间、日期、闹

s和02

M模式下，01

钟显示及闹钟开闭的多种切换。在1

s控制两种模式实现秒表的暂

M模式下，01

停及运行，在秒表暂停时02

s来

s可以实现对秒表的清零。在2

M模式下，通过02

控制对分钟个位、小时个位、日和月校正模式的切换，在各种模式下，01

s工作使其显示值进行增加，从而实现校时功能。在3

s来控制闹钟

M模式下，通过02

分钟和小时定时模式的切换，01

s工作使闹钟定时值进行改变。

3.2.5闹钟工作电路原理

闹钟工作电路是通过基本逻辑门电路实现的，利用同或门电路来判断定时时间的分钟和小时与数字钟工作显示时间的分钟和小时是否相同，当相同时输出高电平来驱动蜂鸣器工作，蜂鸣器工作一分钟以后，定时时间和数字钟工作时间则会不同，输出低电平，则蜂鸣器停止工作，从而实现数字钟的闹钟功能。

4 结论

（1）用多谐振荡器产生的频率占空比不能为50%，但此种频率对时钟影响较小，产生占空比为40%的时钟脉冲即可满足此系统要求；

（2）电路仿真具有较强的可操作性，多功能数字钟的硬件电路较复杂，实践起来较困难。

（3）由于电路控制原因，数字钟刚通电时，日期显示0月1日，但当数字钟正常工作时，日期将不会出现0月或者0日的情况。此设计不足可以通过日期计时电路的控制触发方式解决，由于此问题对数字钟功能不会产生影响，故未对其改进。

参考文献

[1] 秦增煌、姜三勇.电工学——电子技术.北京；高等教育出版社，2009

[2] 肖景和.数字电路应用精粹.北京；人民邮电出版社，2006

[3] 肖景和、赵健.初学无线电.北京；人民邮电出版社，2007