并行级联卷积码(PCCC)编、译码器实现方法研究

并行级联卷积码（PCCC）编、译码器实现方法研究

丁金鹏，郑伟，温向明

北京邮电大学通信网络综合技术研究所，北京 (100876)

E-mail：dinger22222222@

摘要：本文简单介绍了并行级联卷积码（PCCC）编码原理和译码原理。给出了一种译码妻的实现方式，并在AWGN信道下对该方式编、译码器的性能做出性能仿真。

关键词：PCCC，编码器，译码器

中图分类号： TN919

1.引言

香农信道编码定理告诉我门，在有噪声信道中，当信息传输率R

2.1 并行级联卷积码（PCCC）的编码器原理

典型的PCCC码编码器由M个相同的成员编码器，交织器，删截矩阵以及复接器组成，起结构如图1所示[ 2] 。

图1 并行级联卷积码（PCCC）的编码器原理

2.1.1 交织器

交织器可以使总的码字的自由距离随交织器的长度的增加而增加，交织器的长度的适当增加可以使译码的错误概率下降，即提供一定的交织增益。把低重量的输入序列中连续的“1”的位置分散，并使编码后的码字具有高重量。从而保证在码集合中最小距离码字的数目最小。

经典递归系统卷积码编码器，把输入的序列转化为特定卷积码结构的递归系统卷积码序列。

2.1.3 删除矩阵

用来提取分路序列的特定位并与其他分路序列的特定位组合为一个序列。

2.1.4 复用器MUX

把多路序列合成为一路序列。

图2 并行级联卷积码（PCCC）实际应用中的编码器结构图

2.2 并行级联卷积码（PCCC）的译码器原理

PCCC码的译码器由两个相同的SISO译码器，交织器和相应的解交织器组成，其基本结构如图3所示[ 3]。

图3 并行级联卷积码（PCCC）实际应用中的编码器结构图

2.2.1 交织器

对应前面的交织器，交织结构同编码器中的交织器

对应图3的交织器，把前面经过交织器的序列恢复成交织前的序列。其交织结构是交织器的反编码结构。

2.2.3 SISO译码器

其中SISO译码器的作用是完成RSC编码器的译码，也是PCCC码译码器中的核心模块，其性能直接影响整个译码器的性能，其中软输入是指的是译码模块的输入信息为经过量化的解调数据，而不是判决后的二进制序列0和1；而软输出则指的是译码模块的输出值也不是判决后的二进制序列，而是对于接收序列进行译码后的一个似然概率值，因此最后在输出之前还要经过硬判决。PCCC码译码器中的交织器与PCCC码编码器中交织器的交织序列是一致的，在编码器端，交织器和相应的解交织器则是连接两个SISO译码器的桥梁。

2.2.4 硬判决

通过一个判决阈值，把连续值序列硬性判决为0、1序列。

3. 并行级联卷积型Turbo码（PCCC）的编译码器的实现以及在AWGN信道下SIMULINK下系统图

图4 并行级联卷积码（PCCC）系统仿真系统图

3.1 数据源

采用了Brnoulli Binary 模块的1024*1的二进制随机数据源。

3.2 编码器

3.2.1 交织器

采用Random Interleaver 随机交织器。 3.1.2 RSC 编码器

采用迭代编码器Convolutional Encoder 。其系统结构如图5所示[ 4]。

图5 并行级联卷积码（PCCC ）仿真用到的RSC 分量编码器结构图

3.3 信道

3.3.1 单双极变换器

采用Unipolar to Bipolar Converter ，将0、1电平转换为+1、-1电平。 3.3.2 AWGN 信道以及信道增益

采用AWGN 信道，信道增益为Gain=2/PCCC_Var 3.3.3 延时抽样器

对信道中的连续信号进行抽样。

3.4 译码器

首先对经过AWGN 的符合信息序列进行抽样保持，然后把这个抽样保持序列送入DEMUX 中按照原来的数据大小分为三路信息序列，其中第一路表示信源的信息序列，而第二路和第三路信息序列分别代表编码器端的两路校验序列。我们在编码端的设置是第二路序列是经过RSC 编码器后的校验序列，而第三路序列为信息序列先经过随机交织器再进行RSC 编码的校验序列，把DEMUX 解复用后的第二路序列作为APP Decoder1的()i L c ，这样根据APP Decoder 的译码原理，要求()i L u 输入的是信息序列或是全0序列，这里我们用外信息序列来作为()i L u 的输入，而这个外信息序列则是整个PCCC 译码器译码后的信息对数似然序列，这样APP Decoder1的()o L u 则是信息序列的对数似然序列，而APP Decoder1的()o L c 则作为无用序列外接终端。形象的说就是利用了编码器中的第二路信号来确定信息序列，那么如何来实现迭代呢？我们利用第三路序列来实现。我们把APP Decoder1的()o L u 看作是信息序列的对数似然序列，进行交织后在送入到APP Decoder2的()i L u ，这与编码器部分中第三路序列先经过再送入到RSC 编码器的过程是一致的。将DEMUX 解复用后的第三路序列作为APP Decoder2的()i L c ，这样APP Decoder2的()o L u 则是信息序列经过随机交织器后的对数似然序列，再经过相对应的随机解交织，送入硬判决后则可以作为信息似