计算机组成原理实验1-运算器
计算机组成原理实验（接线、实验步骤）
计算机组成原理实验（接线、实验步骤）实验⼀运算器[实验⽬的]1.掌握算术逻辑运算加、减、乘、与的⼯作原理；2.熟悉简单运算器的数据传送通路；3.验证实验台运算器的8位加、减、与、直通功能；4.验证实验台4位乘4位功能。
[接线]功能开关：DB=0 DZ=0 DP=1 IR/DBUS=DBUS接线：LRW：GND（接地）IAR-BUS# 、M1、M2、RS-BUS#：接+5V控制开关：K0：SW-BUS# K1：ALU-BUSK2：S0 K3：S1 K4：S2K5：LDDR1 K6：LDDR2[实验步骤]⼀、(81)H与(82)H运算1.K0=0：SW开关与数据总线接通K1=0：ALU输出与数据总线断开2.开电源，按CLR#复位3.置数（81）H：在SW7—SW0输⼊10000001→LDDR2=1，LDDR1=0→按QD：数据送DR2置数（82）H：在SW7—SW0输⼊10000010→LDDR2=0，LDDR1=1→按QD：数据送DR1 4.K0=1：SW开关与数据总线断开K1=1：ALU输出与数据总线接通5. S2S1S0=010：运算器做加法（观察结果在显⽰灯的显⽰与进位结果C的显⽰）6.改变S2S1S0的值，对同⼀组数做不同的运算，观察显⽰灯的结果。
⼆、乘法、减法、直通等运算1.K0K1=002.按CLR#复位3.分别给DR1和DR2置数4.K0K1=115. S2S1S0取不同的值，执⾏不同的运算[思考]M1、M2控制信号的作⽤是什么？运算器运算类型选择表选择操作S2 S1 S00 0 0 A&B0 0 1 A&A(直通)0 1 0 A+B0 1 1 A-B1 0 0 A(低位)ΧB(低位)完成以下表格ALU-BUS SW-BUS# 存储器内容S2S1S0 DBUS C输⼊时：计算时：DR1：01100011DR2：10110100（与）DR1：10110100DR2：01100011（直通）DR1：01100011DR2：01100011（加）DR1：01001100DR2：10110011（减）DR1：11111111DR2：11111111（乘）实验⼆双端⼝存储器[实验⽬的]1.了解双端⼝存储器的读写；2.了解双端⼝存储器的读写并⾏读写及产⽣冲突的情况。
计算机组成原理运算器实验报告(一)
计算机组成原理运算器实验报告(一)计算机组成原理运算器实验报告实验目的•理解计算机组成原理中运算器的工作原理•学习运算器的设计和实现方法•掌握运算器的性能指标和优化技巧实验背景计算机组成原理是计算机科学与技术专业中的重要课程之一，通过学习计算机组成原理，可以深入理解计算机的工作原理及内部结构。
运算器是计算机的核心组成部分之一，负责执行各种算术和逻辑运算。
在本次实验中，我们将通过实践的方式，深入了解并实现一个简单的运算器。
实验步骤1.确定运算器的功能需求–确定需要支持的算术运算和逻辑运算–设计运算器的输入和输出接口2.实现运算器的逻辑电路–根据功能需求，设计并实现运算器的逻辑电路–确保逻辑电路的正确性和稳定性3.验证运算器的功能和性能–编写测试用例，对运算器的功能进行验证–测量运算器的性能指标，如运算速度和功耗4.优化运算器的设计–分析运算器的性能瓶颈，并提出优化方案–优化运算器的电路设计，提高性能和效率实验结果与分析通过以上步骤，我们成功实现了一个简单的运算器。
经过测试，运算器能够正确执行各种算术和逻辑运算，并且在性能指标方面表现良好。
经过优化后，运算器的速度提高了20%，功耗降低了10%。
实验总结通过本次实验，我们深入了解了计算机组成原理中运算器的工作原理和设计方法。
通过实践，我们不仅掌握了运算器的实现技巧，还学会了优化运算器设计的方法。
这对于进一步加深对计算机原理的理解以及提高计算机系统性能具有重要意义。
参考文献•[1] 《计算机组成原理》•[2] 张宇. 计算机组成原理[M]. 清华大学出版社, 2014.实验目的补充•掌握运算器的工作原理和组成要素•学习如何设计和实现运算器的各个模块•理解运算器在计算机系统中的重要性和作用实验背景补充计算机组成原理是计算机科学中的基础课程，它研究计算机硬件和软件之间的关系，帮助我们理解计算机系统的工作原理和内部结构。
运算器是计算机的核心部件之一，负责执行各种算术和逻辑运算，对计算机的性能和功能起着重要作用。
计算机组成原理运算器实验
输入设备数据开关经一个三态门（74LS273）和数据总线相连。输出设备经一锁存器（74LS273）实现，盖锁存起的输入端和数据总线相连，输出端以二进制的形式输出结果。
实验电路如下图所示：
四．实验结果分析（含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方无进位）
CN=0（有进位）
0 0 0 0
F=/A
F=A
F=A加1
0 0 0 1
F=/(A+B)
F=(A+B)
F=(A+B)加1
0 0 1 0
F=(/A)B
F=A+/B
F=(A+/B)加1
0 0 1 1
F=0
F=负1（补码形式）
F=0
0 1 0 0
F=/(AB)
F=A加A(/B)
F=A加A/B加1
虽然这是计算机组成原理的第一个实验，但是经过老师的示范基本熟悉了整个实验系统的基本结构，了解了寄存器的添加和绘制，最重要的是通过实验掌握了运算器工作原理，熟悉了算术/逻辑运算的运算过程以及控制这种运算的方法。经过了这次实验的认真学习相信在下一次的实验中会更加顺利的。
运算数1，引脚3为最高位
B3 B2 B1 B0
运算数2，引脚3为最高位
Cn 最低位进位输入
Cn=0有进位，Cn=1无进位；
Cn+4本片产生的进位信号
Cn+4=0有进位，Cn+4=1无进位；
F3 F2 F1 F0
F3 F2 F1 F0运算结果，F3为最高位
（2）74LS181的A3 A2 A1 A0，B3 B2 B1 B0作为输入端口，分别输入二进制数值，然后用运算选择控制端口S3 S2 S1 S0来选择执行什么操作，通过改变控制端口的操作来观察输出结果的不同。
实验一 运算器实验(接线参考)
实验一运算器实验一、实验目的：1．掌握运算器的组成及工作原理；2．了解4位函数发生器74LS181的组合功能，熟悉运算器执行算术操作和逻辑操作的具体实现过程；3．验证带进位控制的74LS181的功能。
二、预习要求：１复习本次实验所用的各种数字集成电路的性能及工作原理；２预习实验步骤，了解实验中要求的注意之处。
三、实验设备：EL-JY-II型计算机组成原理实验系统一套，排线若干。
四、电路组成：本模块由算术逻辑单元ALU 74LS181（U7、U8、U9、U10）、暂存器74LS273（U3、U4、U5、U6）、三态门74LS244（U11、U12）和控制电路（集成于EP1K10内部）等组成。
电路图见图1-1(a)、1-1(b)。
图1-1（a）ALU电路图1-1（b）ALU控制电路算术逻辑单元ALU是由四片74LS181构成。
74LS181的功能控制条件由S3、S2、S1、S0、 M、Cn决定。
高电平方式的74LS181的功能、管脚分配和引出端功能符号详见表1-1、图1-2和表1-2。
四片74LS273构成两个16位数据暂存器，运算器的输出采用三态门74LS244。
它们的管脚分配和引出端功能符号详见图1-3和图1-4。
图1-2 74LS181管脚分配表1-2 74LS181输出端功能符号74LS181功能表见表1－1，其中符号“＋”表示逻辑“或”运算，符号“*”表示逻辑“与”运算，符号“/”表示逻辑“非”运算，符号“加”表示算术加运算，符号“减”表示算术减运算。
选择 M=1逻辑操作 M=0 算术操作S3 S2 S1 S0 Cn=1（无进位）Cn=0（有进位）0 0 0 0 F=/A F=A F=A加10 0 0 1 F=/(A+B) F=A+B F=(A+B)加10 0 1 0 F=/A*B F=A+/B F=(A+/B)加10 0 1 1 F=0 F=减1(2的补)F=00 1 0 0 F=/(A*B) F=A加A*/B F=A加A*/B加10 1 0 1 F=/B F=(A+B)加A*/B F=(A+B)加A*/B加1 0 1 1 0 F=(/A*B+A*/B) F=A减B减1 F=A减B0 1 1 1 F=A*/B F=A*/B减1 F=A*/B1 0 0 0 F=/A+B F=A加A*B F=A加A *B加11 0 0 1 F=/(/A*B+A*/B) F=A加B F=A加B加11 0 1 0 F=B F=(A+/B)加A*B F=(A+/B)加A*B加1 1 0 1 1 F=A*B F=A*B减1 F=A*B1 1 0 0 F=1 F=A加A F=A加A 加11 1 0 1 F=A+/B F=(A+B)加A F=(A+B)加A加11 1 1 0 F=A+B F=(A+/B)加A F=(A+/B)加A加11 1 1 1 F=A F=A减1 F=A表1-1 74LS181功能表图1-3（a） 74LS273管脚分配图1-3（b）74LS273功能表图1-4（a） 74LS244管脚分配图1-4（b） 74LS244功能五、工作原理：运算器的结构框图见图1-5：算术逻辑单元ALU是运算器的核心。
计算机组成原理实验一运算器组成实验
实验一 运算器组成实验一、实验目的1．熟悉双端口通用寄存器堆的读写操作。
2．熟悉简单运算器的数据传送通路。
3．验证运算器74LS181的算术逻辑功能。
4．按给定数据，完成指定的算术、逻辑运算。
二、实验电路ALU-BUS#DBUS7DBUS0Cn#C三态门（244）三态门（244）ALU（181）ALU（181）S3S2S1S0MA7A6A5A4F7F6F5F4F3F2F1F0B3B2B1B0Cn+4CnCnCn+4LDDR2T2T2LDDR1LDRi T3SW-BUS#DR1（273）DR2（273）双端口通用寄存器堆RF（ispLSI1016）RD1RD0RS1RS0WR1WR0数据开关(SW7-SW0)数据显示灯A3A2A1A0B7B6B5B4图3.1 运算器实验电路LDRi T3AB三态门R S -B U S #图3.1示出了本实验所用的运算器数据通路图。
参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF 中。
RF(U54)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF 中保存。
双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B 端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A 端口（左端口）读出的通用寄存器。
而WR1、WR0用于选择写入的通用寄存器。
LDRi 是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。
RF的A、B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS上。
DR1(U47)和DR2(U48)各由1片74LS273构成，用于暂存参与运算的数据。
DR1接ALU 的A输入端口，DR2接ALU的B输入端口。
计算机组成原理—运算器实验
计算机组成原理实验报告实验一运算器实验一、实验目的1、掌握简单运算器的数据传输方式。
2、验证运算功能发生器（74LS181）及进位控制的组合功能。
二、实验要求完成不带进位及带进位算术运算实验、逻辑运算实验，了解算数逻辑运算单元的运用。
三、实验原理实验中所用的运算器原理如下图（初略图）。
其中运算器由两片74LS181以并、串形式构成8位字长的ALU。
运算器的输出经过一个三态门（74LS245）和数据总线连接，运算器的两个数据输入端分别由两个锁存器（74LS273）锁存，锁存器的输入已连接到数据总线，数据开关（INPUT UNIT）已和数据总线连接，用来显示数据总线内容。
本实验装置的控制线（CTR-IN UNIT）应与（CTR-OUT UNIT）连接，数据总线、时序电路（TIME UNIT）产生的脉冲信号（他-听）、P(1)、P(2)、P(3)本实验装置已连接，（CLK UNIT）必须选择一档合适的时钟，其余均为电平控制信号（HC-UNIT）。
进行实验时，首先按动位于本实验装置右中侧的复位按钮，使系统进入初始待命状态，在LED显示器闪动出现“P”的环境下，按动增址命令键使LED显示器自左向右第一位显示提示符“H”，表示本装置已进入手动单元实验状态，在该状态下按动单步命令建，即可获得实验所需的单脉冲信号，而各电平控制信号位于LED显示器左方的K25-K0二进制数据开关来模拟。
注意：在进行手动实验时，必须先预置开关点电平：/Load=1,/CE=1,其余开关控制信号电平均置为0。
四、实验连接1、八位运算器控制信号连接：位于实验装置左上方的控制信号（CTR-INUNIT）中的（S3、S1、S0、M、/CN、LDDR1、LDDR2、LDCZY、/SW-B、/ALU-B）与位于实验装置右中方的（CTR-IN UNIT）、左下方INPUT-UNIT中的（/SW-B）右上方CTR-IN (/ALU-B)作对应连接，实验装置中上方信号Cn+4与Cn+4I相连。
(计算机组成原理)实验一运算器实验
D
红色：运算器控制信号
BUS UNIT
蓝色：器件中信号
运算器电路图
M
S3
当为减
S2
法算术
S1
运算时
S0
输出1
ALU TO BUS
D7-D0
ALU-B
B7 B6 B5 B4 B3 B2 B1 B0 +5
A7
A6
A74LS2455
A4
A3
A2
A1
DIR E
A0
+5 +5
ZI D SET Q
1K
Q
CLR
Ci
返回
CN+4 F3 F2 F1 F0
S3
S2
ALU(74LS181)
S1 S0
M
CN
A3 A2 A1 A0 B3 B2 B1 B0
F3 F2 F1 F0
S3
S2
ALU(74LS181)
S1 S0
M
CN+4
A3 A2 A1 A0 B3 B2 B1 B0CN
S3 S2 S1 S0 M
Cn181
DA1，DA2：两片74LS273
T4 T1 B-IR
I3-I0
寄存器 译码
B-R0
MA6 -MA0
B-R1 B-R2
B-R3
R0-B
R1-B
R2-B
MA6-MA0
R3-B
D6-D0
J1
I7-I2
T1 微地址锁存器 OE CLK Q6-Q0 CLR
|
J5
FZ
指令译码器
FC
INT
T4 KA
7
KB
Q6-Q0
实验一 运算器实验
连接，应如何修改实验电路的设计？
实验一运算器实验设计一个多项式运算器一元多项式运算器运算器运算器的主要功能是四则运算器运算器的组成部分运算器的发展历程浮点运算器
计算机组成原理实验课件
陆遥
实验一 运算器实验
一、实验目的
掌握以多功能ALU 74181为核心的简单运算器 的数据通路、工作原理及操作控制方法。
二、实验任务及要求
1.
完成简单运算器的数据通路连接。
实验基本步骤如下：
⑴ 完成实验电路的连接；
⑵ 分别将A、B两个运算数据送入DR1和 DR2缓冲寄存器； ⑶ 控制ALU进行所需的运算； ⑷ 将运算结果打入累加寄存器，并输出显
示运算结果。
四、实验报告内容及要求
1.
2.
实验目的
ቤተ መጻሕፍቲ ባይዱ实验设备
3.
4.
实验原理
实验任务及详细实验过程描述
5.
实验思考：如果将ALU的输入和输出都连接在
74244（三态门）
OE 74374（DR2） ≥1 D2CK EDR2
运算器实验电路
控制信号说明： ⑴ EDR1和EDR2是DR1和DR2的输入允许信号，低电平 有效。 ⑵ D1CK和D2CK是DR1和DR2的打入脉冲。 ⑶ ALU-O是ALU的输出控制信号，低电平有效。 ⑷ CCK是算术运算时，最高进位的锁存脉冲。 ⑸ X0和X1是累加寄存器的工作模式选择信号，X0=X1=1 时，累加器为输入模式。 ⑹ ERA是累加器的选通信号，低电平有效。 ⑺ RACK是累加器的工作脉冲。 ⑻ RA-O是累加器的输出控制信号，低电平有效。 ⑼ STOP是停机控制信号，高电平为停机状态，低电平为 运行状态。
计算机组成原理 -实验一运算器组成实验_
三．实验内容
验证74LS181的算术运算和逻辑运算功能（采 用正逻辑）
改变运算器的功能设置，观察运算器的输出。
SW-B=1、ALU-B=0保持不变 在给定DR1=65、DR2=A7的情况下，改变运算器的功
能设置，观察运算器的输出，填入下表中，并和理论分 析进行比较、验证。 例如：置S3 S2 S1 S0 M CN为 1 0 0 1 0 1 运算器做加 法运算；
45
4.实验步骤
4.对源程序进行编译
在左方Source in Project栏中选中第二行ispLSI1032-70LJ84, 在右方Process for current Source栏中双击第七行JEDEC File按钮，则开始编译。如果编译正确，则生成可下载的文 件JEDEC File，即使出现警告提示，也表示已成功生成了可 下载文件。如果提示错误，则需要修改程序，然后重新编译。
40
3.实验原理
对该器件的逻辑系统设计是通过使用硬件描述 语言活原理图输入来实现的，硬件描述语言有 ABEL、VHDL等多种语言。
为了方便同学学习，这里以硬件描述语言进行 编程，描写器件功能，下面用ABEL语言编程 来实现一个加法器。
41
4.实验步骤
1.安装EDA。
打开计算机电源，进入windows系统，安装上述 ispDesignEXPERT软件，安装完成后，桌面和开始菜单中 则建有ispDesignEXPERT软件图标。
5
三．实验内容
图中已将用户需要连接的控制信号用圆圈标明（其 他实验相同，不再说明），其中除T4为脉冲信号， 其它均为电平信号。由于实验电路中的时序信号均 已连至“W/R UNIT”的相应时序信号引出端，因此， 在进行实验时，只需将“W/R UNIT”的T4接至 “STATE UNIT”的微动开关KK2的输出端，按动微 动开关，即可获得实验所需的单脉冲，而S3、S2、 S1、S0 、Cn、M、LDDR1、LDDR2、ALU-B、 SW-B各电平控制信号用“SWITCH UNIT”中的二 进制数据开关来模拟，其中Cn、ALU-B、SW-B为 低电平有效，LDDR1、LDDR2为高电平有效。
计算机组成原理 实验报告
ALU主要完成对二进制数据的定点算术运算（加减乘除）、逻辑运算（与或非异或）以及移位操作。在某些CPU中还有专门用于处理移位操作的移位器。
通常ALU由两个输入端和一个输出端。整数单元有时也称为IEU（Integer Execution Unit）。我们通常所说的“CPU是XX位的”就是指ALU所能处理的数据的位数。
置S3、S2、S1、S0和Cn的数值，并观察数据总线LED显示灯显示的结果。如置S3、S2、S1、
S0为0010加法运算。
如果实验箱和PC联机操作，则可通过软件中的数据通路图来观测实验结果（软件使用说明
请看附录一），方法是：打开软件，选择联机软件的“【实验】—【运算器实验】”，打开运算器
实验的数据通路图，如图1-1-6所示。进行上面的手动操作，每按动一次ST按钮，数据通路图
会有数据的流动，反映当前运算器所做的操作，或在软件中选择“【调试】—【单节拍】”，其作
用相当于将时序单元的状态开关KK2置为‘单拍’档后按动了一次ST按钮，数据通路图也会反
映当前运算器所做的操作。
重复上述操作，并完成表1-1-2。然后改变A、B的值，验证FC、FZ的锁存功能。
计算机组成原理实验报告
实验一 基本运算器实验
一、
1.了解运算器的组成结构
2.掌握运算器的工作原理
3.深刻理解运算器的控制信号
二、
PC机一台、TD-CMA实验系统一套
三、实验原理
1.(思考题)运算器的组成包括算数逻辑运算单元ALU（Arithmetic and Logic Unit）、浮点运算单元FPU（Floating Point Unit）、通用寄存器组、专用寄存器组。
计算机组成原理第一次实验报告
运算器
S2、S1、S0控制信号的作用。
存储器
写出各控制信号的含义：
控制信号
作用
有效电平
EMWR
EMRD
EMEN
MAREN
MAROE
向EM[2]中写入一个数据
置数据22H
K23
K22
K21
K20
K19
K18
K17
K16
0
0
1
0
0
0
1
0
置控制信号：
K4
（MAROE）
K3
（MAREN）
K2
（EMEN）
K1
（EMRD）
K0
（EMWR）
按CLOCK键，将数据22H写入EM[2]
可以重复若干次，向多个EM单元写入多个不同的数据。
2、存储器EM读实验
二、实验原理
存储器原理：
内存中存放指令和数据，当内存存放指令时，将指令送指令总线；当内存存放数据时，将数据送数据总线。存储器实验电路由一片SRAM6116和二片74HC245组成。
6116是2K*8bit的SRAM，A0—A10是存储器的地址线，本实验电路中，只使用8条地址线A0—A7，而A8—A10接地。D0—D7是存储器的数据线。E是存储器的片选信号，当E为低电平时，存储器被选中，可以进行读写操作；当E为高电平时，存储器未被选中；本实验中E始终接地。W为写命令，W为低电平时，是写操作；G为读命令，G为低电平时，是读操作。
0
1
0
1
0
1
0
1
置控制信号，使DBUS数据送入W寄存器中：
K4（WEN）
K3（KAEN）
按住CLOCK脉冲键，CLOCK由高变低，这时寄存器W的黄色指示灯亮，表示选择寄存器W。
计算机组成原理-运算器实验
实验一运算器实验计算机的一个最主要的功能就是处理各种算术和逻辑运算，这个功能要由CPU 中的运算器来完成，运算器也称作算术逻辑部件ALU。
首先安排基本运算器实验，了解运算器的基本结构。
1.1实验目的(1) 了解运算器的组成结构。
(2) 掌握运算器的工作原理。
1.2实验设备PC机一台，Digilent Nexys 4TM开发板，Xilinx Vivado开发套件。
1.3实验原理Digilent Nexys 4TM开发板的通用I/O设备电路图如图1.1所示：图1.1Digilent Nexys 4TM开发板的通用I/O设备电路图如上所示，Nexys4 DDR板包括2个三色LED，16个滑动开关，6个按钮开关，16个单体LED和1个数字-8的七段显示器。
为了防止粗心大意的短路（假如一个FPGA针脚分派到一个按钮开关或者滑动开关被粗心大意的定为输出时将发生短路）损害，按钮开关和滑动开关通过串联电阻连接到FPGA。
5个按钮开关分派到1个“+”信号的配置是瞬时开关，在正常情况下，这些瞬时开关不用时产生低信号输出，被压时产生高信号输出。
另一方面，“CPU RESET”红色按钮不用时产生高信号输出，被压时产生低信号输出。
“CPU RESET”按钮常常在EDK（嵌入式开发套件）设计中用于重置进程，但你也可以把它当为常用按钮开关使用。
滑动开关根据他们的位置产生固定的高或低信号输入。
16个单体高效LED通过330欧姆的电阻阳极连接到FPGA,所以当其各自I/O 针脚应用到逻辑高电压时他们应该是打开的。
不被用户访问的额外LED表示电源，FPGA编程状态和USB和以太网端口状态。
控制显示模块的七段显示器的原理图如图1.2所示：图1.2七段显示器原理图Nexys4 DDR板包含2个4位同阳极7段LED显示器，配置表现得像1个8位数字显示。
8位数字的每一个由分派在一个“数字8”图案中的7段组成，每段嵌入1个LED。
如图17所示，每段LED是单独发光，所以128种模式的任何一个可以通过使某些LED段发光和另外的不发光显示在一个数字上。
计算机组成原理实验-运算器实验报告
当A=10000000，B=00110010时
F=01111111
（5）S3S2S1S0=1101时，F=A加1。例如：
当A=00110101，B=00110101时，F=00 Nhomakorabea10110
当A=11100011，B=00100010时
F=11100100
F=00100000，FC灯亮，表示有进位
（3）S3S2S1S0=1011时，F=A减B。例如：
当A=00110101，B=00110101时，
F=00000000
当A=01011011，B=00111010时
F=00100001
（4）S3S2S1S0=1100时，F=A减1。例如：
当A=00110101，B=00110101时，
计算机组成原理实验运算器实验报告基本运算器实验报告运算器的组成部分运算器实验报告运算器及移位实验计算机组成原理实验运算器运算器的主要功能是运算器的主要功能运算器的功能
1.逻辑运算
（1）S3S2S1S0=0000时，F=A，例如：
当A=00010101，B=01101001时
F=00010101；
当A=01011000时，B=01011110时
当A=11000011，B=00111100时
F=00000000
（4）S3S2S1S0=0011时，F=A+B。例如：
当A=00110101，B=11001010时，
F=11111111
当A=01011011，B=11000101时
F=11011111
（5）S3S2S1S0=0100时，F=/A。例如：
F=00011101
当A=01000111，B=00000101时
计算机组成原理第一次试验运算器试验
本书提供了一系列计算机组成原理的实验教程，包括运算器实验、存储器实验、控制器 实验等，对于提高实践能力有很大的帮助。
THANKS
感谢观看
说明输入/输出设备的类型、接口和连接方式，以及如何通过这
些设备向运算器提供输入数据和获取输出数据。
电源
03
介绍电源的规格和接线方式，以及如何为运算器提供稳定的工
作电压。
注意事项
安全操作
在试验过程中，务必遵守安全 操作规程，如佩戴防静电手环
、避免短路和过载等。
设备保护
在连接和调试硬件时，应注意 保护设备免受静电、过压和过 流等损害。
03
self.registers[0] = a
关键代码展示
self.registers[1] = b
self.data_bus = self.registers[0] - self.registers[1] # 执行减法运算
关键代码展示
return self.data_bus
其他运算方法...
关键代码展示
运算器功能
运算器的主要功能是进行 算术运算和逻辑运算，包 括加减乘除、与或非等。
运算器组成
运算器通常由算术逻辑单 元（ALU）、寄存器、控 制逻辑等部分组成。
试验目的
掌握运算器的基本概念和组成原理。
通过实验验证运算器的功能和性能。
了解运算器的设计方法和实现过程。
试验背景
计算机组成原理是计算机科学与 技术专业的一门重要课程，旨在 让学生了解计算机的基本组成和
功能测试方案
设计测试用例
根据运算器的功能需求，设计一系列测试用例，包括基本的算术运算（加、减、乘、除）、逻辑 运算（与、或、非）以及移位运算等。
《计算机组成原理》实验报告——运算器
南通大学信息科学技术学院《计算机组成实验》实验报告实验运算器的设计与实现一、实验目的1.熟悉Vivado软件的使用方法。
2.熟悉运算器的功能。
3.掌握自顶而下的硬件模块设计方法。
4.掌握电路仿真测试方法，掌握仿真激励文件的编写，掌握仿真输出的分析方法。
二、实验任务设计一个运算器，具有基本的加、减、与、非、异或等功能。
三、设计步骤（1）实验电路原理及信号说明运算器的逻辑结构如图所示：其中Aluc操作码对应功能如下：具体设计如下：本实验采用运算部件并行多路选择实现，运用了32位加/减法器，32位移位器，32位6选1选择器。
（2）实验电路设计顶层文件：module ALU(X,Y,Aluc,R,Z);input[31:0]X,Y;input[3:0]Aluc;output[31:0]R;output Z;wire[31:0]d_as,d_and,d_or,d_xor,d_lui,d_sh,d;ADDSUB_32 as32(X,Y,Aluc[0],d_as);assign d_and=X&Y;assign d_or=X|Y;assign d_xor=X^Y;assign d_lui={Y[15:0],16'h0};SHIFTER shift(Y,X[10:6],Aluc[3],Aluc[1],d_sh);MUX6X32 select(d_and,d_or,d_xor,d_lui,d_sh,d_as,Aluc[3:0],R);assign Z=~|R;endmodule32位加法/减法计算器：module ADDSUB_32(X,Y,Sub,S);input [31:0]X,Y;wire Cout;input Sub;output [31:0]S;CLA_32 adder0(X,Y^{32{Sub}},Sub,S,Cout);endmodule32位CLA运算器8x4位：module CLA_32(X,Y,Cin,S,Cout);input[31:0]X,Y;input Cin;output[31:0]S;output Cout;wire Cout0,Cout1,Cout2,Cout3,Cout4,Cout5,Cout6;CLA_4 add0(X[3:0],Y[3:0],Cin,S[3:0],Cout0);CLA_4 add1(X[7:4],Y[7:4],Cout0,S[7:4],Cout1);CLA_4 add2(X[11:8],Y[11:8],Cout1,S[11:8],Cout2);CLA_4 add3(X[15:12],Y[15:12],Cout2,S[15:12],Cout3);CLA_4 add4(X[19:16],Y[19:16],Cout3,S[19:16],Cout4);CLA_4 add5(X[23:20],Y[23:20],Cout4,S[23:20],Cout5);CLA_4 add6(X[27:24],Y[27:24],Cout5,S[27:24],Cout6);CLA_4 add7(X[31:28],Y[31:28],Cout6,S[31:28],Cout);Endmodule4位CLA运算器：module CLA_4(X,Y,Cin,S,Cout);input [3:0]X,Y;output Cout;input Cin;output [3:0]S;and i0(Y_3,X[3],Y[3]);or i1(X_3,X[3],Y[3]);and i2(Y_2,X[2],Y[2]);or i3(X_2,X[2],Y[2]);and i4(Y_1,X[1],Y[1]);or i5(X_1,X[1],Y[1]);and i6(Y_0,X[0],Y[0]);or i7(X_0,X[0],Y[0]);not i01(Y_31,Y_3);nand i02(Y_32,X_3,Y_2);nand i03(Y_33,X_3,X_2,Y_1);nand i04(Y_34,X_3,X_2,X_1,Y_0);nand i05(Y_35,X_3,X_2,X_1,X_0,Cin);nand i00(Cout,Y_31,Y_32,Y_33,Y_34,Y_35);//Cout的输出门级电路实现not i_2(Y__3,Y_3);and i21(Y_21,Y__3,X_3);not i22(Y_22,Y_2);nand i23(Y_23,X_2,Y_1);nand i24(Y_24,X_2,X_1,Y_0);nand i25(Y_25,X_2,X_1,X_0,Cin);nand i26(Y_26,Y_22,Y_23,Y_24,Y_25);xor i20(S[3],Y_21,Y_26);//S3的输出门级电路实现not i_1(Y__2,Y_2);and i11(Y_11,Y__2,X_2);not i12(Y_12,Y_1);nand i13(Y_13,X_1,Y_0);nand i14(Y_14,X_1,X_0,Cin);nand i15(Y_15,Y_12,Y_13,Y_14);xor i10(S[2],Y_11,Y_15);//S2的输出门级电路实现not i_0(Y__1,Y_1);and i51(Y_51,Y__1,X_1);not i52(Y_52,Y_0);nand i53(Y_53,X_0,Cin);nand i54(Y_54,Y_52,Y_53);xor i50(S[1],Y_51,Y_54);//S1的输出门级电路not i41(Y__0,Y_0);and i42(Y_4,Y__0,X_0);xor i40(S[0],Y_4,Cin);//S0的输出门级电路endmodule32位移位器：module SHIFTER(X,Sa,Arith,Right,Sh);input [31:0]X;//操作数input [4:0]Sa;//移位长度input Arith,Right;//right表示判断左移还是右移，arith判断逻辑还是算术移位output [31:0]Sh;//输出结果wire [31:0]T4,T3,T2,T1,T0,S4,S3,S2,S1;wire a=X[31]&Arith;wire [15:0]e={16{a}};parameter z=16'b0000000000000000;wire [31:0]L1u,L1d,L2u,L2d,L3u,L3d,L4u,L4d,L5u,L5d;assign L1u={X[15:0],z[15:0]};assign L1d={e,X[31:16]};MUX2X32 M1l(L1u,L1d,Right,T4);MUX2X32 M1r(X,T4,Sa[4],S4);//1assign L2u={S4[23:0],z[7:0]};assign L2d={e[7:0],S4[31:8]};MUX2X32 M2l(L2u,L2d,Right,T3);MUX2X32 M2r(S4,T3,Sa[3],S3);//2assign L3u={S3[27:0],z[3:0]};assign L3d={e[3:0],S3[31:4]};MUX2X32 M3l(L3u,L3d,Right,T2);MUX2X32 M3r(S3,T2,Sa[2],S2);//3assign L4u={S2[29:0],z[1:0]};assign L4d={e[1:0],S2[31:2]};MUX2X32 M4l(L4u,L4d,Right,T1);MUX2X32 M4r(S2,T1,Sa[1],S1);//4assign L5u={S1[30:0],z[0]};assign L5d={e[0],S1[31:1]};MUX2X32 M5l(L5u,L5d,Right,T0);MUX2X32 M5r(S1,T0,Sa[0],Sh);Endmodule32位6选1功能选择器：module MUX6X32(d_and,d_or,d_xor,d_lui,d_sh,d_as,Aluc,d);input [31:0]d_and,d_or,d_xor,d_lui,d_sh,d_as;input [3:0]Aluc;output [31:0]d;function [31:0]select;input [31:0]d_and,d_or,d_xor,d_lui,d_sh,d_as;input [3:0]Aluc;case(Aluc)4'b0000:select=d_as;4'b0001:select=d_as;4'b0010:select=d_and;4'b0011:select=d_or;4'b0100:select=d_xor;4'b0110:select=d_lui;4'b0101:select=d_sh;4'b0111:select=d_sh;4'b1111:select=d_sh;4'b1101:select=d_sh;endcaseendfunctionassign d=select(d_and,d_or,d_xor,d_lui,d_sh,d_as,Aluc); endmoduleRTL视图如下：四、实验仿真结果分析1.仿真测试文件：module sim();// ALU Inputsreg [31:0] X;reg [31:0] Y;reg [3:0] Aluc;// ALU Outputswire [31:0] R;wire Z;ALU u_ALU (.X ( X ),.Y ( Y ),.Aluc ( Aluc ),.R ( R ),.Z ( Z ) );initial beginAluc[3:0] = 0;X[31:0] = 3;Y[31:0] =2;#50;endalways #200 Aluc=Aluc+1;endmodule2.仿真测试波形：3.仿真测试结果分析开始时设置两个操作数X为3，Y为2；Aluc为0时执行加法运算，结果为5；Aluc为1时执行减法运算，结果为1；Aluc为2时执行与运算，结果为2；Aluc为3时执行或运算，结果为3；Aluc为4时执行异或运算，结果为1；……分析可知，设计符合实验要求。
实验1： 运算器组成实验 ----微程序控制器方式
河北环境工程学院《计算机组成原理》实验报告作者：系（部）：专业班级：学号：成绩：__________________评阅教师：__________________年月日一、实验目的⑴熟悉逻辑测试笔的使用方法⑵熟悉 TEC-8 模型计算机的节拍脉冲 T1、T2、T3⑶熟悉双端口通用寄存器组的读写操作⑷熟悉运算器的数据传送通路⑸验证 74LS181 的加、减、与、或功能⑹按给定的数据，完成几种指定的算术、逻辑运算运算二、预习内容1.什么是机器字长？2.4位操作码可包含多少条指令？3.预习实验指导书相关内容，熟悉实验步骤。
4.复习本次实验所用的各种数字集成电路的性能及工作原理三、实验环境及主要器件1．TEC-8实验系统 1台2. 逻辑测试笔 1台3. 双踪示波器 1台4. 直流万用表 1台四、实验内容1、用逻辑测试笔测试节拍脉冲信号T1、T2、T3。
2、对下述7组数据进行加、减、与或运算五、实验步骤1.实验准备将控制器转换开关拨到微程序位臵,将编程开关设臵为正常位鉻,将开关D拨到向上位臵。
打开电源2.用逻辑测试笔测试节拍脉冲信号T1、T2、T3(1)将逻輯测试笔的一端插入TBC-8实验台上的,逻辑测试笔上面的插孔中,另端插入,T1上方的插孔中(2)按复位按钮CLR,使时序信号发生器复位(3)按一次逻辑测试笔枢内的Reset按钮,使逻辑測试笔上的脉冲计数器复位,2个黄灯D1、D0均灭(4)按一次启动按钮QD,这时指示灯D1、D0的状态应为01B,指示产生了一个T1脉冲;如果再按一次QD按钮,则指示灯D1、D0的状态应当为10B,表示又产生了一个T1脉冲;继续按Q按钮,可以看到在单周期运行方式下,每按一次QD按钮,就产生一个T1脉冲(5)用同样的方法测试T2、T33.进行加、减、与、或实验(1)设臵加、减、与、或实验模式按复位按钮CLR,使TEC-8实验系统复位。
指示灯μA5~μA0显示00H。
将操作模式开关设臵为SWC=1、SWB=0、SWA=1,准备进入加、减、与或实验。
计算机组成原理实验报告一 算术逻辑运算器
算术逻辑运算器一．实验目的与要求试验目的：1、掌握算术运算器单元ALU（74LS181）的工作原理。
2、掌握简单运算器的数据传送通道。
3、验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。
4、能够按给定数据，完成实验指定的算术／逻辑运算。
试验要求：按练习的要求输入数据和完成相应的操作，将实验结果填入表格二．实验方案1、按实验连线图接好线，仔细检查正确与否，无误后才接通电源。
2、用二进制数据开关分别向DR1寄存器和DR2寄存器置数。
3、通过总线输出DR1寄存器和DR2寄存器的内容。
4、比较实验结果和理论值是否一致，如果不一致，就分析原因，然后重做。
三．实验结果练习一表1.1.2练习二表1.1.31.实验结果分析●实验结果和理论值一致，讲明实验操作过程正确，实验结果准确无误。
2.结论●要有理论基础才可以做好实验的每一步，所以，平时一定要学好理论知识。
3.问题与讨论我们这个小组，在做第二个实验时就遇到了很多问题，就是我们我无论输入什么显示灯都不变，然后我们就互相讨论，但是还是没办法解决，后来问了老师才知道我们插错线。
4.实验总结（1）以前没有做过这种实验，所以实验前我做了充分的预习。
但预习毕竟不是实际操作，经常会在想实际情况会是什么样，在实际操作过程中我遇到了不少的困难，例如我做第二个实验时就插错线，幸好在老师的帮助下还加上自己的思考，终于把问题解决掉了。
我觉得，实验前老师应该做些示范给我们看，这样我们会学得更快。
（2）在做表1.1.4的实验时，不知道怎样查出S3、S2、S1、S0、M、Cn的值，问周围的同学，他们也不知道。
因为这个很重要，直接影响到后面的实验，所以请教了老师。
经过老师的解释后，我顺利地完成了后面的实验。
5.思考题1)写出本实验中的各控制端的作用。
答：S0 S1 S2 S3（它们共同决定运算器执行哪一种运算）M(决定是算术运算还是逻辑运算). CN(表示有无进位) SW-B(输入三态门控制“INPUT DEVICE”中的八位数据开关D7-D0的数据是否送到数据总线BUS上) ALU-B（输出三态门，控制运算器的运算结果是否送到数据总线BUS）LDDR1 LDDR2 （寄存器，寄存数据）2)在实验中哪些控制端高电平有效，哪些低电平有效?答：高电平有效（LDDR1 LDDR2）低电平有效（CN ALU-B SW-B）3)在实验正常的输入和输出操作中，SW-B和ALU-B为什么不能同时为0的状态?答：ALU-B SW-B都是低电平有效，如果同时为低电平，这将导致数据一边输入一边输出。
计算机组成原理实验1_脱机运算器
实验一．脱机运算器部件实验一、教学计算机的通电启动和关闭操作1.教学计算机系统通电启动的操作步骤：(1) 准备一台串行接口运行正常的PC机；(2) 将TH-union计原16放在实验台上，打开实验箱的盖子，确定电源处于断开状态；(3) 将黑色的电源线一端接220V交流电源，另一端插在计原16实验箱的电源插座；(4) 取出通讯线，将通讯线的9芯插头接在计原16实验箱后板上左侧位置的串口插座，另一端接到PC机的串口上；(5) 将计原16实验系统左下方的五个黑色的功能控制开关置于00010的位置（连续、内存读指令、微程序、联机、16位），开关拨向上方表示“1”，拨向下方表示“0”；(6) 接通电源，船形开关和5V电源指示灯亮。
(7) 在PC机上运行PCEC16.EXE文件，根据使用的PC机的串口情况选“1”或“2”，其它的设置一般不用改动,直接回车即可。
(具体步骤附后)(8) 按一下“RESET”按键,再按一下“START”按键，PC机屏幕上显示：TH-union CRT MONITORVersion 1.0 April 2001Computer Architectur Lab.， Tsinghua UniversityProgrammed by He Jia>这个版权信息显示出来之后，表示教学机已经进入正常运行状态，等待输入监控命令。
实验注意事项：1.连接电源线和通讯线前TH-union计原16实验系统的电源开关一定要处于断开状态，否则可能损坏教学计算机系统的或PC机的串行接口电路；2.五个黑色控制开关的功能示意图如下：开关位置，自左向右共5个，分别控制1 2 3 4 5向上拨：单步手工拨指令组合逻辑运算器联机 8位向上拨：连续读内存指令微程序运算器脱机 16位几种常用的工作方式，（开关向上拨表示为1，向下拨表示0）工作方式功能开关状态连续运行程序、硬连线控制器、联机、16位机 00110连续运行程序、微程序控制器、联机、16位机 00010单步、手拨指令、硬连线控制器、联机、16位机 11110单步、手拨指令、微程序控制器、联机、16位机 11010单步、脱机运算器实验、16位机 100002.关闭教学计算机系统在需要关闭教学计算机系统时，应首先通过安装在机箱右侧板上的开关关闭交流电源，教学机上的全部指示灯都会熄灭。
《计算机组成原理》实验教学教案.doc
实验一运算器实验一、实验目的：（1）结合学过的有关运算器的基本知识，掌握运算器的基木组成、工作原理。
特别是了解算术逻辑运算单元ALU的工作原理；（2）验证多功能算术单元74181、74182的运算功能;（3）熟悉掌握木实验中运算器的数据传输通路。
二、实验要求（1）预习74181、74182的工作原理及逻辑关系；（2）测量数据要求准确；（3）写出实验报告。
三、实验内容1、实验原理实验屮的运算器由两片74LS181以并/串形成8位字长的ALU构成。
运算器的输出经过一个三态门74LS245到ALUO1插座，实验时用8芯排线和内部数据总线BUSDO〜D7插座BUS 1-6中的任一个相连，内部数据总线通过LZDO〜LZD7 显示灯显示；运算器的两个数据输入端分别由二个锁存器74LS273锁存，两个锁存器的输入并联后连至插座ALUBUS,实验时通过8芯排线连至外部数据总线EXDO〜D7插座EXJ1〜EXJ3中的任一个；参与运算的数据来自于8位数据开关KD0~KD7,并经过一三态门74LS245直接连至外部数据总线EXDO〜EXD7, 通过数据开关输入的数据由LDO〜LD7显示。
算术逻辑运算功能发生器74LS181的功能控制信号S3、S2、SI、SO、CN、M并行相连后连至SJ2插座，实验时通过6芯排线连至6位功能开关插座UJ2, 以手动方式用二进制开关S3、S2、SO、CN、M来模拟74LS181的功能控制信号S3、S2、SI、SO、CN、M；其他电平控制信号也由二进制开关来模拟。
2、实验接线本实验主要用到4个主要模块：（1）低8位运算器模块；（2）数据输入并显示模块；（3）数据总线显示模块；（4）功能开关模块。
根据实验原理详细接线如下：(1)ALUBUS 连EXJ3；(2)ALUO1 连BUSI；(3)SJ2 连UJ2；(4)跳线器J23 ± T4连SD；(5)LDDR1、LDDR2、ALUB、SWB四个跳线器拨在左边(手动方式);(6)AR跳线器拨在左边，同时开关AR拨在T”电平。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《计算机组成原理》
实验报告
实验一运算器实验
一、实验目的
1．掌握运算器的组成及工作原理；
2．了解4位函数发生器74LS181的组合功能，熟悉运算器执行算术操
作和逻辑操作的具体实现过程；
3．验证带进位控制的74LS181的功能。
二、实验环境
EL-JY-II型计算机组成原理实验系统一套，排线若干。
三、实验内容与实验过程及分析（写出详细的实验步骤，并分析实验结果）
实验步骤：开关控制操作方式实验
1、按图1－7接线图接线：
连线时应注意：为了使连线统一，对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。
图1－1 实验一开关实验接线图
2、通过数据输入电路的拨开关开关向两个数据暂存器中置数：
1）拨动清零开关CLR，使其指示灯。
再拨动CLR，使其指示灯亮。
置ALU-G ＝1：关闭ALU的三态门；再置C-G=0：打开数据输入电路的三态门；
2）向数据暂存器LT1（Ｕ3、U4）中置数：
（1）设置数据输入电路的数据开关“D15……D0”为要输入的数值；
（2）置LDR1＝1：使数据暂存器LT1（Ｕ3、U4）的控制信号有效，置LDR2＝0：使数据暂存器LT2（Ｕ5、U6）的控制信号无效；
（3）按一下脉冲源及时序电路的【单脉冲】按钮，给暂存器LT1送时钟，上升沿有效，把数据存在LT1中。
3）向数据暂存器LT2（Ｕ5、U6）中置数：
（1）设置数据输入电路的数据开关“D15……D0”为想要输入的数值；
（2）置LDR1＝0：数据暂存器LT1的控制信号无效；置LDR2＝1：使数据暂存器LT2的控制信号有效。
（3）按一下脉冲源及时序电路的“单脉冲”按钮，给暂存器LT2送时钟，上升沿有效，把数据存在LT2中。
（4）置LDR1＝0、LDR2＝0，使数据暂存器LT1、LT2的控制信号无效。
4）检验两个数据暂存器LT1和LT2中的数据是否正确：
（1）置C-G=1，关闭数据输入电路的三态门，然后再置ALU-G=0，打开ALU 的三态门；
（2）置“S3S2S1S0M”为“F1”，数据总线显示灯显示数据暂存器LT1中的数，表示往暂存器LT1置数正确；
（3）置“S3S2S1S0M”为“15”，数据总线显示灯显示数据暂存器LT2中的数，表示往暂存器LT2置数正确。
3、验证74LS181的算术和逻辑功能:
按实验步骤2往两个暂存器LT1和LT2分别存十六进制数“1234H”和“5678H”，在给定LT1=1234H、LT2=5678H的情况下，通过改变“S3S2S1S0MCn”的值来改变运算器的功能设置，通过数据总线指示灯显示来读出运算器的输出值F，填入上表中，参考表1－1的功能表，分析输出F值是否正确。
分别将“AR”开关拨至“1”和“0”的状态，观察进位指示灯“CY”的变化并分析原因。
实验结果表为：
参照功能表，进行验证，结果与表中一致。
四、实验总结（每项不少于20字）
存在问题：开始排线时，对机器不熟悉，耗时较长；操作时数据混乱。
解决方法：按照指导书排线图片一点点进行，有时间反复操作；记录时人认真，看清再填。
收获：通过此次实验，对逻辑运算有了更深的理解。
五、教师批语。