《数字集成电路》期末试卷(含答案)
(完整版)数字电路期末复习试题和答案解析
数字电路期末复习题及答案一、填空题1数字信号的特点是在时间上和幅值上都是断续变化的,其高电平和低电平常用1 _ 和_0 ___ 来表示。
2、分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电路。
3、逻辑代数又称为布尔代数。
最基本的逻辑关系有与、或、非三种。
常用的几种导出的逻辑运算为与非或非与或非同或异或。
4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A BCD +A+B+C+ __________ 。
6、逻辑函数F=A B A B A B AB = ________ 0 _______ 。
7、OC门称为集电极开路门，多个OC门输出端并联到一起可实现丄与功能。
8、TTL与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。
9、触发器有2 个稳态，存储8位二进制信息要__8 ________________________个触发器。
1 0、一个基本RS触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S = 0且R= 0的信号。
11、一个基本RS触发器在正常工作时，不允许输入R=S= 1的信号，因此它的约束条件是RS=0 。
1 2、在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象，又称电压滞后特性；单稳触发器最重要的参数为脉宽。
14、半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法。
15、对于共阳接法的发光二极管数码显示器，应采用低电平驱动的七段显示译码器。
16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
、选择题1 一位十六进制数可以用 C 位一进制数来表示。
A 1B . 2 C.4D162、十进制数25用8421BCD码表示为 B 。
A 10 101B . 0010 0101 C.100101 D .101013、以下表达式中符合逻辑运算法则的是D。
《数字集成电路》期末试卷B(含答案)
浙江工业大学 / 学年第一学期 《数字电路和数字逻辑》期终考试试卷B姓名 学号 班级 任课教师一、填空题（本大题共10小题，每空格1分，共10分）请在每小题的空格中填上正确答案。
错填、不填均无分。
1．（1011111．01）2=（ ）102．若10010110是82421BCD 码的一组代码，则它对应的十进制数是________。
3．逻辑函数B A AB F +=的反函数F =________。
4．不会出现的变量取值所对应的最小项叫做 。
5．组合逻辑电路任何时刻的稳定输出仅仅只决定于__________各个输入变量的取值。
6．描述时序逻辑电路的逻辑表达式有驱动方程、________________和输出方程。
7．1K ×4位ROM ，有 位地址输入。
8．要把模拟量转化成数字量一般要经过四个步骤，分别称为采样、保持、________、编码。
9．D/A 转换器的主要参数有 、转换时间和转换精度。
10．集成单稳态触发电路的暂稳态维持时间取决于 。
二、选择题（本大题共10小题，每小题2分，共20分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
11．若已知Y XY YZ Z Y XY +=++，判断等式=+++))()((Z Y Z Y Y X Y Y X )(+成立的最简单方法是依据 规则。
【 】A ．代入规则B ．对偶规则C ．反演规则D ．互补规则12．F (A ,B ,C )的任意两个最小项之积等于 。
【 】 A ．0 B ．1 C ．ABC D ．ABC13．+0+1A A A ⋅⋅等于 。
【 】 A ．0 B ．1 C ． A D ．A 14．将TTL 与非门正常使用时，多余的输入端应 。
【 】 A ．全部接高电平 B ．部分接高电平，部分接地 C ．全部接地 D ．部分接地，部分悬空 15． S R 触发器不具有 功能。
2011年数字集成电路设计期末考试试卷_中国科技大学
Digital Integrated CircuitsFinal Exam, Fall 2011School of Software EngineeringUniversity of Science and Technology of China(19:00pm–21:00 pm November24th, 2011)Name:Student ID:Score:1. Which of the following two circuits is better in terms of speed? Why?(5 points)2. Describe at least two methods to reduce power dissipation of digital integrated circuits. (5 points)3. What are the advantage and disadvantage of using the transistor M r in the figure below? (4 points)4.Reconstruct the following circuit logically to avoid glitches.Describe at least one other method to avoid glitches. (5 points)5.Sketch a transistor-level circuit for a 6-Transistor SRAM. Describe how to size transistors to ensure writing reliability and reading stability.What is the purpose of having PMOS transistors? (10 points)6.Consider a 24-bit, 6 stage carry-bypass adder with the following delays: t setup=4, t carry=1, t sum=4, t bypass=2.b) Consider the setup delay and carry propagation of the2nd, 3rd, and 4th stages.It is not on the critical path and can be made slower without affecting performance. If each stage is allowed to handle a different number of bits,how many bits would you assign to each of the first four stages to minimize the delay from inputs to the carry outputfor the first16 bits of the adder?(6 points)c)Given the condition that the number of bits in the last two stages is 8, how many bits would you assign to each of the last two stages to minimize the delay of the adder?(4 points)7. Assume the registers in the following figure are edge triggered with t clk-q, max= 4ns, t clk-q, min = 2ns, t setup = 1ns, and t hold= 1ns:CLK(a) What is the maximum operating frequency of this system if there is no skew and jitter? (8 points)(b) What is the maximum random clock skew that this system can tolerate? (6 points)8.Throughout this problem assume that the drain capacitance in the following figure,C D = 0.a) Assuming P(A=0）= P(B=0) = P(C=0) = P(D=0)=0.5, what are the activity factors (i.e.,α0→1) at each of the nodes n0– n3?(6 points)b) Assuming the circuit operates with a supply voltage V DD and a clock frequency f, what is the total dynamic power consumed by this circuit as a function of Cin, C1, C2, and C L (as labeled above)? Note that you should include the power dissipated by driving the A, B, C, and D inputs.(7 points)c)Using the method of logical effort, calculate the delay from A to n2 ((in units of t inv) as a function of Cin, C1, C2, and CL.(5 points)9. Sketch a transistor-level circuit for a master-slave positive edge-triggered register which consists of transmission gates. Express t setup and t hold in terms of t pd_inv(the delay of an inverter) and t pd_tx (the delay of a transmission gate). (7 points）10.What is the logic function performed by this circuit? What is the purpose of having the transistor M1? (4 points)11. Assume that the threshold voltage of NMOS transistors V TN = 0.4V. Calculate the voltage of nodes A and B respectively? (4 points)12.Consider the figure below. During the precharge phase, the output node is precharged to V DD. Assume that all inputs are set to zeros during precharge, and that the capacitance C a is discharged。
数电期末考试试卷及答案
一．填空题（1分/空，共24分）1)十进制数(99.375)10＝（1100011.011）2＝（63.6）16。
2)数字电路按照其结构和工作原理分为两大类：组合逻辑电路和时序逻辑电路。
3)以下类型门电路多余的输入端应如何处理：TTL 与非门：接高电平或者悬空或者并联，CMOS 与非门：接高电平或者并联。
4）逻辑函数Y=AB+BC+CA 的与非-与非式为((AB)’(BC)’(CA)’)’。
5)三态输出门在普通门电路输出状态的基础上增加的状态为__高阻态___。
6)TTL 反相器的阈值电压为V TH =1.4V 。
若CMOS 反向器的V DD =10V 则其阈值电压为V TH =5V。
7)RS 触发器的特性方程为：Q*=S+R’Q ，(约束条件：SR=0)，T 触发器的特性方程为：Q*=T’Q+TQ’。
8)16选1数据选择器的地址端有4位，n 个触发器构成计数器的最大计数长度为2n 。
9)如图(1-1)所示触发器电路中，当A=1时，输出状态为____Q=1___，如图（1-2）所示计数器电路为___6___进制计数器。
10）触发器三种触发方式分别为：电平触发，脉冲触发（主从触发），边沿触发，其中边沿触发的触发器抗干扰能力最强。
11）在多谐振荡器，单稳态触发器，施密特触发器中，施密特触发器中常用于波形的变换和整形，单稳态触发器常用于定时及延时，多谐振荡器常用于产生脉冲波形。
图（1-3）中555定时器接成的是施密特触发器。
√二.将下列逻辑函数化简为最简与-或形式(方法不限)(每小题5分,共15分，按步骤酌情给分)1）CDACD ABC AC Y +++=''2）求Y=BC AC C A B A +++))'')('((的反函数并化简=AC’+C(AB+AD’+D)Y’=[(A’B+AC’)’+(A’+C’)](B’+C’)=AC’+C(A+D)=[(A+B’)(A’+C)+A’+C’](B’+C’)=AC’+AC+CD =(AC+A’B’+B’C+A’+C’)(B’+C’)=A+CD=B’+C’3）356710(,,,)(,,,,)Y A B C D m m m m m =∑，给定约束条件：012480m m m m m ++++=。
数电期末试卷及答案（共4套）
数电期末试卷及答案（共4套）XX⼤学信息院《数字电⼦技术基础》期终考试试题（110分钟）(第⼀套)⼀、填空题：（每空1分，共15分）1．逻辑函数Y AB C=+的两种标准形式分别为（）、（）。
2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输⼊数字量10000000为5v。
若只有最低位为⾼电平，则输出电压为（）v；当输⼊为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器⽽⾔，（）的抗⼲扰能⼒强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相⽐，GAL器件有可编程的输出结构，它是通过对（）进⾏编程设定其（）的⼯作模式来实现的，⽽且由于采⽤了（）的⼯艺结构，可以重复编程，使它的通⽤性很好，使⽤更为⽅便灵活。
⼆、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或⾮”表达式，并⽤“集电极开路与⾮门”来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所⽰电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“⼀位⼗进制数”的四舍五⼊电路（采⽤8421BCD码）。
要求只设定⼀个输出，并画出⽤最少“与⾮门”实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图4(a) (b)所⽰，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、⽤T触发器和异或门构成的某种电路如图5(a)所⽰，在⽰波器上观察到波形如图5(b)所⽰。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所⽰是16*4位ROM和同步⼗六进制加法计数器74LS161组成的脉冲分频电路。
(完整版)《数字电路》期末模拟试题及答案
- 1 -一、填空题1. PN 结具有单向导电性。
正向偏置时，多子以扩散运动为主，形成正向电流；反向偏置时，少子漂移运动，形成反向饱电流。
2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。
3. 已知三态与非门输出表达式C AB F ⋅=，则该三态门当控制信号C 为高电平时，输出为高阻态。
4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。
5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。
6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。
7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。
8. 下图所示电路中，Y 1 ＝B A Y 1=2Y 3 ＝AB Y 3=二、选择题1. 下列函数中，是最小项表达式形式的是＿＿＿＿c ＿＿＿＿＿。
A. Y=A+BCB. Y=ABC+ACDC. C B A C B A Y +⋅=D. BC A C B A Y +⋅=2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。
A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。
A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重新B2BV CC Y1- 2 -回到初态。
A ． M-1 B. M+1 C. M6．为了把杂乱的、宽度不一的矩形脉冲信号，整形成具有固定脉冲宽度的矩形波信号输出，我们应选用＿b ＿＿电路。
数字电子期末考试题及答案
数字电子期末考试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑关系有几种？A. 2种B. 3种C. 4种D. 5种答案：B2. 以下哪个不是基本的逻辑门？A. AND门B. OR门C. NOT门D. XOR门答案：D3. 一个触发器可以存储多少位二进制信息？A. 1位B. 2位C. 3位D. 4位答案：A4. 以下哪个是组合逻辑电路的特点？A. 输出状态与输入状态有关B. 输出状态与输入状态无关C. 输出状态只与当前输入状态有关D. 输出状态只与过去输入状态有关答案：A5. 以下哪个是时序逻辑电路的特点？A. 输出状态与输入状态有关B. 输出状态与输入状态无关C. 输出状态只与当前输入状态有关D. 输出状态与当前输入状态和过去输入状态都有关答案：D二、填空题（每空2分，共20分）6. 数字电路中，最基本的信号类型是______和______。
答案：数字信号；模拟信号7. 一个完整的数字系统通常由______和______两部分组成。
答案：硬件；软件8. 在数字电路中，常用的计数器类型有二进制计数器、______计数器等。
答案：十进制9. 一个8位的寄存器可以存储______个二进制位。
答案：810. 在数字电路中，信号的频率越高，其传输的______也越高。
答案：数据量三、简答题（每题10分，共30分）11. 简述数字电路与模拟电路的主要区别。
答案：数字电路处理的是离散的数字信号，而模拟电路处理的是连续的模拟信号。
数字电路具有更高的抗干扰能力，且易于实现大规模集成。
模拟电路则在信号处理的精度和连续性上有优势。
12. 解释什么是触发器，并简述其在数字电路中的作用。
答案：触发器是一种具有记忆功能的电路元件，可以存储一位二进制信息。
在数字电路中，触发器常用于存储中间结果，实现寄存器、计数器等功能。
13. 描述数字电路中同步计数器和异步计数器的区别。
答案：同步计数器的时钟信号同时控制所有触发器的时钟输入，而异步计数器的触发器时钟输入是独立控制的。
数字电路期末试卷(含答案哦)
《数字电路》试卷一、填空题（每空1分，共20分）1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于十进制数（ ）。
2.三态门电路的输出有高电平、低电平和（ ）3种状态。
3．TTL与非门多余的输入端应接（ ）。
4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。
5. 已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ，该函数的反函数F =（ ）。
6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。
7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。
8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。
9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。
该ROM 有（ ）根地址线，有（ ）根数据读出线。
10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。
11.）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。
13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。
二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
）1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7）2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是（ ）。
数电期末试卷及答案(共4套)
XX大学信息院《数字电子技术基础》期终考试试题（110分钟）(第一套)一、填空题：（每空1分，共15分）1．逻辑函数Y AB C=+的两种标准形式分别为（）、（）。
2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
数字集成电路第二版答案
数字集成电路第二版答案【篇一：《数字集成电路》期末试卷a(含答案)】考试试卷 a姓名学号班级任课教师一、填空题（本大题共10小题，每空格1分，共10分）请在每小题的空格中填上正确答案。
错填、不填均无分。
1．十进制数（68）10对应的二进制数等于；2．描述组合逻辑电路逻辑功能的方法有真值表、逻辑函数、卡诺图、逻辑电路图、波形图和硬件描述语言（hdl）法等，其中描述法是基础且最直接。
3．a?1可以简化为4．图1所示逻辑电路对应的逻辑函数l等于。
abc≥1lcy图1图25．如图2所示，当输入c是（高电平，低电平）时，y?ab。
6．两输入端ttl与非门的输出逻辑函数z?ab，当a=b=1时，输出低电平且vz=0.3v，当该与非门加上负载后，输出电压将(增大，减小)。
7．moore型时序电路和mealy型时序电路相比，型电路的抗干扰能力更强。
8．与同步时序电路相比，异步时序电路的最大缺陷是会产生 9．jk触发器的功能有置0、置1、保持和的ram。
二、选择题（本大题共10小题，每小题2分，共20分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
11．十进制数（172）10对应的8421bcd编码是。
【】a．（1111010）8421bcdb．（10111010）8421bcdc．（000101110010）8421bcd d．（101110010）8421bcd12．逻辑函数z(a,b,c)?ab?ac包含【】a．2 b．3c．4d．513．设标准ttl与非门z?ab的电源电压是+5v，不带负载时输出高电平电压值等于+3.6v，输出低电平电压值等于0.3v。
当输入端a、b电压值va=0.3v，vb=3.6v和va=vb=3.6v两种情况下，输出电压值vz分别为。
a．5v，5v c．3.6v，0.3v【】b．3.6v，3.6v d．0.3v ，3.6v14．图3所示电路的输出逻辑函数z1等于。
《集成电路设计原理》试卷及答案
电科《集成电路原理》期末考试试卷一、填空题1.（1分） 年，第一次观测到了具有放大作用的晶体管。
2．（2分）摩尔定律是指 。
3.集成电路按工作原理来分可分为 、 、 。
4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。
5.（4分）MOSFET可以分为 、 、 、 四种基本类型。
6.（3分）影响MOSFET 阈值电压的因素有： 、 以及 。
7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的 和 ； 作为PMOS 的源极和体端， 作为NMOS 的源极和体端。
8．（2分）CMOS 逻辑电路的功耗可以分为 和 。
9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。
DD 13210.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。
AB Y 1AB23二、画图题：（共12分）1．（6分）画出由静态CMOS电路实现逻辑关系Y ABD CD=+的电路图，要求使用的MOS管最少。
2.（6分）用动态电路级联实现逻辑功能Y ABC=,画出其相应的电路图。
三、简答题：（每小题5分，共20分）1.简单说明n阱CMOS的制作工艺流程，n阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS工艺有什么缺点，更好的隔离方法是什么？3.简述静态CMOS 电路的优点。
4.简述动态电路的优点和存在的问题。
四、分析设计题：（共38分1.（12分）考虑标准0.13m μ CMOS 工艺下NMOS 管，宽长比为W/L=0.26/0.13m m μμ，栅氧厚度为2.6ox t nm =，室温下电子迁移率2220/n cm V s μ=，阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。
数字集成电路试题及答案
北京大学信息学院考试试卷考试科目： 数字集成电路原理 考试时间 姓名： 学号：题 号 一 二三四五六七八九 十总分分 数 阅卷人以下为答题纸，共 6 页一、填空1、（4分）CMOS 逻辑电路中NMOS 管是（ 增强 ）型，PMOS 管是（增强）型； NMOS 管的体端接（ 地 ），PMOS 管的体端接（ VDD ）。
2、（8分）CMOS 逻辑电路的功耗由3部分组成，分别是（ 动态功耗 ）、（开关过程中的短路功耗）和（ 静态功耗 ）；增大器件的阈值 电压有利于减小（ 短路功耗和静态 ）功耗。
3、（6分）饱和负载NMOS 反相器的3个主要缺点是：（ 输出高电平有阈值损失 ）,( 输出低电平不是0，与比例因子Kr 相关 ), ( 输出低电平时有静态功耗 ) 。
4、（3分）三态输出电路的3种输出状态是：（ 高电平 ）， （ 低电平 ）和（ 高阻态 ）。
二、（12分）画出实现ABC D C B A Y +++=)(的静态CMOS 电路，如果所有MOS管的导电因子都是K ,分析几个输入同步变化的等效反相器的导电因子（K Neff 和K Peff ），在什么输入状态下电路有最小的低电平噪声容限。
Kneff = 1/(1/3k + 1/k) + k/3 = 3k/4 + k/3 = （13/12）K;Kpeff = 1/(1/3k + 1/k) + k/3 = （13/12）K;当 D = 1 ，A、B、C 同步变化时，上拉通路3个串联的PMOS 管起作用，下拉支路所有NMOS 都起作用，Kneff 最大 ， Kpeff 最小，传输特性曲线在最左边。
三、（12分）分析下面2个电路的逻辑功能，若所有输入高电平都是5V、输入低电平都是0V，电源电压是5V，所有MOS 管的阈值电压绝对值都是0.8V，分析2个电路的输出高、低电平和主要优缺点。
（1） （2） 电路 1） ⎩⎨⎧=======+=VB A VB A Vol B A AB Y 2.4Voh 15Voh 0,0,时，时， ，电路 2） B A B A B A AB Y +=++=，低电平0V ，高电平 4.2V 电路1）结构简单，节省面积，逻辑电平与输入状态相关，驱动能力差，噪声容限小。
数电期末试卷及答案共4套
大学信息院数字电子技术根底期终考试试题〔110分钟〕(第一套)一、填空题：〔每空1分，共15分〕1．逻辑函数Y AB C=+的两种标准形式分别为〔〕、〔〕。
2．将2004个“1〞异或起来得到的结果是〔〕。
3．半导体存储器的构造主要包含三个局部，分别是〔〕、〔〕、〔〕。
4．8位转换器当输入数字量10000000为5v。
假设只有最低位为高电平，那么输出电压为〔〕v；当输入为10001000，那么输出电压为〔〕v。
5．就逐次逼近型与双积分型两种转换器而言，〔〕的抗干扰能力强，〔〕的转换速度快。
6．由555定时器构成的三种电路中，〔〕与〔〕是脉冲的整形电路。
7．及相比，器件有可编程的输出构造，它是通过对〔〕进展编程设定其〔〕的工作模式来实现的，而且由于采用了〔〕的工艺构造，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：〔共15分〕1．将逻辑函数写成“及或非〞表达式，并用“集电极开路及非门〞来实现。
2．图1、2中电路均由门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：〔10分〕1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数〞的四舍五入电路〔采用8421码〕。
要求只设定一个输出，并画出用最少“及非门〞实现的逻辑电路图。
〔15分〕五、电路及、A的波形如图4(a) (b)所示，设触发器的初态均为“0〞，试画出输出端B与C的波形。
〔8分〕BC六、用T触发器与异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
〔6分〕七、图6所示是16*4位与同步十六进制加法计数器74161组成的脉冲分频电路。
中的数据见表1所示。
试画出在信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们与信号频率之比。
(整理)数字集成电路-试卷B
Ｃ、ＥＥＰＲＯＭ Ｄ、Ｒegister
5、触发器和锁存器的区别是：（C）
（A）触发器比锁存器快；（B）触发器比锁存器面积小；（C）触发器是边沿有效，而锁存器是电平有效；（D）两者没有区别。
第二部分：填空（每空2分，共10分）
1、N-沟道MOSFET，器件的W=10um, L=2um, VTHN=0.83V则：
a)当VGS=0.7V , VDS=1.1V, VSB=0V时NMOS管工作在截止区。
b)当VGS=1.2V , VDS=1.1V, VSB=0V时NMOS管工作在区。
c)当VGS=2.5V , VDS=1.1V, VSB=0V时NMOS管工作在区。
2、集成电路的生产流程中，其中氧化工艺是生成。
3、a)如图3(a)所示的晶体管电路的逻辑表达式是。
杭州电子科技大学考试卷（B）卷
考试课程
集成电路原理
考试日期
成绩
课程号
教师号
任课教师姓名
考生姓名
学号（8位）
年级
专业
注：KPn=50uA/V2，KPp=17uA/V2，Vthn=0.83V, Vthp=-0.91V,λ=0.06
第一部分：选择题（每空2分，共10分）
1、TSMC的中文名称是：（B）
（A）台联电；（B）台积电；（C）中芯国际；（D）华宏半导体。
一、环境影响评价的基础
C.环境影响报告书
定量安全评价方法有：危险度评价法，道化学火灾、爆炸指数评价法，泄漏、火灾、爆炸、中毒评价模型等。
D.可能造成轻度环境影响、不需要进行环境影响评价的建设项目，应当填报环境影响登记表
5、设计实现四位串行加法器，并分析该加法器的关键路径延时。
数字集成电路期末考试卷B-2012
第 2 页 共 2页
图1
第 1 页 共 2页
2.
在CMOS 0.18um工艺模型中，一个nFET的W=9um，L=0.18um，其工艺互导为k′n=90uA/V2， VTn=0.45V。假设Vsb=0。 （每小题5分，n=2.0V 时的 MOS 管导通电阻。 （2）计算电压设定为 VGSn=2.0V，VDSn=1.1V 时的 MOS 管导通电阻。
kn 。 = 1.5 三输入的或非门 y = a + b + c 的逻辑努力是（ 12 ） kp
6．工艺的氧化层厚度 tox=10 nm ( ε ox = 3.453 × 10−13 F/cm)，载流子迁移率为µn=520 cm2 / (V· s) , µp= 260 cm2 / (V· s)，若一个 nFET 和 pFET，W=16µm，L= 0.5µm，栅电压 VG=4V，而阈值电 压 VTn=0.8V，VTp= − 1V, 则 Rn=（ 13 ）; Rp=（ 14 ）; 若保持 nFET 尺寸不变 而增加 pFET 的宽度，使 Rp = 0.8Rn， pFET 的宽度 W=（ 15 ). 二、问答题（15%） （1）MOS管的窄沟道效应和短沟道效应的定义分别是什么？ （2）动态 CMOS 逻辑电路的定义是什么？ （3）闩锁效应的形成原因及其预防措施？ 三、综合题（55%） 1. 图1为阻性负载的反相器电路。电源电压VDD为5V，MOS管的工艺互导为20uA/V2，阈值电 压为0.8V，负载电阻RL为200K，W/L=2。计算该反相器的传输特性数值（VIL，VOL，VIH， VOH）及电路的噪声容限，并在此基础上评价该反相器的设计是否最优。 （11分）
华
日
侨
大
学
数字集成电路设计
数字集成电路期末考试复习考试试题
数字集成电路复习 前言：看完后一定要自己默写一遍一. 确定组合逻辑延时最小时的尺寸？page186反相器：1，三输入与非门：5/3，二输入与非门：5/3输出负载是一个电容，其电容为第一级（最小尺寸的反相器）输入电容的5倍，因此该电路的等效扇出为1/5L g F C C ==二.用图解的方法得到电压传输特性曲线求解图中门的阈值电压V TN？三. 一个ＰＭＯＳ管的阈值电压为－０．４Ｖ，计算ＶＳＢ＝２．５Ｖ，20.6TV Φ=−时的阈值电压？Page64四. 绘制ＣＭＯＳ反相器的版图？五.一个ＣＭＯＳ反相器，Ｋr＝１,ＶＤＤ＝５Ｖ,ＶＴＮ＝０.８Ｖ,ＶＴＰ＝－１Ｖ，Ｃｏｘ＝４Ｆ／ｃｍ２，ｕｎ＝５００ｃｍ２／Ｖｓ，ｕｐ＝２００ｃｍ２／Ｖｓ．由逻辑阈值点确定的最大噪声容限为多少？六.根据如下的逻辑关系式合成ＣＭＯＳ逻辑门，画出原理图()=+⋅+F D A B C七.看版图，画原理图八.看图４，分别是什么器件，关键尺寸是多少？并写出详细的分析过程？九.补充内容(1).趋肤效应：与频率有关，高频电流倾向于主要在导体的表面流动，其电流密度随进入导体的深度而呈指数下降。
(2).噪声是指在逻辑节点上不希望发生的电压和电流的变化，一个门的稳态参数衡量的该电路对制造过程中发生偏差和噪声干扰的稳定性。
(3).噪声源的类型：与信号摆幅Vsw成正比的噪声。
它对信号节点的影响用gVsw来表示；固定噪声。
它对信号节点的影响等于fVnf,Vnf是噪声源的幅值，而f是从噪声到信号节点的传递函数。
(4).简述ＣＭＯＳ反相器噪声容限的定义：所谓噪声容限，是指电路在噪声干扰下，逻辑关系发生偏离的最大允许值，若输入信号中混入了干扰，当干扰大过反相器输入电压阈值时，则使原本应该是高电平的输出信号转化翻转为低电平，或使原本应该是低电平的输出信号翻转为高电平。
(5).扇入：一个门的扇入定义为该门输入的数目。
扇出：表示连接到驱动门输出端的负载门的数目N，增加一个门的扇出会影响它的逻辑输出电平。
数字集成电路习题答案
1.5 115 106
0.63 3 0.06 0.1
30 106
1.0
21.05
VIL
VM
VDD VM g
1.25 2.5 1.25 21.05
1.19V
VIH
VM
VM g
1.25 1.25 21.05
1.31V
NVH VDD VIH 2.5 1.31 1.19 NM L VIL 1.19
115 (2.072 2.072 )(1 0.06 2.5) 2
283.3A
(2) pmos :
VGT VGS VT 0 0.5 0.4 0.1 VDS
pmos处于饱和区,Vmin 0.1v
ID
kn'
(W L
) (VGTVm in
Vm2in 2
)(1
VDS
)
30 (0.1 0.05) 0.1 (1 0.11.25)
VT0(V) 0.43 -0.4
(V0.5) 0.4 -0.4
VDSAT(V) 0.63 -1
k’(A/V2) 115×10-6 -30×10-6
(V-1) 0.06 -0.1
1.假设设计一个通用0.25m CMOS工艺的反相器，其中PMOS晶体管的 最小尺寸为(W=0.75m，L=0.25m，即W/L=0.75/0.25) , NMOS晶体管
2.如下图所示，由NMOS组成的反相器，输出电容 CL=3pF,W/L=1.5um/0.5um,求tpHL,tpLH和tp
t pHL
ln 2ReqnCL
0.69 13k 3
3 pF
8.97ns
t pLH ln 2RLCL 0.69 75k 3 pF 155.25ns
2020—2021学年第一学期集成电路设计与集成系统专业《数字逻辑电路》期末考试题及答案(试卷C)
院系： 专业班级： 学号： 姓名： 座位号：XXX 大学2020—2021学年第一学期集成电路设计与集成系统专业《数字逻辑电路》期末考试题及答案（试卷C ）题 号 一 二 三 四 五 总分 评卷人 分 值 20 10 20 20 30 100得 分1. 写出图4.1所示电路表示的逻辑函数关系式；FA ENC &BEN&=11图4.1（题4.1）。
F= _____________________。
教研室主任审核(签名)： 教学主任(签名)：得 分一、综合题。
（每小题5分，共20分）。
课程代码： 适用班级：命题教师：任课教师：院系： 专业班级： 学号： 姓名： 座位号：2. 画出实现逻辑函数C B A AB C Y +=的门电路图；3. 由D 触发器和与非门组成的电路如图4.2所示，试画出Q 端的波形，设电路初态为0；C11DCP AQ&12345CP A Q图4.2（题4.2）。
院系： 专业班级： 学号： 姓名： 座位号：4. 用卡诺图法将逻辑函数()∑=)15,14,12,10,8,7,5,2,0(m D ,C ,B ,A Y 化成最简“与或”表达式。
1. 8位D/A 转换器的理论分辨率是_____________________。
2. 64个输入端的编码器按二进制数编码时，输出端的个数是__________________。
3. 变量数相同时，下标编号相同的最大项i M 和最小项i m 的关系是_____________。
4. 图2.1所示集成计数器的模M=_____________________。
图2.1 （题2.4图）。
5. 共阳极接法数码显示器需要配用输出 电平有效的译得 分二、填空题；（每小题2分，共20分）。
Q AQ BQ CQ DCPS 9(1)S 9(2)R 0(1)R 0(2)74LS290CP 1CP 2&院系： 专业班级： 学号： 姓名： 座位号：码器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
浙江工业大学 / 学年第一学期 《数字电路和数字逻辑》期终考试试卷 A姓名 学号 班级 任课教师一、填空题（本大题共10小题，每空格1分，共10分）请在每小题的空格中填上正确答案。
错填、不填均无分。
1．十进制数（68）10对应的二进制数等于 ；2．描述组合逻辑电路逻辑功能的方法有真值表、逻辑函数、卡诺图、逻辑电路图、波形图和硬件描述语言（HDL ）法等，其中 描述法是基础且最直接。
3．1A ⊕可以简化为 。
4．图1所示逻辑电路对应的逻辑函数L 等于 。
A B L≥1&CYC图1 图25．如图2所示，当输入C 是（高电平，低电平） 时，AB Y =。
6．两输入端TTL 与非门的输出逻辑函数AB Z =，当A =B =1时，输出低电平且V Z =0.3V ，当该与非门加上负载后，输出电压将(增大，减小) 。
7．Moore 型时序电路和Mealy 型时序电路相比， 型电路的抗干扰能力更强。
8．与同步时序电路相比，异步时序电路的最大缺陷是会产生 状态。
9．JK 触发器的功能有置0、置1、保持和 。
10．现有容量为210×4位的SRAM2114，若要将其容量扩展成211×8位，则需要 片这样的RAM 。
二、选择题（本大题共10小题，每小题2分，共20分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
11．十进制数（172）10对应的8421BCD 编码是 。
【 】A ．（1111010）8421BCDB ．（10111010）8421BCDC ．（000101110010）8421BCD D ．（101110010）8421BCD12．逻辑函数AC B A C B A Z +=),,(包含 个最小项。
【 】A ．2B ．3C ．4D ．513．设标准TTL 与非门AB Z =的电源电压是+5V ，不带负载时输出高电平电压值等于+3.6V ，输出低电平电压值等于0.3V 。
当输入端A 、B 电压值V A =0.3V ，V B =3.6V 和V A =V B =3.6V 两种情况下，输出电压值V Z 分别为 。
【 】A ．5V ，5VB ．3.6V ，3.6VC ．3.6V ，0.3VD ．0.3V ，3.6V14．图3所示电路的输出逻辑函数1Z 等于 。
【 】A ．ABCDB ．AB +CDC ．CD AB +D ．CD AB +A B C D2-4译码器Z 1Z 2图3 图415．图4电路是由二进制译码器组成的逻辑电路，输出Z 2等于 。
【 】A ．AB AB ⋅B ．AB AB +C ． AB AB +D ．AB AB ⋅16．图5所示所示时序电路中，实现n n Q Q =+1 的电路是 。
【】CPCPCPA ABDC 图517．最能直观反映时序电路状态变化关系的是 【 】A ．逻辑电路图B ．时序图C ．状态真值表D ．状态转移图 18．可以对脉冲波形整形的电路是（ ）。
【 】A ．施密特触发器B ．T 触发器C ．多谐振荡器D ．译码器19．同样分辨率和时钟脉冲下，并行比较型A/D 转换器、逐次逼近型A/D 转换器和双积分型A/D 转换器中完成一次模数转换时间最长的是 转换器。
【 】 A ．双积分型 B ．逐次逼近型 C ．并行比较型 D ．都一样20．某十位D/A 转换器满量程输出电压为5.115V ，则当输入D=（010*******）2时，输出电压为（ ）伏。
【 】 A ．5.115V B ．1.44V C ．2.34V D ．0.44V 三、分析题（本大题共6小题，21-26每小题6分，27小题12分，共48分） 21．已知逻辑函数Z （A ,B ,C ,D ）=∑m （0,2,3,7,8,9）+ ∑d （10,11,12,13,14,15），求逻辑函数Z 的最简“与或”表达式。
22．分析图6所示电路输出Z 的最简与或逻辑函数表达式。
ACBZ图623．图7是用4选1数据选择器设计的一个逻辑电路，试写出输出逻辑函数Z 的最简与或表达式。
表1 4选1数据选择器功能表C图724．设正边沿D 触发器初态为0，试画出图8所示CP 和输入信号作用下触发器Q 端的波形。
CP D Q “1”“0”图825．移位寄存器CC40194功能如表2所示。
设CC40194初态为Q 3Q 2Q 1Q 0＝0000，电路如图9，试画出十个以上CP 脉冲作用下移位寄存器的状态转移图。
××××110CC40194DR D IR D IL CP D 0D 1D 2D 3Q 0Q 1Q 2Q 3S 0S 1CPR D1图9表2 CC40194功能表26．CMOS 集成定时器555组成的电路如图10所示，试问： （1）说出电路的名称；（2）画出v C 和v O 输出电压波形（设输入v I 低电平宽度足够窄）。
00ttv Iv O v I v 0tv O图1027．已知某同步时序电路如图11所示，试：（1）分析电路的状态转移图，并要求给出详细分析过程。
（2）电路逻辑功能是什么，能否自启动？（3）若计数脉冲f CP 频率等于700Hz ，从Q 2端输出时的脉冲频率是多少?FF0Q01JC1Q1KFF1Q11JC11Q1KFF2Q21JC12Q1K1CP&&&1Q0Q1Q2图11四、设计题（本大题共3小题，第28小题10分，第29小题12分，共22分）28．如图12所示，为一工业用水容器示意图，图中虚线表示水位，A、B、C电极被水浸没时会有信号输出，试用与非门构成的电路来实现下述控制作用：水面在A、B间，为正常状态，亮绿灯G；水面在B、C间或在A以上为异常状态，点亮黄灯Y；面在C以下为危险状态，点亮红灯R。
要求写出设计过程。
图1229．某四位二进制加／减计数器的逻辑符号如图13（a）所示，功能表如表3所示。
（1）用该集成计数器和少量与非门计一个8421BCD编码的6进制加法计数器。
（2）分析图13（b）电路的逻辑功能，并画出完整的状态转移图。
1CP100≥1Q3Q0Q1Q2CRLDD3D0D1D2CP+CP-Q3Q0Q1Q2CRLDD3D0D1D2CP+CP-（a）（b）图13CP+ CP- CR LD D3D2D1D0Q3Q2Q1Q0×× 1 ×××××0 0 0 0↑ 1 0 0 A B C D A B C D1 ↑0 0 A B C D A B C D↑ 1 0 1 ××××四位二进制加法计数1 ↑0 1 ××××四位二进制减法计数↑0 0 1 ××××保持数字电路与数字逻辑试卷A 答案及评分参考一、填空题（本大题共10小题，每空格1分，共10分） 1．（1000100）2 2．真值表 3．A4． L =（A +B ）C 5．低电平。
6．增大 7．Moore 8．过渡 9．翻转 10．4二、选择题（本大题共10小题，每小题2分，共20分）11．C 12．B 13．C 14．C 15．B 16．C 17．D 18．A 19．A 20．B 三、分析题（本大题共6小题，每小题6分，共36分） 21． 解：（1）卡诺图（3分）10110010××××11××0001111000011110ABCDZ简化结果：Z A CD BD =++（3分） 22．解：（1）分析过程（4分）A =1，ZBC =⋅ A =0，01Z C =⋅=（2）最简与或形式（2分）：=+=++Z A BC A A B C ⋅23．（1）分析过程（4分）10Z ABC ABC AB AB =++⋅+⋅（2）最简与或形式（2分）：Z ABC ABC AB A C AB =++=+ 24．解：（6分）CP DQ25．解：（6分）Q 0Q 1Q 2Q 326．（1）单稳触发电路（2分）（2）波形（共4分，各2分）+6V+6V 000tt t v I v C +4V v27．解：（1）各触发器驱动方程（3分）FF0：0210,1J Q Q K == FF1：10120,J Q K Q Q ==+ FF2：2102,1J Q Q K == （2（3）状态转移图（1分）（4）4位加法计数，能自启动（1分） （5）700Hz/4=175Hz （1分）四、设计题（本大题共2小题，第28小题10分，第29小题12分，共22分） 28（A0BC100011110Y 010××××A0BC100011110G 001××××BA B A G ==1AC B A C B Y ⋅=+=A0BC100011110R 100×××0×GCR =YR（3）逻辑图（3分）29．解（1）六进制加法计数器设计（6分）1CP（2）功能说明（3分）：九进制减法计数器 状态转移图（3分）。