采样电容对实验数据影响的实验报告

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

采样电容对实验数据影响的实验报告

实验目的:

在采样保持电路中,采样电容的取值对SHA电路的性能有直接的影响。

因此,如何选取合适的采样、反馈电容选取,以减小KT/C噪声,同时达到较高的速度和较低的功耗,是本项目研究的主要内容之一。

实验软件:

MATLAB软件

实验原理:

采样电容越小,热噪声就大,因为热噪声主要由电路中的开关导通电阻产生,则电路的信噪比(SNR)就降低。如果采样电容较大,会使电路的功耗增大,速度变慢,而此时信噪比主要受量化噪声的限制,没有明显改善。

实验建模方案设计、分析:

对于流水线模数转换器各级子电路电容的取值,主要是从系统热噪声和功耗的角度来考虑的。每一级开关电路的热噪声主要来自于采样开关的KT/C噪声,此外运放的热噪声也是重要的噪声源,主要利用公式(1.1)和(1.2)来估计采样保持电路和后几级MDAC电路中采样电容的取值。一般通过总体热噪声来衡量整个流水线模数转换器的噪声,总体热噪声是将流水线各级子模块中的噪声折算到流水线输入端所得到的值。

(1.1)

(1.2) 电路输入端等效噪声:

(1.3)一般通过总体热噪声来衡量整个流水线模数转换器的噪声,总体热噪声是将流水线各级子模块中的噪声折算到流水线输入端所得到的值。

(1.4)其中每一级的噪声由该级的开关热噪声和运放噪声组成,不考虑寄生电容的存在,采样保持电路f=l,MDAc电路f=l/2,由公式(1.1),(1.2)和(1.3)可以得到:

(1.5)

(1.6)

(1.7)由于级间增益的存在,后几级MDAC的噪声受到级间增益的衰减,对噪声的贡献将远小于前几级,因此在估计总体噪声时只计算了采样保持电路和前两级MDAC电路的噪声,可以得出:

(1.8)为了得到比较直观的估算公式,公式(1.8)作了一些近似,首先对于短沟道期间来说,

近似取2,运放热噪声系数近似取为4,同时认为整个流水线采样电容的取值没有进行逐级衰减,那么

(1.9)

并且认为运放补偿电容的取值和采样电容相等。信噪比是衡量模数转换器动态性能的一个重要指标,它由最大输入信号的均方根值除以等效输入噪声的均方根值得到:

(1.10)从(1.10)式可以明显看出,采样电容的取值直接影响电路的性噪比,为电路的

量化噪声,当电路热噪声大于该量化噪声时,性噪比主要受到电路热噪声的限制,当电路热噪声小于该量化噪声时,性噪比主要受到量化噪声的限制,一般在设计采样电容的取值时,取

(1.11)显然如果采样电容的取值越大,电路的性噪比越好,但是考虑到采样电容将作为前一级电路运放的负载,如果运放负载太大,将使得功耗增加比较严重。因此考虑到精度和功

耗的折衷关系,并且根据(1.8)和(1.11),在本设计中采样保持电路的采样电容C 取为1.4pf 。各级MDAC 电路的采样电容根据衰减因子逐级衰减得到。

根据系统噪声和功耗的公式,通过matlab 建模仿真,可以得到8种方案的系统采样电容、噪声(kT/C 噪声和热噪声)和功耗值,如表4-1所示。设输入满幅范围VFS= 2V ,差分输入管过驱动电压Vod =0.1V ,温度取最坏的情况125℃,即398K 。此外,设单个比较器的电流为0.2mA ,其输入电容为 0.1pF 。在电路设计时,通常会把差分输入管的宽、长设计的比较大,从而获得较大的跨导,所以流水线的输入寄生电容不可忽略,设各流水级的寄生电容大小为该级电容匹配要求和工艺限制的最小采样电容值。

表4 - 1 8种方案的系统采样电容、噪声和功耗值

图4 -2 8种方案系统采样电容对比图

182.8pf

179.2pf

169.8pf

150.4pf

176.5 pf

149.1 pf

161.9 pf

132.3pf

130

140150160170180190

1

2

3

4

5

6

7

8

图4 - 1 8种方案系统的噪声对比图

图4 - 4 8种方案系统的功耗对比图

从对比图4-2、4-3和3-4可以看出,方案1、2和5由于选择过多的3位有效精度的流水级,虽然系统噪声比较小,但是所需要的采样电容值很大,从而使得系统功耗过大。而方案8正好与之相反,系统功耗很小,但是噪声过大,甚至可能导致整个系统噪声超过16位流水线 ADC 的量化噪声,虽然可以通过增加采样电容来降低噪声,但是这样一来,就会增加系统功耗,从而丧失了本身低功耗的优势。剩下的四种方案从噪声和功耗上看比较折衷,从电路设计的角度来分析,通常为了简化电路设计和更好的版图布局布线,通常会选择级精度相似的架构,而方案3( 3.5×2+2.5×3+1.5×1+3 )和方案6 ( 3.5×1+2.5×3+1.5×4+3 )中级精度的选择,包含了3.5比特/级、2.5比特/级和1.5比特/级的结构,明显要比方案4 ( 3.5 + 2.5×5 + 3 )和方案7 ( 3.5×2 + 1.5×7 + 3 )更为复杂,所以优先选择方案4和方案7这两种架构,对其建模并加入非理想效应,进行系统级设计与仿真,最终确定更为优化的系统架构。

8.64 uV 8.64uV

8.68uV

10.02uV 8.64uV

10.03uV

9.76uV

12.92uV

8

8.599.51010.51111.51212.5131

2

3

4

5

6

7

8

459.42 mW

437.21 mW

373.42 mW

228.09 mW

421.75 mW

222.86 mW

332.18 mW

133.51 mW

120

1702202703203704204701

2

3

4

5

6

7

8

相关文档
最新文档