数字钟的电路设计

题目_________数字钟的设计___________ 班级_______机设12（4）班____________ 学号___________201210310422_________ 姓名___________卞旺武_______________ 指导____________鲁老师______________ 时间__________2014.6.16--2014.6.19____

景德镇陶瓷学院

电工电子技术课程设计任务书

目录

1、数字钟的总体方案与原理说明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1

2、555定时器构成的多谐振荡器电路图. . . . . . . . . . . . . . . . . . .a

3、秒、时计数器电路图. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .b

4、译码器芯片与逻辑符号图. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .c

5、秒、分、时校时电路原理图. . . . . . . . . . . . . . . . . . . . . . . . . . .d

6、总体电路原理相关说明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .e

7、总体电路原理图. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .f

8、元件清单；. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .g

9、参考文献. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .h

10、设计心得体会. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . i

1、总体方案与原理说明

设计一个数字钟的电路图，让大家能够了解并熟悉其工作原理及流程，同时此设计须满足以下要求：

1.数字钟能够自己产生一个秒脉冲源，能够显示零时零分零秒到二十三时五十九分五十九秒，并包含校时功能和报时功能。

2.准确计时，以数字形式显示时、分、秒的时间。

3.小时的计时要求为“24翻1”，分和秒的计时要求为60进位。

4.矫正时间。

总体方案：运用555定时器构成的多谐振荡器，时分秒译码器，计数器，校时电路，分频器等设计出一个满足任务要求的数字钟。

以下是数字钟电路系统原理组成框图：

其中秒脉冲信号发生器由555定时器构成5OHZ多谐振荡器，用74LS90构成50分频电路，产生秒脉冲信号;计数电路分别由两片74LS160构成24进制计数器，作为时计数电路，再把秒、分、时电路级联;译码显示电路分别用两位数码管显示，每组都由两片74LS247和两个共阳极数码管构成;分时校正电路74LS00与非门电路的控制作用构成。

2、555定时器构成的多谐振荡器

555定时器是一种模拟电路和数字电路相结合的集成器件，它性能优良，适用范围很广，外部加接少量的阻容元件可以很方便地组成多谐振荡器。用555实现多谐振荡，需要外接电阻R1, R2和电容C，并外接+5V的直流电源。555定时器组成的多谐振荡电路原理图如下。

工作时，555构成的多谐振荡器产生稳定的脉冲信号，经过若干次分频，得到秒脉冲信号。

3、秒、时计数器电路图

计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数

器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T 触发器、D触发器及JK触发器等。在数字钟中使用到的就有秒计数器，分计数器以及时计数器。

要实现秒计数，须先设计一个60进制的秒计数器;同样要实现分计数，需要设计一个60进制分计数器。对于实现时计数要设计一个二十四进制计数器。74LS290是二一五一十进制计数器，所以设计一个60进制分或秒计数器要用两个74LS290，当计数状态一到01100000时立即清零。因为74LS290有反馈清零端，所以用反馈清零法。

秒计数器原理电路图如下：

74LS290是异步十进制计数器。其逻辑图和外引线排例图如图所示。它由一个一位二进制计数器和一个异步五进制计数器组成。如果计数脉冲由端CP

输入，

输出由Q0端引出，即得二进制计数器；如果计数脉冲由CP

1

端输入，输出由Q1，

Q2，Q3引出，即是五进制计数器；如果将Q0与CP

1相连，计数脉冲由CP

输入，

输出由Q3Q2Q1Q0引出，即得8421码十进制计数器。因此，又称此电路为二-五-十进制计数器。

时计数器采用24进制，每当时计数器数值达到24便会归零以达到24小时循环的目的。时计数器的电路原理图如下：

4、译码器芯片及逻辑符号图

在数字测量仪表和各种数字系统中，都需要将数字直观地显示出来，一方面供人们直接读取测量和运算的结果；另一方面用于监视数字系统的工作情况。因此，数字显示电路是许多数字设备不可缺少的部分。在计算机系统中想要在数码管上显示出十进制数就需要使用译码器。由于计算机输出的为BCD码，所以本课程设计中使用的时芯片为74LS48-BCD的译码器。其具体芯片图以及逻辑符号图如下：