D01逻辑门与触发器应用资料
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
6.1.1 TTL门电路的主要参数及使用规则
1. TTL与非门电路的主要参数 2. TTL器件的使用规则
6.1.2 CMOS门电路的主要参数及使用规则
1. CMOS与非门电路的主要参数 2. CMOS器件的使用规则
6.1.3 集成逻辑门的基本应用（以自学为主）
6.1.4 数字电路的调试技术（以自学为主）
+5V IIS &
mA
100 RP
1k
&
mA
+ V
–
VO≤0.4V 为合格
2020/9/16
7
6.1.1 TTL门电路的主要参数及使用规则
1. TTL与非门电路的主要参数 • 平均传输延迟时间tpd : 输入
tpd= (tPLH+tPHL)/2
同相 输出
50%
tPLH
50%
50%
tPHL
50%
tpd的数值很小，一般为几纳秒至几十纳秒。
本学期内容安排（每周两次课）
周次
实验内容
1、2 仪器使用、运放基本应用 （16学时）
3
单管放大器PSPICE软件仿真过程（8学时）
4、5 单管放大器电路安装、调试与性能参数测量 （16学时）
6、7 音响放大器设计（4学时）
பைடு நூலகம்
8
模拟部分操作考试 （4学时）
9、10 小规模数字集成电路应用 （16学时）
2020/9/16
1
本学期内容安排
11、12 篮球竞赛30s定时器设计 （16学时）
13 笔试（模拟部分）
14、15、 多功能数字钟设计（24学时）
16
17 数字部分操作考试（4学时） 18 笔试（数字部分）
2020/9/16
2
第一阶段需要自学的内容
第6章 数字逻辑电路基础实验
6.1 集成逻辑门及其基本应用 (p136) 6.2 集成定时器555及其基本应用 (p146) 6.3 集成触发器及其基本应用 (p152) 6.4 小规模数字逻辑电路设计 (p158)
2020/9/16
11
6.1.2 CMOS门电路的主要参数及使用规则
1. CMOS与非门电路的主要参数
•平均传输延迟时间tpd : CMOS电路的平均传输延迟 时间比TTL电路的长得多，通常tpd200ns。 •直流噪声容限VNH和VNL : CMOS器件的噪声容限通 常以电源电压+VDD的30%来估算。
•输出端的连接：输出端不允许直接接+VDD或地， 除三态门外，不允许两个器件的输出端连接使用。
•输入端的连接：输入信号Vi应为VSS≤Vi≤VDD，超出该 范围会损坏器件内部的保护二极管或绝缘栅极，可在
输入端串接一只限流电阻(10~100 ) k ；
多余的输入端不能悬空，应按逻辑要求接+VDD或 VSS(地)；
•电源滤波 TTL器件的高速切换，会产生电流跳变， 其幅度约4mA~5mA。该电流在公共走线上的压降会 引起噪声干扰，因此，要尽量缩短地线以减小干扰。 可在电源端并接1个100F的电容作为低频滤波及1个 0.01F~0.1F的电容作为高频滤波。
2020/9/16
9
2. TTL器件的使用规则
•输出端的连接 不允许输出端直接接+5V或接地。除OC门
和三态(TS)门外，其它门电路的输出端不允许并联使用，否 则，会引起逻辑混乱或损坏器件。
•输入端的连接：
➢高电平输入－输入端串入1只1k~10k电阻与电源连接 或直接接电源电压+VCC
➢低电平输入－输入端直接接地
➢或门、或非门等TTL电路的多余的输入端只能接地，不 能悬空；
➢ 与门、与非门等TTL电路的多余输入端可以悬空(相当于
接高电平)，但易受到外界干扰，可将它们接+VCC或与其它 输入端并联使用，输入端并联时，从信号获取的电流将增
加。
2020/9/16
10
6.1.2 CMOS门电路的主要参数及使用规则
1. CMOS与非门电路的主要参数
•电源电压+VDD: +VDD一般在+5V~+15V范围内均可 正常工作，并允许波动±10%。
2020/9/16
6
6.1.1 TTL门电路的主要参数及使用规则
1. TTL与非门电路的主要参数
• 静态功耗PD:
PD 50 mW
• 输出高电平VOH : VOH 3.5 V，为逻辑1；
• 输出低电平VOL : VOL 0.4 V，为逻辑0；
• 扇出系数NO :
+VCC （+5V）
NO = IOL/IIS
6.4.2 SSI时序逻辑电路设计概述 6.4.3 应用电路设计举例
2020/9/16
3
第一阶段实验任务： 第9周～第10周
1. 集成逻辑门的应用
6.1.5 实验任务
(p144)
2. D触发器与逻辑门应用电路设计 6.4.5 设计任务 ——设计课题2 （ p163）
2020/9/16
4
6.1 集成逻辑门及其基本应用 (p136)
当+VDD= +5V时，VNH VNL=1.5V，可见CMOS 器件的噪声容限比TTL电路的要大得多，因此，抗 干扰能力也强得多。
提高电源电压+VDD是提高CMOS器件抗干扰能力 的有效措施。
2020/9/16
12
6.1.2 CMOS门电路的主要参数及使用规则
2. CMOS器件的使用规则
电源电压+VDD:电源电压不能接反，规定+VDD接电 源正极，VSS接电源负极(通常接地)。
•静态功耗PD : 约在微瓦量级。
•输出高电平VOH : VOH≥VDD– 0.5V为逻辑1。 •输出低电平VOL:VOL≤VSS+0.5V为逻辑0(VSS=0V)。
•扇出系数NO :在工作频率较低时，扇出系数不受限 制。但在高频工作时，由于后级门的输入电容成为 主要负载，扇出系数将受到限制，一般NO=10~20 。
• 直流噪声容限VNH和VNL : 指输入端所允许的输入电压变化的极限范围。
VNH= VOH min–VIH min VNL= VIL max–VOL max
2020/9/16
8
6.1.1 TTL门电路的主要参数及使用规则
2. TTL器件的使用规则
•电源电压+VCC: 只允许在+5V±10%范围内，超过 该范围可能会损坏器件或使逻辑功能混乱。
几个问题：
▪ 从制造工艺分，有TTL、CMOS门两大类，从逻辑
功能上分，门电路有哪些主要的类型？
▪ 门电路有哪些主要参数？如何测试这些参数？ ▪ 在使用门电路时，应该注意哪些问题？
➢ 门电路输出端可以直接相连，实现“线与”吗？ ➢ 如何给输入端提供高、低电平？
2020/9/16
5
6.1 集成逻辑门及其基本应用
1. TTL与非门电路的主要参数 2. TTL器件的使用规则
6.1.2 CMOS门电路的主要参数及使用规则
1. CMOS与非门电路的主要参数 2. CMOS器件的使用规则
6.1.3 集成逻辑门的基本应用（以自学为主）
6.1.4 数字电路的调试技术（以自学为主）
+5V IIS &
mA
100 RP
1k
&
mA
+ V
–
VO≤0.4V 为合格
2020/9/16
7
6.1.1 TTL门电路的主要参数及使用规则
1. TTL与非门电路的主要参数 • 平均传输延迟时间tpd : 输入
tpd= (tPLH+tPHL)/2
同相 输出
50%
tPLH
50%
50%
tPHL
50%
tpd的数值很小，一般为几纳秒至几十纳秒。
本学期内容安排（每周两次课）
周次
实验内容
1、2 仪器使用、运放基本应用 （16学时）
3
单管放大器PSPICE软件仿真过程（8学时）
4、5 单管放大器电路安装、调试与性能参数测量 （16学时）
6、7 音响放大器设计（4学时）
பைடு நூலகம்
8
模拟部分操作考试 （4学时）
9、10 小规模数字集成电路应用 （16学时）
2020/9/16
1
本学期内容安排
11、12 篮球竞赛30s定时器设计 （16学时）
13 笔试（模拟部分）
14、15、 多功能数字钟设计（24学时）
16
17 数字部分操作考试（4学时） 18 笔试（数字部分）
2020/9/16
2
第一阶段需要自学的内容
第6章 数字逻辑电路基础实验
6.1 集成逻辑门及其基本应用 (p136) 6.2 集成定时器555及其基本应用 (p146) 6.3 集成触发器及其基本应用 (p152) 6.4 小规模数字逻辑电路设计 (p158)
2020/9/16
11
6.1.2 CMOS门电路的主要参数及使用规则
1. CMOS与非门电路的主要参数
•平均传输延迟时间tpd : CMOS电路的平均传输延迟 时间比TTL电路的长得多，通常tpd200ns。 •直流噪声容限VNH和VNL : CMOS器件的噪声容限通 常以电源电压+VDD的30%来估算。
•输出端的连接：输出端不允许直接接+VDD或地， 除三态门外，不允许两个器件的输出端连接使用。
•输入端的连接：输入信号Vi应为VSS≤Vi≤VDD，超出该 范围会损坏器件内部的保护二极管或绝缘栅极，可在
输入端串接一只限流电阻(10~100 ) k ；
多余的输入端不能悬空，应按逻辑要求接+VDD或 VSS(地)；
•电源滤波 TTL器件的高速切换，会产生电流跳变， 其幅度约4mA~5mA。该电流在公共走线上的压降会 引起噪声干扰，因此，要尽量缩短地线以减小干扰。 可在电源端并接1个100F的电容作为低频滤波及1个 0.01F~0.1F的电容作为高频滤波。
2020/9/16
9
2. TTL器件的使用规则
•输出端的连接 不允许输出端直接接+5V或接地。除OC门
和三态(TS)门外，其它门电路的输出端不允许并联使用，否 则，会引起逻辑混乱或损坏器件。
•输入端的连接：
➢高电平输入－输入端串入1只1k~10k电阻与电源连接 或直接接电源电压+VCC
➢低电平输入－输入端直接接地
➢或门、或非门等TTL电路的多余的输入端只能接地，不 能悬空；
➢ 与门、与非门等TTL电路的多余输入端可以悬空(相当于
接高电平)，但易受到外界干扰，可将它们接+VCC或与其它 输入端并联使用，输入端并联时，从信号获取的电流将增
加。
2020/9/16
10
6.1.2 CMOS门电路的主要参数及使用规则
1. CMOS与非门电路的主要参数
•电源电压+VDD: +VDD一般在+5V~+15V范围内均可 正常工作，并允许波动±10%。
2020/9/16
6
6.1.1 TTL门电路的主要参数及使用规则
1. TTL与非门电路的主要参数
• 静态功耗PD:
PD 50 mW
• 输出高电平VOH : VOH 3.5 V，为逻辑1；
• 输出低电平VOL : VOL 0.4 V，为逻辑0；
• 扇出系数NO :
+VCC （+5V）
NO = IOL/IIS
6.4.2 SSI时序逻辑电路设计概述 6.4.3 应用电路设计举例
2020/9/16
3
第一阶段实验任务： 第9周～第10周
1. 集成逻辑门的应用
6.1.5 实验任务
(p144)
2. D触发器与逻辑门应用电路设计 6.4.5 设计任务 ——设计课题2 （ p163）
2020/9/16
4
6.1 集成逻辑门及其基本应用 (p136)
当+VDD= +5V时，VNH VNL=1.5V，可见CMOS 器件的噪声容限比TTL电路的要大得多，因此，抗 干扰能力也强得多。
提高电源电压+VDD是提高CMOS器件抗干扰能力 的有效措施。
2020/9/16
12
6.1.2 CMOS门电路的主要参数及使用规则
2. CMOS器件的使用规则
电源电压+VDD:电源电压不能接反，规定+VDD接电 源正极，VSS接电源负极(通常接地)。
•静态功耗PD : 约在微瓦量级。
•输出高电平VOH : VOH≥VDD– 0.5V为逻辑1。 •输出低电平VOL:VOL≤VSS+0.5V为逻辑0(VSS=0V)。
•扇出系数NO :在工作频率较低时，扇出系数不受限 制。但在高频工作时，由于后级门的输入电容成为 主要负载，扇出系数将受到限制，一般NO=10~20 。
• 直流噪声容限VNH和VNL : 指输入端所允许的输入电压变化的极限范围。
VNH= VOH min–VIH min VNL= VIL max–VOL max
2020/9/16
8
6.1.1 TTL门电路的主要参数及使用规则
2. TTL器件的使用规则
•电源电压+VCC: 只允许在+5V±10%范围内，超过 该范围可能会损坏器件或使逻辑功能混乱。
几个问题：
▪ 从制造工艺分，有TTL、CMOS门两大类，从逻辑
功能上分，门电路有哪些主要的类型？
▪ 门电路有哪些主要参数？如何测试这些参数？ ▪ 在使用门电路时，应该注意哪些问题？
➢ 门电路输出端可以直接相连，实现“线与”吗？ ➢ 如何给输入端提供高、低电平？
2020/9/16
5
6.1 集成逻辑门及其基本应用