数字电子技术课程---触发器作业题参考答案
数字电路习题及解答(触发器及时序逻辑电路)
1第8章 触发器和时序逻辑电路——基本习题解答8.4如果D 触发器外接一个异或门，则可把D 触发器转换成T 触发器，试画出其逻辑图。
解：Q n +1=D=T ⊕Q n 故D =T ⊕Q n 如题8.4图所示。
题8.4.图8.5试用T 触发器和门电路分别构成D 触发器和JK 触发器。
解：（1）T 触发器构成D 触发器Q n +1=D =T ⊕Q n ∴T =D ⊕Q n 如题8.5（a ）图所示。
题8.5（a ）图（2）T 触发器构成JK 触发器Q n +1=n n n n Q K Q J Q T Q T +=+=T ⊕Q n ∴T =n n n n n KQ Q J Q Q K Q J +=⊕+)(如题8.5（b ）图所示。
题8.5（b ）图8.6逻辑电路如题8.6图（a ）所示，设初始状态Q 1=Q 2=0，试画出Q 1和Q 2端的输出波形。
时钟脉冲C 的波形如题8.6图（b ）所示，如果时钟频率是4000Hz ，那么Q 1和Q 2波形的频率各为多少？题8.6图（a ） 题8.6图（b ）解：JK 触发器构成了T ′触发器，逻辑电路为异步加法计数，Q 1和Q 2端的输出波形如题CP228.6图（c ）所示。
Q 1输出波形为CP 脉冲的二分频，Q 2输出波形为CP 脉冲的四分频。
如果CP 脉冲频率为4000Hz ，则Q 1波形的频率是2000Hz ；Q 2波形的频率是1000Hz 。
题8.6图（c ）8.8试列出题8.8图所示计数器的状态表，从而说明它是一个几进制计数器。
题8.8图解：F 0：J 0=21Q Q ，K 0=1F 1：J 1=Q 0，K 1=20=Q 0+Q 2 F 2：QJ 2=K 2=1假设初态均为0，分析结果如题8.8图（a ）所示，Q 2Q 1Q 0经历了000-001-010-011-100-101-110七种状态，因此构成七进制异步加法计数器。
题8.8图（a ）8.9试用主从型JK 触发器组成两位二进制减法计数器，即输出状态为“11”、“10”、“01”、Q Q Q3“00”。
《数字电子技术基础》第四章习题答案
第四章 集 成 触 发 器 4.1R d S d Q Q不定4.2 （1CP=1时如下表)(2) 特性方程Q n+1=D(3)该电路为锁存器（时钟型D 触发器）。
CP=0时，不接收D 的数据；CP=1时，把数据锁存。
(但该电路有空翻)4.3 (1)、C=0时该电路属于组合电路；C=1时是时序电路。
(2)、C=0时Q=A B +; C=1时Q n+1=B Q BQ nn+= (3)、输出Q 的波形如下图。
A B C Q4.4CP D Q 1Q 2图4.54.5 DQ QCPT4.6 Q 1n 1+=1 Q 2n 1+=Q 2n Q n 13+=Q n 3 Q Q 4n 14n+=Q1CP Q2Q3Q44.7 1、CP 作用下的输出Q 1 Q 2和Z 的波形如下图； 2、Z 对CP 三分频。
DQ QCPQ1DQ QQ2ZRd CP Q1Q2Z14.8由Q D J Q KQ J Q KQ n 1n n n n +==+=⋅得D 触发器转换为J-K 触发器的逻辑图如下面的左图；而将J-K 触发器转换为D 触发器的逻辑图如下面的右图CPD Q QJKQ QDQ QJ KCP4.9CP B CA4.10CP X Q1Q2Z4.11 1、555定时器构成多谐振荡器 2、u c, u o 1, u o 2的波形u c u o 1u o 2t t t 1.67V3.33V3、u o 1的频率f 1=1074501316..H z ⨯⨯≈ u o 2的频率f 2=158H z4、如果在555定时器的第5脚接入4V 的电压源，则u o 1的频率变为1113001071501232....H z ⨯⨯+⨯⨯≈4.12 图(a)是由555定时器构成的单稳态触发电路。
1、工作原理（略）；2、暂稳态维持时间t w =1.1RC=10ms(C 改为1μF)；3、u c 和u o 的波形如下图：u ou ct t tu i (ms)(ms)(ms)5 10 25 30 45 503.33V4、若u i 的低电平维持时间为15m s ，要求暂稳态维持时间t w 不变，可加入微分电路4.13由555定时器构成的施密特触发器如图(a)所示 1、电路的电压传输特性曲线如左下图； 2、u o 的波形如右下图；3、为使电路能识别出u i 中的第二个尖峰，应降低555定时器5脚的电压至3V 左右。
数字电子技术参考答案
数字电子技术试卷（1）参考答案一．填空1． 1111011，7B2． 8613． 与，或，非 4． 0，1，高阻5． 真值表，逻辑图，逻辑表达式，卡诺图，波形图（时序图） 6． 波形的整形 7． 20伏8． 并行A/D ，串并行A/D ，逐次比较A/D ，双积分A/D （写出三种） 二．判断题1．× 2．√ 3．× 4．√ 5．√三．化简逻辑函数1．D B A Y +=-2．--+=D B A Y四．C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。
五．AQ Q Qn +=-+1，A Q n =+1六．采用D 触发器，-=122Q Q D ，--=231Q Q D ，1230Q Q Q D -+=电路图略。
将非工作状态101，110，111带入方程得次态，101→001，110→101→001， 111→001，电路可以自启动。
七．f =65Hz数字电子技术（2）参考答案 一．填空题（16）1． 100011.110，23.C 2． 0，13． 当前输入，原状态4． 0，1，高阻；任何时候，只能有1个三态门被选通。
5． 有两个稳态，在触发信号作用下状态可相互转变，有记忆功能 6． 延时 7． 5.5v 8． 13二．判断题（10）1．√ 2．× 3．×4．√ 5．√三．化简题（14）1． B Y =2． -++=D A C B Y 四．（15）CD A B A Y --+= 五．（15）--+=B A Qn 11， Q B Q A Qn ---++=21六．（15）驱动方程：1,121=⊕=-K Q X J ，1,212=⊕=K Q X J逻辑功能：X=0时，同步三进制计数器；X ＝1时，同步三进制减法计数器。
该电路为同步三进制可逆计数器，并且能自启动。
七．(15)数字电子答案3 一．填空题（16）1． 1010110，100001102． 7 3． 16，64． 状态转换表，状态转换图，特性方程5． 06． 256×4bit 7． 5.275伏8． 转换精度，转换速度二．回答问题（10）1． 不正确。
电子教案《数字电子技术(第5版_杨志忠)》教学资源第5章练习题参考答案
电压波形。
图 Ｐ５ ２
图［题 ］ 图［题 ］
５ ２ Ａ
５ ２ Ｂ
［题 ５ ３］ 在同步 ＲＳ 触发器中，已知 ＣＰ、Ｒ、Ｓ 输入的电压波形如图 Ｐ５ ３ 所示，试画出
输出 Ｑ 端的电压波形。设触发器的初始状态为 Ｑ ＝０。
［解］ 根据由与非门组成同步 ＲＳ 触发器的逻辑功能画输出 Ｑ 的电压波形。Ｑ 电压波形中
［解］ 先画出 、 Ｑ０ Ｑ０ 和 、 Ｑ１ Ｑ１ 的电压波形，再根据 Ｙ１ ＝ Ｑ０ Ｑ１ 和 Ｙ２ ＝ Ｑ０ Ｑ１ 的与非关系，
画出输出 Ｙ１ 和 Ｙ２ 的电压波形，如图［题 ５ １４］所示。
图 Ｐ５ １４
图［题 ５ １４］
第 ５ 章 集成触发器 １２７
［题 ５ １５］ 图 Ｐ５ １５ 是一个用 ＴＴＬ 边沿双 ＪＫ 触发器组成的单脉冲发生器，ＣＰ 为连续脉 冲，试分析其工作原理，并画出 ｕＯ 的电压波形图。 ［解］ 由图 Ｐ５ １５ 可知，平时 Ｓ 开关接地，ＦＦ０ 的 Ｊ０ 接地，同时 Ｋ０ ＝ ，１ ＦＦ１ 的直接置 ０ 端通过 Ｓ 开关接地。因此，触发器 ＦＦ０ 和 ＦＦ１ 都处于 ０ 状态，Ｑ０ ＝ Ｑ１ ＝ ０，输出 ｕＯ 为低电平 ０。 当 Ｓ 开关按下时，接高电平 １，这时 ＦＦ０ 和 ＦＦ１ 都为 Ｔ′触发器，处于计数状态。在 ＣＰ 下 降沿作用下，ＦＦ０ 由 ０ 状态翻到 １ 状态，Ｑ０ ＝ １，输出 ｕＯ 由低电平 ０ 跃到高电平 １。 当输入下一个 ＣＰ 的下降沿时，ＦＦ０ 由 １ 状态翻到 ０ 状态，Ｑ０ 输出一个负跃变，输出 ｕＯ 由高电平 １ 跃到低电平 ０，与此同时，Ｑ０ 输出的负跃变使 ＦＦ１ 由 ０ 状态翻到 １ 状态，Ｑ１ 输出 的低电平使 ＦＦ０ 置 ０，从而保证了 Ｓ 开关每按一次，ｕＯ 输出一个正脉冲，输入和输出电压波形 如图［题 ５ １５］所示。 当 Ｓ 开关放开时，Ｓ 又接地，ＦＦ０ 和 ＦＦ１ 又回到初始的 ０ 状态，为下一次输出正脉冲做好准备。
数字电子技术课后习题答案（全部）
第一章数制与编码1.1自测练习1.1.1、模拟量数字量1.1.2、（b）1.1.3、（c）1.1.4、（a）是数字量，（b）（c）（d）是模拟量1.2 自测练习1.2.1. 21.2.2.比特bit1.2.3.101.2.4.二进制1.2.5.十进制1.2.6.（a）1.2.7.（b）1.2.8.（c）1.2.9.（b）1.2.10.（b）1.2.11.（b）1.2.12.（a）1.2.13.（c）1.2.14.（c）1.2.15.（c）1.2.16.10010011.2.17.111.2.18.1100101.2.19.11011.2.20.8进制1.2.21.（a）1.2.22.0，1，2，3，4，5，6，71.2.23.十六进制1.2.24.0，1，2，3，4，5，6，7，8，9，A，B，C，D，E，F 1.2.25.（b）1.3自测练习1.3.1.1221.3.2.675.521.3.3.011111110.011.3.4.521.3.5.1BD.A81.3.6.1110101111.11101.3.7.38551.3.8.28.3751.3.9.100010.111.3.10.135.6251.3.11.570.11.3.12.120.51.3.13.2659.A1.4自测练习1.4.1.BCD Binary coded decimal 二—十进制码1.4.2.（a）1.4.3.（b）1.4.4.8421BCD码，4221BCD码，5421BCD1.4.5.（a）1.4.6.011001111001.10001.4.7.111111101.4.8.101010001.4.9.111111011.4.10.61.051.4.11.01011001.011101011.4.12.余3码1.4.13.XS31.4.14.XS31.4.15.1000.10111.4.16.1001100000111.4.17.521.4.18.110101.4.19.0101111.4.20.（b）1.4.21.ASCII1.4.22.（a）1.4.23.ASCII American Standard Code for Information Interchange美国信息交换标准码EBCDIC Extended Binary Coded Decimal Interchange Code 扩展二-十进制交换吗1.4.24.10010111.4.25.ASCII1.4.26.（b）1.4.27.(b)1.4.28.110111011.4.29.-1131.4.30.+231.4.31.-231.4.32.-861.5 自测练习 1.5.1 略1.5.2 11011101 1.5.3 010001011.5.4 11100110 补码形式 1.5.5 011111011.5.6 10001000 补码形式 1.5.7 11100010 补码形式习题1.1 （a ）（d ）是数字量，（b ）（c ）是模拟量，用数字表时（e ）是数字量，用模拟表时（e ）是模拟量 1.2 （a ）7, （b ）31, （c ）127, （d ）511, （e ）40951.3 （a ）22104108⨯+⨯+， （b ）26108108⨯+⨯+，（c ）321102105100⨯+⨯+⨯+（d ）322104109105⨯+⨯+⨯+ 1.4 （a ）212121⨯+⨯+, （b ）4311212121⨯+⨯+⨯+, （c ）64212+12+12+12+1⨯⨯⨯⨯（d ）9843212+12+12+12+12⨯⨯⨯⨯⨯ 1.5 2201210327.15310210710110510--=⨯+⨯+⨯+⨯+⨯,3210-1-221011.0112+02+12+12+02+12=⨯⨯⨯⨯⨯⨯,210-18437.448+38+78+48=⨯⨯⨯⨯, 10-1-2163A.1C 316+A 16+116+C 16=⨯⨯⨯⨯1.6 （a ）11110, （b ）100110,（c ）110010, （d ）1011 1.7 （a ）1001010110000, （b ）10010111111.8 110102 = 2610, 1011.0112 = 11.37510， 57.6438 = 71.81835937510， 76.EB 16= 118.91796875101.9 1101010010012 = 65118 = D4916，0.100112 = 0.468 = 0.9816，1011111.011012 = 137.328 = 5F.68161.10 168 = 1410，1728 = 12210，61.538 = 49.671875， 126.748 = 86.9375101.11 2A 16 = 4210 = 1010102 = 528， B2F 16 = 286310 = 1011001011112 = 54578， D3.E 16= 211.87510 = 11010011.11102 = 323.78， 1C3.F916 = 451.9726562510 = 111000011.111110012 = 703.76281.12 （a ）E, （b ）2E, （c ）1B3, （d ）349 1.13 （a ）22, （b ）110, （c ）1053, （d ）2063 1.14 （a ）4094, （b ）1386, （c ）49282 1.15（a ）23, （b ）440, （c ）27771.16 198610 = 111110000102 = 00011001100001108421BCD ， 67.31110 = 1000011.010012 =01100111.0011000100018421BCD ， 1.183410 = 1.0010112 = 0001.00011000001101008421BCD ，0.904710 = 0.1110012 = 0000.10010000010001118421BCD1.17 1310 = 000100118421BCD = 01000110XS3 = 1011Gray， 6.2510 = 0110.001001018421BCD=1001.01011000 XS3 = 0101.01Gray，0.12510= 0000.0001001001018421BCD= 0011.010*********XS3 = 0.001 Gray1.18 101102 = 11101 Gray，0101102 = 011101 Gray1.19 110110112 = 0010000110018421BCD，45610 = 0100010101108421BCD，1748=0010011101008421BCD，2DA16 = 0111001100008421BCD，101100112421BCD = 010*********BCD， 11000011XS3 = 100100008421BCD1.20 0.0000原= 0.0000反= 0.0000补，0.1001原= 0.1001反= 0.1001补，11001原= 10110反= 10111补1.21 010100原= 010100补，101011原= 110101补，110010原= 101110补，100001原=111111补1.22 1310 = 00001101补，11010 = 01101110补，-2510 = 11100111补，-90 =10100110补1.23 01110000补= 11210，00011111补= 3110，11011001补= -3910，11001000补= -56101.24 1000011 1000001 1010101 1010100 1001001 1001111 1001110 0100001 01000001001000 1101001 1100111 1101000 0100000 1010110 1101111 1101100 1110100 1100001 1100111 11001011.25 0100010 1011000 0100000 0111101 0100000 0110010 0110101 0101111 101100101000101.26 BEN SMITH1.27 00000110 100001101.28 01110110 10001110第二章逻辑门1.1 自测练习2.1.1. （b）2.1.2. 162.1.3. 32, 62.1.4. 与2.1.5. （b）2.1.6. 162.1.7. 32, 62.1.8. 或2.1.9. 非2.1.10. 12.2 自测练习=⋅2.2.1. F A B2.2.2. (b)2.2.3. 高2.2.4. 322.2.5. 16，52.2.6. 12.2.7. 串联2.2.8. (b)2.2.9. 不相同2.2.10. 高2.2.11. 相同2.2.12. (a)2.2.13. (c)2.2.14. 奇2.3 自测练习2.3.1. OC，上拉电阻2.3.2. 0，1，高阻2.3.3. （b）2.3.4. （c）2.3.5. F A B=⋅, 高阻2.3.6. 不能2.4 自测练习1.29 TTL，CMOS1.30 Transisitor Transistor Logic1.31 Complementary Metal Oxide Semicoductor1.32 高级肖特基TTL，低功耗和高级低功耗肖特基TTL1.33 高，强，小1.34 （c）1.35 （b）1.36 （c）1.37 大1.38 强1.39 （a）1.40 （a）1.41 （b）1.42 高级肖特基TTL1.43 （c）习题2.1 与，或，与2.2 与门，或门，与门2.3 （a）F=A+B, F=AB （b）F=A+B+C, F=ABC （c）F=A+B+C+D, F=ABCD2.4 （a ）0 （b ）1 （c ）0 （d ）0 2.5 （a ）0 （b ）0 （c ）1 （d ）0 2.6 （a ）1 （b ）1 （c ）1 （d ）1 2.7 （a ）4 （b ）8 （c ）16 （d ）32 2.8 （a ）3 （b ）4 （c ）5 （d ）62.9 （a ）（b ） A B C D F 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 11112.10 Y AB AC =+2.11A B C Y 0 0 0 0 0 0 1 0 011A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 11110 1 1 11 0 0 01 0 1 11 1 0 01 1 1 12.122.13F1 = A(B+C), F2=A+BCA B C F1F20 0 0 0 00 0 1 0 00 1 0 0 00 1 1 0 11 0 1 1 11 0 0 0 11 1 0 1 11 1 1 1 12.142.15 （a）0 （b）1 （c）1 （d）02.16 （a）1 （b）0 （c）0 （d）12.17 （a）0 （b）02.182.19 Y AB BC DE F=⋅⋅⋅2.20 Y AB CD EF=⋅⋅2.21 102.22 402.23 当TTL反相器的输出为3V，输出是高电平，红灯亮。
数字电子技术第七章作业及答案
第七章（脉冲波形的产生与整形）作业1、简述单稳态触发器的功能特点，举例说明其应用。
由CMOS 门组成的微分型单稳态触发器如图7-1所示。
设电阻R =1k Ω，电容C =0.1μF ，试计算该电路的暂稳态时间。
图7-1 微分型单稳态触发器 解：单稳态触发器只有一个稳定状态，一个暂稳态。
在外加脉冲的作用下，单稳态触发器可以从一个稳定状态翻转到一个暂稳态。
由于电路中RC 延时环节的作用，该暂态维持一段时间又回到原来的稳态，暂稳态维持的时间取决于RC 的参数值。
利用单稳态触发器的特性可以实现脉冲整形，脉冲定时等功能。
暂稳态时间为：ms RC tw 069.0101.01069.02ln 63=⨯⨯⨯==-2、简述施密特触发器的功能特点，举例说明其应用。
图7-2所示的是施密特触发器74LS14与其输入端电压V I 的波形，试画出输出电压V O 的波形。
图7-2 施密特触发器 解：施密特触发器也有两个稳定状态，但与一般触发器不同的是，施密特触发器采用电位触发方式，其状态由输入信号电位维持；对于负向递减和正向递增两种不同变化方向的输入信号，施密特触发器有不同的阈值电压。
1. 波形变换2. 脉冲波的整形3. 脉冲鉴幅 4、构成多谐振荡器3、用定时器555组成多谐振荡器，要求输出电压V O 的方波周期为1ms ，试选择电阻与电容的数值，并画出电路图。
解：周期T 计算如下：121269.0C R R T ）（+=取C 1=0.1μF ，R 2=5.1k Ω则有：Ω=⨯-⨯=⨯⨯-⨯⨯=-=--k R C T R 3.4102.101045.1101.52101.069.010269.0343632114、试分析如图7-3所示脉冲信号产生电路。
(1)说明该电路各部分的功能。
(2)画出A 、B 、C 和v O 各点波形。
(3)已知施密特触发器CT4014的V T+=1.6V ，V T -=0.8V 。
求电路的输出脉宽t W 。
数字电子技术实践习题答案
《数字电子技术实践》练习题参考答案说明：本参考答案并不是唯一答案或不一定是最好答案，仅供参考。
单元 1 数字电路基础知识 边学边练1.11、 （1）12位，每位数需要一个4位BCD 码。
（2）0001 0100 01112、（1）最大为FFFH ；最小为000H 。
（2）为4096。
3、(1) 5(2) 000C7H (3) 000F9H 边学边练1.2指示灯用L 表示，亮为1，不亮为0；驾驶员到位与否用D 表示，到位为1，不到位为0；安全带扣环用B 表示，扣上为1，未扣为0；点火开关用S 表示，闭合为1，断开为0。
逻辑表达式：S B D L真值表综合练习1、 C B A D B A C B A F ⋅⋅+⋅⋅+⋅⋅=2、DC BD A H D C B A D C B A D C B A D C B A G DC B AD C A B A F DC B A E ⋅⋅+⋅=⋅⋅⋅+⋅⋅⋅+⋅⋅⋅+⋅⋅⋅=⋅⋅⋅+⋅⋅+⋅=⋅⋅⋅=3、设逻辑变量A 、B 、C 、D 分别表示占有40%、30%、20%、10%股份的四个股东，各变量取值为1表示该股东投赞成票；F 表示表决结果，F =1表示表决通过。
F =AB +AC +BCD4、设A 、B 开关接至上方为1，接至下方为0；F 灯亮为1，灯灭为0。
F =A ⊙B5、设10kW 、15kW 、25kW 三台用电设备分别为A 、B 、C ，设15kW 和25kW 两台发电机组分别为Y 和Z ，且均用“0”表示不工作，用“1”表示工作。
CAB Z B A B A Y ⋅=⋅=6、 真值表逻辑函数式为：F =A +BD +BC7、输入为余3码，用A 、B 、C 、D 表示，输出为8421BCD 码，用Y 0、Y 1、Y 2、Y 3表示。
DC A B A Y C BD C B D B Y DC Y DY ⋅⋅+⋅=⋅+⋅⋅+⋅=⊕==32108、设红、绿、黄灯分别用A 、B 、C 表示，灯亮时为1，灯灭时为0；输出用F 表示，灯正常工作时为0，灯出现故障时为1。
《数字电子技术》课后习题答案
第1单元能力训练检测题（共100分，120分钟）一、填空题：（每空0.5分，共20分）1、由二值变量所构成的因果关系称为逻辑关系。
能够反映和处理逻辑关系的数学工具称为逻辑代数。
2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。
3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。
在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。
4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的权不同。
十进制计数各位的基数是10，位权是10的幂。
5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。
6、进位计数制是表示数值大小的各种方法的统称。
一般都是按照进位方式来实现计数的，简称为数制。
任意进制数转换为十进制数时，均采用按位权展开求和的方法。
7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。
8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。
9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。
10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。
13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。
卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。
14、在化简的过程中，约束项可以根据需要看作1或0。
二、判断正误题（每小题1分，共10分）1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。
（对）2、异或函数与同或函数在逻辑上互为反函数。
（对）3、8421BCD码、2421BCD码和余3码都属于有权码。
（错）4、二进制计数中各位的基是2，不同数位的权是2的幂。
（对）3、每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。
（对）4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
数字电子技术基础第四章习题及参考答案
数字电子技术基础第四章习题及参考答案第四章习题1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。
CPY图4-12．由D触发器组成的时序逻辑电路如图4-2所示，在图中所示的CP脉冲及D作用下，画出Q0、Q1的波形。
设触发器的初始状态为Q0=0，Q1=0。
D图4-23．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。
CP图4-34．一同步时序逻辑电路如图4-4所示，设各触发器的起始状态均为0态。
（1）作出电路的状态转换表；（2）画出电路的状态图；（3）画出CP作用下Q0、Q1、Q2的波形图；（4）说明电路的逻辑功能。
图4-45．试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0，并说明它的功能（假设初态Q0Q1=00）。
CPQ1Q0CP图4-56．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。
Y图4-67．分析图4-7所示电路的逻辑功能。
（1）写出驱动方程、状态方程；（2）作出状态转移表、状态转移图；（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。
CP图4-78．时序逻辑电路分析。
电路如图4-8所示：（1）列出方程式、状态表；（2）画出状态图、时序图。
并说明电路的功能。
1C图4-89．试分析图4-9下面时序逻辑电路：（1）写出该电路的驱动方程，状态方程和输出方程；（2）画出Q1Q0的状态转换图；（3）根据状态图分析其功能；1B图4-910.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。
1Z图4-1011．已知某同步时序逻辑电路如图4-11所示，试：（1）分析电路的状态转移图，并要求给出详细分析过程。
（2）电路逻辑功能是什么，能否自启动？（3）若计数脉冲f CP频率等于700Hz，从Q2端输出时的脉冲频率是多少?CP图4-1112．分析图4-12所示同步时序逻辑电路，写出它的激励方程组、状态方程组，并画出状态转换图。
数字电子技术习题答案
习题答案第一章数制和码制1．数字信号和模拟信号各有什么特点?答：模拟信号——量值的大小随时间变化是连续的。
数字信号——量值的大小随时间变化是离散的、突变的（存在一个最小数量单位△）。
2．在数字系统中为什么要采用二进制?它有何优点?答：简单、状态数少，可以用二极管、三极管的开关状态来对应二进制的两个数。
3.二进制：0、1；四进制：0、1、2、3；八进制：0、1、2、3、4、5、6、7；十六进制：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。
4.(30.25)10=( 11110.01)2=( 1E.4)16。
(3AB6)16=( 0011101010110110)2=(35266)8。
(136.27)10=( 10001000.0100)2=( 88.4)16。
5.B E6.ABCD7.(432.B7)16=( 010*********. 10110111)2=(2062. 556)8。
8.二进制数的1和0代表一个事物的两种不同逻辑状态。
9.在二进制数的前面增加一位符号位。
符号位为0表示正数；符号位为1表示负数。
这种表示法称为原码。
10.正数的反码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。
11.正数的补码与原码相同，负数的补码即为它的反码在最低位加1形成。
12.在二进制数的前面增加一位符号位。
符号位为0表示正数；符号位为1表示负数。
正数的反码、补码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。
负数的补码即为它的反码在最低位加1形成。
补码再补是原码。
13.A:(+1011)2的反码、补码与原码均相同：01011；B: (-1101)2的原码为11101，反码为10010，补码为10011.14.A: (111011)2 的符号位为1，该数为负数，反码为100100，补码为100101. B: (001010)2 的符号位为0，该数为正，故反码、补码与原码均相同：001010.15.两个用补码表示的二进制数相加时，和的符号位是将两个加数的符号位和来自最高有效数字位的进位相加，舍弃产生的进位得到的结果就是和的符号。
数字电子技术基础(第四版)课后习题答案-第四章
第4章触发器[题4.1]画出图P4.1所示由与非门组成的基本RS触发器输出端Q、Q的电压波形，输入端S、R的电压波形如图中所示。
图P4.1[解]见图A4.1图A4.1[题4.2]画出图P4.2由或非门组成的基本R-S触发器输出端Q、Q的电压波形，输出入端S D，R D的电压波形如图中所示。
图P4.2[解]见图A4.2[题4.3]试分析图P4.3所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P4.3 [解]：图P4.3所示电路的真值表S R Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0* 1 110*由真值表得逻辑函数式 01=+=+SR Q R S Q nn[题4.4] 图P4.4所示为一个防抖动输出的开关电路。
当拨动开关S 时，由于开关触点接触瞬间发生振颤，D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。
图P4.4[解] 见图A4.4图A4.4[题4.5] 在图P4.5电路中，若CP 、S 、R 的电压波形如图中所示，试画出Q 和Q 端与之对应的电压波形。
假定触发器的初始状态为Q =0。
图P4.5[解]见图A4.5图A4.5[题4.6]若将同步RS触发器的Q与R、Q与S相连如图P4.6所示，试画出在CP信号作用下Q和Q端的电压波形。
己知CP信号的宽度tw= 4 t Pd 。
t Pd为门电路的平均传输延迟时间，假定t Pd≈t PHL≈t PLH，设触发器的初始状态为Q=0。
图P4.6图A4.6[解]见图A4.6[题4.7]若主从结构RS触发器各输入端的电压波形如图P4.7中所给出，试画Q、Q端对应的电压波形。
设触发器的初始状态为Q=0。
图P4.7[解] 见图A4.7图A4.7R各输入端的电压波形如图P4.8所示，[题4.8]若主从结构RS触发器的CP、S、R、D1S。
试画出Q、Q端对应的电压波形。
数字电子技术课后习题答案
1.12 写出下图所示各逻辑图的输出函数表达式，列 出它们的真值表。
F1 F4
F2
F3
解： F1 AB F2 A B F3 BC
F 4 F1 F 2 F3
Z CF 4 C AB A B BC
C AB A B BC
C AB AB BC C AB AB B ABC
电路的驱动方程、状态方程和输出方程，画出电路
的状态表、状态图和时序图，说明电路能否自启动。
设各触发器的初始状态为0。
❖ 解：
驱动方程为： ❖
D1 Q1n ; D2 X Q1n Q2n
输出方程为： ❖
Y XQ1nQ2n XQ1nQ2n XQ1nQ2n XQ1nQ2n
❖ 状态方程为：Q1n1 D1 Q1n
输入 SD、RD 的波形图如下，试画出输出Q,
Q 对应的波形图。设触发器的初始状态为 Q=0, Q. 1
❖ 解：波形图如下图
不定
❖ 4.6主从JK触发器，已知CP、J、K的波形如下 所示，试画出Q对应的波形图。触发器的初始 状态为Q=0。
❖ 解：
CP为1时 输入端2 次变化，
❖ 4.7维持—阻塞边沿D触发器中，已知 CP, RD , SD , D
/0
/0
000
001
010
/1
/0
100
011
/0
❖ 2.卡诺图为
Q1nQ0n
Q2n
00 01
0 001/0 010/0
1 000/1 xxx/x
11
100/0 xxx/x
10
011/0 xxx/x
❖ 由卡诺图得电路的状态方程与输出方程为
❖
Qn1 0
Q2n Q0n
第十二章 触发器习题及答案
第十二章 触发器习题及答案一、填空题1、 触发器有_____个稳态，存储8位二进制信息要______个触发器。
2、 一个基本RS 触发器在正常工作时，它的约束条件是R + S =1，则它不允许输入S =____且R =____的信号。
3、 触发发有两个互补的输出端Q 、Q ，定义触发器的1状态为Q=___________，0状态为_________可见，触发器的状态指的是______端的状态。
4、 一个基本RS 触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是___________。
5、 在一个CP 脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的__________ ，触发方式为__________式或_____________的触发器不会出现这种现象。
6、 触发器是一种由门电路构成并具有两个稳定状态的电路，两个稳定状态分别用来表示和寄存二进制数码______和______。
7、按逻辑功能不同可分为_______触发器______触发器______触发器_____触发器和_____触发器等。
8、按电路结构不同，可分为______触发器，________触发器，________触发器，________触发器等。
9、描述触发器功能的方法有：__________、____________、__________、______________和________________。
10、电路在没有外加信息触发时保持某一状态不变，而这种状态叫____________。
11、防止空翻的触发器结构有_________________________。
12、触发器的基本性质有_____________________________________________。
13、从结构上看，时钟同步R-S 触发器是在R-S 触发器的基础上增加了____________构成的。
14、比结构上看主从结构的触发器是由主触发器和___________组成。
数电-触发器练习题
分析提示
主从触发方式，在时钟脉冲 CP=1期间接收输入信号，在时钟 脉冲 CP 下降沿改变状态，分两步完成状态变化。
第
7
页
数字电子技术
第 4 章 触发器
单项选择题 ( )。
7、时钟触发器产生空翻现象的原因是因为采用了 A C 主从触发方式 电位触发方式
× √
B D
边沿触发方式
×
维持阻塞触发方式 ×
×
维持阻塞D触发器 ×
分析提示
基本RS触发器 ，没有对输入信号起作用时刻进行控制的时钟 脉冲CP信号，输入信号直接控制输出状态。
第
6
页
数字电子技术
第 4 章 触发器
单项选择题 ( )。
6、使触发器的状态变化分两步完成的触发方式是 A C 主从触发方式
√ ×
B D
边沿触发方式
×
电位触发方式
维持阻塞触发方式×
填空题 触发器、
6、按逻辑功能划分，触发器可以分为 RS触发器、 触发器和 触发器四种类型。
参考答案
D
JK
THale Waihona Puke 分析提示触发器按逻辑功能分类，分为RS触发器、D触发器、JK触发 器和 T触发器。
第
23
页
数字电子技术
第 4 章 触发器
填空题
7、钟控触发器也称同步触发器，其状态的变化不仅取决于
信号的变化，还取决于 信号的作用。
；
。
参考答案
JQ n + K Q n
Qn
分析提示
JK触发器的特性方程： Q n 1 J Q n KQ n
J = K = 1时， Q n 1 J Q KQ n 1 Q 1 Q n Q
7.触发器习题及其答案
触发器习题及其答案1.由与非门组成的基本RS 触发器中输入图P5.1所示R D ’和S D ’的电压波形，试画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.1解：2.已知同步D 触发器CP 和D 端的输入电压波形如图P5.5所示，试画出输出Q端的电压波形。
设触发器的初始状态为Q=0。
图 P5.5解：3.已知同步JK 触发器输入CP 、J 、K 的电压波形如图P5.6所示，试画出输出Q和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.6解：R D ’ S D ’ Q Q ’CPDCPD Q CP J K Q Q ’CP JK4.TTL 边沿JK 触发器如图P5.7（a ）所示，输入CP 、J 、K 端的电压波形如图P5.7所示，试对应画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.7解：5.图P5.8(a)～(l)所示各边沿JK 触发器的初始状态都为1状态，试对应图P5.8(m)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
1J Q C1 1K Q ’ CPJ KCP JK QQ ’解：6.图P5.9(a)～(h)所示各边沿D 触发器的初始状态都为0状态，试对应图P5.9(i)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
解：CP Q1-(b)Q5-(f) Q8-(i) CP Q4-(e) Q6-(g) Q7-(h)7.试写出图P5.10所示各触发器的特性方程，并注明使用时钟条件。
解：(b)nnnnnnn QA QQ A AQ QQ A Q11111111)()(=+=⊕=+(c) nn n Q A Q A D Q 2212+===+8.在图P5.12(a)所示的电路中输入图P5.12(b)所示的CP 、A 、B 的电压波形，试写出它的特性方程，并画出输出Q 端的电压波形。
设触发器的初始状态为Q=0。
解：A K J ==⊙B=AB+B ACP 下降沿有效9.根据图P5.14(a)给定的逻辑电路和图P5.14(b)所示CP 的电压波形，试画出Q 0和Q 1端的电压波形。
数字电子技术第5章触发器自测练习与习题
第5章触发器5.1 RS触发器自测练习1．或非门构成的基本RS触发器的输入S=1、R=0，当输入S变为0时，触发器的输出将会（）。
（a）置位（b）复位（c）不变2．与非门构成的基本RS触发器的输入S=1，R=1，当输入S变为0时，触发器输出将会（）。
（a）保持（b）复位（c）置位3．或非门构成的基本RS触发器的输入S=1，R=1时，其输出状态为（）。
（a）Q=0，Q=1 （b）Q=1，Q=0（c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定4．与非门构成的基本RS触发器的输入S=0，R=0时，其输出状态为（）。
（a）Q=0，Q=1 （b）Q=1，Q=0（c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定5．基本RS触发器74LS279的输入信号是（）有效。
（a）低电平（b）高电平6．触发器引入时钟脉冲的目的是（）。
（a）改变输出状态（b）改变输出状态的时刻受时钟脉冲的控制。
7．与非门构成的基本RS触发器的约束条件是（）。
（a）S+R=0 （b）S+R=1（c）SR=0 （d）SR=18．钟控RS触发器的约束条件是（）。
（a）S+R=0 （b）S+R=1（c）SR=0 （d）SR=19．RS触发器74LS279中有两个触发器具有两个S输入端，它们的逻辑关系是（）。
（a）或（b）与（c）与非（d）异或10．触发器的输出状态是指（）。
（a）Q （b）Q答案：1．c 2．c 3．d 4．c 5．A 6．b 7．b 8．c 9．b10．a5.2 D 触发器自测练习1．要使电平触发D 触发器置1，必须使D=（ ）、CP=（ ）。
2．要使边沿触发D 触发器直接置1，只要使S D ＝（ ）、R D ＝（ ）即可。
3．对于电平触发的D 触发器或D 锁存器，（ ）情况下Q 输出总是等于D 输入。
4．对于边沿触发的D 触发器，下面（ ）是正确的。
（a ）输出状态的改变发生在时钟脉冲的边沿 （b ）要进入的状态取决于D 输入 （c ）输出跟随每一个时钟脉冲的输入 （d ）（a ）（b ）和（c ） 5．“空翻”是指（ ）。
数字电路实验报告触发器答案（共9篇）
数字电路实验报告触发器答案(共9篇) 数字电路触发器的功能测试实验报告肇庆学院电子信息与机电工程学院数字电路课实验报告班姓名实验日期实验合作者：老师评定实验题目：触发器的功能测试一、实验目的（一）掌握基本RS触发器的功能测试。
（二）掌握集成触发器的电路组成形式及其功能。
（三）熟悉时钟触发器不同逻辑功能之间的相互转换。
（四）认识触发器构成的脉冲分频电路。
二、实验仪器：DZX-1型电子学综合实验装置UT52万用表GDS-806S双踪示波器74LS00 74LS74 74LS76三、实验内容&数据分析触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一种具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
第一步，将触发器74LS74、74LS76引出端排列图和状态表画在实验报告上。
（注：此项内容必须在进实验室前完成。
）（一）测试基本RS触发器的逻辑功能用两个与非门组成基本RS触发器如图4-1，输入端R,S接逻辑电平开关输出插口，输出端Q、Q接逻辑电平显示插口，按表4-1要求测试。
表4-1 基本RS触发器特性表（输入低电平有效）图4-1 由74ls00连接成的基本RS触发器测试集成双JK触发器74LS76的逻辑功能1、测试RD、SD端的复位、置位功能74LS76逻辑符号如图4-2，对照其插脚（查阅附录B）取其中一JK触发器，RD、SD、J、K端分别接逻辑电平开关输出插口，CP接单次脉冲源（正脉冲），Q、Q接至逻辑电平显示输入插口。
要求在RD=0，SD=1以及SD=0，RD=1时任意改变J、K及CP的状态用“ⅹ”符号表示，观测Q、Q状态。
图4-2 74LS76管脚排列2、测试触发器的逻辑功能按表4-2的要求改变J、K、CP端状态，记录Q的状态变化，观察触发器状态的更新发生在CP脉冲（单脉冲）的上降沿还是下降沿？（注意RD、端的电平接法）表4-3 集成双JK触发器74LS76特性表2图4-2 JK触发器逻辑符号3、JK触发器的J、K端连在一起，构成T’触发器。
数字电子技术习题及答案(题库)
一、填空题:（每空1分，共10分）
1．(30.25)10=()2=()16。
2.逻辑函数L= +A+B+C+D=。
3.三态门输出的三种状态分别为：、和。
4.主从型JK触发器的特性方程 =。
5.用4个触发器可以存储位二进制数。
6.存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
c．主从JK触发器主触发器具有一次翻转性
d．上面描述至少有一个不正确
9．下列描述不正确的是（）
a．EEPROM具有数据长期保存的功能且比EPROM使用方便
b．集成二—十进制计数器和集成二进制计数器均可方便扩展。
c．将移位寄存器首尾相连可构成环形计数器
d．上面描述至少有一个不正确
二．判断题（10分）
1．TTL门电路在高电平输入时，其输入电流很小，74LS系列每个输入端的输入电流在40uA以下（）
（2）当R=1k、C=20uF时，请计算电路的相关参数（对单稳态触发器而言计算脉宽，对无稳态触发器而言计算周期）。
A卷答案
一．选择题（18分）
1．c2．c3．c4．c5．b
6．A7．B8．A9．B
二．判断题（10分）
1．（√）2．（×）3．（×）4．（√）5．（√）6．（√）7．（√）8．（×）9．（×）10．（√）
7．电路如下图（图中为下降沿Jk触发器），触发器当前状态Q3Q2Q1为“011”，请问时钟作用下，触发器下一状态为（）
a．“110”b．“100”c．“010”d．“000”
8、下列描述不正确的是（）
a．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。
b．寄存器只能存储小量数据，存储器可存储大量数据。