数字定时器资料

北京理工大学2012级电子技术课程设计

数字定时器

第1章概述

1.1设计目的

1、学习掌握电子技术基础知识和具体电路设计能力；

2、熟练掌握EDA仿真的使用方法；

3、增强学生的实践能力和遇到各种问题后寻找问题原因、解决问题的能力。

1.2设计要求

1、计时显示范围要求自00时00分00秒到23时59分59秒；

2、具有校时功能，可对小时、分、秒分别进行校准；

3、要求预选时刻到达时被控对象连续响10秒，蜂鸣器在10秒内断续鸣叫5次，即响1秒停1秒。

第2章设计与仿真

2.1工作原理

数字定时器由振荡电路、分频电路、计时电路、数码管显示电路、校时电路和闹钟电路组成。

由振荡电路产生2Hz的方波信号，经分频器产生1Hz和0.5Hz的信号，其中计时电路用1Hz信号，闹钟电路用0.5Hz信号，校时电路用2Hz与1Hz信号。计时电路使用的是6片CD4518和5片CD4028，分秒计数器为60进制，时计数器为24进制，CD4028输出进位脉冲给下一位的CP端。当计数器满24小时时，输出清零信号给各计数器完成清零，重新计数。校时电路由CD4015与一些门电路组成，闹钟电路由门电路和蜂鸣器组成。

2.2分部设计与仿真

2.2.1振荡电路

振荡电路可用555定时器与RC组成的电路实现，如图2-1所示。

图2-1 555定时器RC振荡电路

OUT管脚输出的即为2Hz的方波信号。

2.2.2分频电路

因为需要用到1Hz与0.5Hz的方波信号，所以把74LS160设计成分频器，把振荡电路2Hz的信号接到CLK管脚，则其QA端输出的为1Hz方波信号，QB 端输出的为0.5Hz方波信号，电路如图2-2所示。

图2-2 分频电路

2.2.3计时电路

计时电路由6片CD4518和5片CD4028组成。其中CD4518负责计数，CD4028负责进位。秒的个位的输出作为第一片CD4028的输入，因为秒的个位是10进制，所以第一片CD4028的00端接秒的十位所对应CD4518的CP端，其输出作为第二片CD4028的输入，因为秒的十位是6进制，所以第二片CD4028的06端接分的个位所对应CD4518的CP端，以此类推。最后秒的个位所对应CD4518的CP接1Hz方波信号。

分、秒的个位对应的计数器清零端接低电平，十位对应的计数器清零端接由低电平和前一位进位信号的或门，时的清零端接十位B端口和个位C端口的与门，从而完成分、秒的60进位后清零以及时的24清零。电路如图2-3所示。

图2-3 计时电路

2.2.4数码管显示电路

将CD4518的输出接译码器74LS48的输入，数码管使用的是共阴极7段数码管，将74LS48的输出与数码管一一对应连接即可。如图2-4所示。

图2-4 数码管显示电路

2.2.5校时电路

校时电路主要使用的芯片为移位寄存器CD4015，以达到“计时——校时——校分——校秒——计时”的循环。通过门电路使CD4015的输出Q0Q1Q2Q3在“0000——1000——0100——0010——0001——0000”间循环，其中，0000代表暂停，1000代表计时，0100代表校时，0010代表校分，0001代表校秒。如图2-5所示。

图2-5 状态循环电路

校秒部分，将Q3和2Hz信号与，Q0和1Hz信号与，两者或，接秒个位对应CD4518的CP端即可完成秒的校时功能，如图2-6所示。

校分部分，将Q2和2Hz信号与，Q0和秒的十位进位信号与，两者或，接分个位对应CD4518的CP端即可完成分的校时功能，如图2-7所示。

校分部分，将Q1和2Hz信号与，Q0和分的十位进位信号与，两者或，接时个位对应CD4518的CP端即可完成时的校时功能，如图2-8所示。

图2-6 秒校时电路

图2-7 分校时电路

图2-8 时校时电路

2.2.6闹钟电路

预定时间假设为7点05分，到达此时间后，蜂鸣器在10秒内响停5次，因此需要一个0.5Hz的方波信号和译码信号与后给蜂鸣器。将时的个位的ABC 端口接与门，即0111=7点时输出高电平，将分的个位的AC端口接与门，其输出和B的非再接与门，即0101=5分时输出高电平，将秒的十位的AB端口或门，

其输出和C端口接或非门，即0X秒时输出高电平而10秒后输出低电平，最后将之前所有的输出接与门，并和0.5Hz信号与门后接蜂鸣器，这样就实现了7点05分时蜂鸣器响10秒，并且是响1秒停1秒。闹钟电路如图2-9所示。

图2-9 闹钟电路

2.3总体电路图

图2-10 总体电路

由右上角的555定时器RC振荡电路给出2Hz方波信号，经分频器产生1Hz

和0.5Hz信号。

右下角为CD4015搭建的状态循环电路，即按动开关可以使数字定时器在“计时——校时——校分——校秒——暂停——计时”这几个状态中循环，并且因为有与门锁存进位部分，校时时不会产生进位，只有计时时才有进位。

左上6片CD4518、5片CD4028和6片数码管构成计时电路和显示电路，时、分、秒的个位CP端由校时部分提供，十位CP端由个位进位信号提供，从而构成满足要求的计时电路。

计时电路右侧的逻辑门电路部分为闹钟电路，通过对时的个位、分的个位、秒的十位各个输出端口进行逻辑门控制，完成7点05分蜂鸣器响停5次共10秒的要求。

第3章硬件调试

3.1遇到的问题

在仿真阶段，我们组用的都是74LS160为主体搭建的电路，而进行硬件实验的第一天，实验室没有足够的74LS160芯片，所以我们组的仿真方案无法实现，于是我们临时改用了CD4518和CD4028，一边设计一边连线，有不明白的地方请教了其他组的同学，最终完成了这部分电路的改动。

硬件实验过程中，老师说555定时器提供的信号不稳定，要求用晶振产生方波信号，于是在查阅资料后，我们完成了对振荡电路部分的改动，使用32768Hz晶振来产生实验所需信号。

另外在仿真时，我们用了6个开关来对时、分、秒的十位和个位分别进行校时控制，但是硬件实验时被老师否决了，因为开关过多不切实际。之后我们组在请教其他组同学后用了CD4015来达到校时目的。

最后我们组有一个问题一直没有解决，就是校时的时候时部分的24清零，我们组出现了23后直接跳到10的现象。我们检查了连线，发现没有连接错误，更换了芯片，发现问题依然存在，更换了芯片在面包板的位置也没有解决问题。在请教郝老师后，确认我们的原理是对的，经过1天多对这个小问题的检查，我们也没有找到问题的原因，是此次课程设计的一个遗憾。

3.2实验结果

根据仿真电路和之后硬件实验过程中遇到的问题，我们分块搭建了电路，最后将计时、校时、晶振、闹钟电路连成整体，除了上面提到的那个未解决的小问题，其他功能都能很好的实现。实际连线如图3-1所示。

图3-1 硬件实验连线图

3.3实验器材使用情况

第4章总结体会

这次电子技术课程设计主要运用的都是数电、模电的知识，我们组选的题是关于数电的，因此，我们在设计之前，对数电的知识进行了一定的复习，如各个芯片的管脚功能，进位、清零方法等等。

数字定时器的电路设计比较复杂，和之前的数电实验相比难度大了很多，在设计仿真的时候，要考虑的东西多了，导线也很密，需要我十分细心并且有耐心。仿真很成功，但是硬件实验的时候却出现了实验器材不同、实际情况不同需要修改电路等情况，这考察了我们的临时应变能力，同时也让我们认识到，设计一个产品不仅仅要达到要求，更要切合实际，做到精益求精。

我们组在课程设计过程中也遇到了不少的问题，面对问题，我们没有放弃，而是从各个方面仔细寻找，解决了绝大多数问题。然而，到最后验收，我们仍有一个小问题没有解决，就是校时时的24清零，我们的电路在校时时，到了23后不是清零，而是跳到了10，为了解决这个问题，我们两个人差不多检查了1天多的电路。先是从原理方面，经过多次确认逻辑门等线路是没有问题的，再从导线连接方面，我们俩轮流排查了几次，发现没有接错、接触不良的问题，然后换了芯片和芯片在面包板的位置，依旧不能解决。经老师提示，我们用表笔进行了测量，发现芯片清零端会强制产生低电平，而那个端口之前是不接导线的。这个问题困扰了我们很久最后也没解决，是这次课程设计的一大遗憾，但是我觉得我们俩一起努力排查原因一天多这个过程是有收获的，我们对芯片、电路更加了解，而且考虑问题更加全面，虽然有时会比较烦躁没耐心，但我认为这也是可以理解的，毕竟硬件实验了几天，被这个小问题困扰好久好久，总会产生烦躁情绪。

总的来说，这次课设还是比较成功的，我们完成了九成以上的设计任务，虽然有瑕疵，但是这个经历很宝贵，既巩固了理论知识，又增强了实践能力，还提高了合作能力。