数字电路实验-光电计数器

课程综合设计

课程名称：《数字电路实验》实验名称：《光电计数器》

学院：应用科技学院

专业：电子信息工程

年级：2012级

学号：____________

姓名：____________

设计意义及实现功能:

工厂生产线或某些设备上（如打印机）常装有自动计数器，以便计算产量或为生产过程自动化合计算机管理系统提供数据，计数器种类很多，光电计数器是常见的一种。

设计并制作一个光电计数器，要求如下：

（1）光源采用聚焦白炽灯，电压为6.3V，自行选择光敏器件。当有光照到光敏器件上时，计数器不计数，当光照有亮突变到暗的一瞬间，产生一个脉冲沿，对这个脉冲沿进行技术，光照由暗突变到亮不计数。

(2) 计数器范围：00～99。用两只LED数码管作显示组件，可显示00～99。

（3）定数控制功能：当需要定数时，事先预置一个定数值，显示器同时显示这个定数值。每光照一次，计数器减“1”，当定数值减至:“00”,发出声、光报警。

（4）当计数器作“累加”功能时，需先清零。计数器从“00”累加到“99”。当光照次数大于99次时，发出声，光报警。

实验原理

CD4511引脚图及功能

CD4511是一个用于驱动共阴极 LED （数码管）显示器的 BCD 码—七段码译码器，特点如下：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS 电路能提供较大的拉电流。可直接驱动LED显示器。器中的字形消隐。

其功能介绍如下：

BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。

LT：3脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。

LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。

A1、A2、A3、A4、为8421BCD码输入端。

a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。

CD4511的内部有上拉电阻，在输入端与数码管笔段端接上限流电阻就可工作。

1. CD4511的引脚

CD4511具有锁存、译码、消隐功能，通常以反相器作输出级，通常用以驱动LED。其引脚图如3-2所示。

各引脚的名称：其中7、1、2、6分别表示A、B、C、D；5、4、3分别表示LE、BI、LT；13、12、11、10、9、15、14分别表示 a、b、c、d、e、f、g。左

边的引脚表示输入，右边表示输出，还有两个引脚8、16分别表示的是VDD、VSS。

2. CD4511的工作原理

1.CD4511的工作真值表如表

2.锁存功能

译码器的锁存电路由传输门和反相器组成,传输门的导通或截止由控制端LE的电平状态。

当LE为“0”电平导通，TG2截止；当LE为“1”电平时，TG1截止，TG2导通，此时有锁存作用。如图3-3

（3）译码

CD4511译码用两级或非门担任，为了简化线路，先用二输入端与非门对输入数据B、C进行组合，得出、、、四项，然后将输入的数据A、D一起用或非门译码。

（4）消隐

BI为消隐功能端，该端施加某一电平后，迫使B端输出为低电平，字形消隐。消隐控制电路如图所示。

不考虑消隐BI项，便得J=（B+C）D

据上式，当输入BCD代码从1010---1111时，J端都为“1”电平，从而使显示器中的字形消隐。

4510芯片的结构以及功能进行了解

（1）4510引脚图

（2）：CD4510简单功能：

CC4510为可预置BCD可逆计数器，该器件主要由四位具有同步时钟的

D 型触发器（具有选通结构，提供T 型触发器功能）构成。具有可预置数、加减计数器和多片级联使用等功能。CD4510 具有复位CR，置数控制LD、并行数据D0～D3、加减控制U/ D 、时钟CP 和进位CI 等输入。CR 为高电平时，计数器清零。当LD 为高电平时，D0～D3 上的数据置入计数器中，CI 控制计数器的计数操作，CI ＝0 时，允许计数。此时，若U/ D 为高电平，在CP 时钟上升沿计数器加1 计数；反之，在CP 时钟上升沿减1 计数。除了四个Q 输出外，还有一个进位/错位输出CO/ BO

表3-1 CD4510逻辑功能表

表3-1为CD4510的逻辑功能表，通过上表可以得到加减不循环控制的原理。

当~输出为“9”，接高电平时，通过与非门和或非门的控制，反馈为高电平，此时停止加法计数。同理，当~输出为“0”，接低电平时，反馈为高电平，此时停止减法计数。

只有BCD 计数功能，故无B/D （二进制/十进制）控制脚。 具有清除控制功能，故多了一只清除控制端R 。清除端R 在使用上具有最高 优 先权，及当R=1，则Q 不论其它输入为何，其输出QDQcQBQA 必皆被清 除为0，令R=0，正常计数，，

Ci ：进位输入端，当其为1，则clock 输入都无效，只有在Ci=0 时，clock 的正缘触发才能使计数器计数。

Co ：进位输出端，平常输出都保持在1，只有在上数计数到9，或下数计数到0 时才会变为0 输出，以作为进位或借位之准备，直到下一个时序信号的正缘输入后才转为1。因此做计数器串联时，需将个位数Ci 接地，而将其Co 接到十位数计数的Ci 中， 1、555定时器内部结构

555定时器是一种模拟电路和数字电路相结合的中规模集成电路,其内部结构如图（A ）

及管脚排列如图（B ）所示。

它由分压器、比较器、基本R--S 触发器和放电三极管等部分组成。分压器由三个5K 的等值电阻串联而成。分压器为比较器1A 、2A 提供参考电压，比较器1

A 的参考电压为23cc V ，加在同相输入端，比较器2A 的参考电压为1

3cc V ，加在反相

输入端。比较器由两个结构相同的集成运放1A 、2A 组成。高电平触发信号加在1A 的反相输入端，与同相输入端的参考电压比较后，其结果作为基本R--S 触发器

_

D R 端的输入信号；低电平触发信号加在2A 的同相输入端，与反相输入端的参考电压比较后，其结果作为基本R —S 触发器_

D S 端的输入信号。基本R--S 触发器的输出状态受比较器1A 、2A 的输出端控制。

2、 多谐振荡器工作原理

由555定时器组成的多谐振荡器如图(C)所示，其中R 1、R 2和电容C 为外接