计数器

引言

计数器是数字系统中用的较多的基本逻辑器件，也是现代最常用的时序电路之一，它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。

计数器的种类不胜枚举，按触发器动作动作分类，可以分为同步计数器和异步计数器；按照计数数值增减分类，可以分为加计数器、减计数器和可逆计数器；按照编码分类，又可以分为二进制码计数器、BCD码计数器、循环码计数器。此外，有时也会按照计数器的计数容量来区分，如五进制、十进制计数器等等。

1设计构思及理论

根据电路的设计要求，要实现二―五―十进制计数，可以先实现十进制计数，然后通过倍频产生五进制计数和二进制计数；也可以先实现二进制计数和五进制计数，然后把它们连接起来进而产生十进制计数。对比以上两种方法，明显后面的方法比较容易实现，而且实现所需的门电路也比较少，因而选择用第二种方法来进行设计。

1.1 二进制计数的原理

二进制计数的原理图如图1.1.1所示，可以用一个T触发器接成一个'T触发器，这样在时钟的作用下，每来一个时钟触发器的输出与前一个状态相反，这样就够成了一个二进制计数器。

图1.1.1 二进制计数原理图

图1.1.2 二进制计数波形图

1.2 五进制计数的原理

五进制计数的原理图如图2.2.1所示，要进行五进制计数，至少要有3个存储状态的触发器，本原理图中选用两个JK 触发器和一个'T 触发器构成五进制计数器，在时钟的作用下就可以进行五进制计数。

图1.2.1 五进制计数原理图

图1.2.2 五进制计数波形图

2 系统电路的设计及原理说明

2.1 系统框图及说明

图2.1.1 十进制计数框图

图2.1.2 二-五进制计数框图

根据设计的要求，在构成十进制计数器时，只需将二进制计数器和五进制计数器级

联起来，即将二进制计数器的输出作为五进制计数器的时钟输入接起来就可以实现十进制计数了。

而在进行二-五进制计数时，可以将五进制计数器的输出作为二进制计数器的时钟输入，

外部时钟输入到五进制计数器的时钟输入端即可在一个外部输入时钟的控制下分

u o

Clk u o

u 1

别产生二进制计数和五进制计数了。

2.2 电路设计说明

图 2.2.1 二-五-十进制计数原理图

图2.2.1为设计的二-五-十进制原理图，其中最上面的'T触发器是一个二进制计数器，当时钟从CP0输入，并将T0的输出作为下面五进制计数模块的时钟输入就可以构成一个十进制计数器，如图2.2.2所示。当时钟从CP1输入，而T3为二进制计数模块提供时钟输入时就构成了相应的二-五进制计数器，如图2.2.4所示。

图 2.2.2 十进制计数原理图

图2.2.2为设计的十进制原理图，图中的LD/CT为置数/计数端，当它为高电平是计数器停止计数，在D0～D3端可以预置相应的电平，当LD/CT断变为低电平时，计数器开始从预置的数值开始计数。图2.2.3为相应的仿真波形。

图 2.2.3 十进制计数波形图

图 2.2.4 二-五进制计数原理图

图2.2.4为设计的二-五进制原理图，。同时，LD/CT 作为置数/计数端，也可以实现相应的置数和计数功能。图2.2.5为相应的仿真波形。

图 2.2.5 二-五进制计数波形图

2.3 关键模块的介绍 2.

3.1 D 触发器

触发器是时序电路中最重要而且最常用的元件，触发器在每次时钟脉冲触发沿到来之前的状态称为现态，而在此之后的状态称为次态。按照触发器状态转换的规则不同，通常分为D 触发器、JK 触发器、T 触发器、SR 触发器等几种逻辑功能类型；按照电路结构的不同也可以分为主从触发器、维持阻塞触发器和利用传输门延迟的触发器。维持阻塞结构的D 触发器的逻辑电路如图2.3.1所示。

图 2.3.1 维持阻塞D 触发器的逻辑电路

该触发器由6个三输入的与非门组成，D S 、D R 、D 、CP 是触发器的输入端，而Q 、

Q 是触发器的输出。当触发器的输入D S =0、D R =1时，触发器被置1，即Q =1、Q =0；当D S =1、D R =0是，触发器被置0，即Q =0、Q =1；当D S =0、D R =0时，每来一个时钟边沿，触发器的输出取反一次，即Q =Q ；当D S 和D R 都为无效电平时，在时钟CP 的作用下，将时钟边沿到来前D 输入的数据传送到输出Q 端。该触发器的特性表如表2.3.1所示。

表 2.3.1 D 触发器的特性表

由触发器的状态表也可以得出它的特性方程

n 1

Q +=D （2.3.1） 2.3.2 JK 触发器

JK 触发器的状态方程为：

n 1

Q +=n JQ +n KQ （2.3.2）

比较D 触发器和JK 触发器的特性方程，即式（2.3.1）和式（2.3.2），可以令

D =JQ +KQ （2.3.3）

按照上式可得到如图2.3.2所示电路，电路特性符合JK 触发器的特性方程，从而实现JK 触发器的所有功能。

图 2.3.2 用D 触发器实现JK 触发器的逻辑电路

2.3.3 'T 触发器

'T 触发器的状态方程为：

n 1

Q +=n Q （2.3.4）

比较D 触发器和'T 触发器的特性方程，即式（2.3.1）和式（2.3.4），可以令

D =Q （2.3.5）

按照上式可得到如图2.3.3所示电路，电路特性符合JK 触发器的特性方程，从而实现'T 触发器的所有功能。

图 2.3.3 用D 触发器实现'T 触发器的逻辑电路