并口和串口

P C3
I NT R
1 2
P C4 P C5
S TB I BF I /O
P C2 -P C0
a） 内 部 时 序 图 （ 4 . 1 2） 8 25 5A 操 作 （ 方 式 2 ）
8255双向方式2信号定义
WR OBF INTR ACK STB IBF Port A RD
数据输出 到端口A 数据存于 端口A 从 端 口 A读 数 据 从 端 口 A输 入 数 据
三、串口、并口的基本功能
1. 2. 3. 4. 5. 数据缓冲功能 信号变换功能 可编程功能 错误检测功能 寻址功能
第二节 并行接口
一、概述
并口的特点
在多根数据线上以数据字为单位同时传递 传递的数据不要求固定的格式 有可编程和不可编程之分，可编程结构居多 适合于近距离数据传送
方式2 双向传输方式
• 方式2只适用于A组， 端口A作为双向数据 端口。 • 也可用作IEEE-488 并行高速GPIB （General Purpose Instrumentation Bus，通用接口总线） 接口标准。
1 2 3 端口A 1 2 3 I NT E 1 I NT E 2 P C7 P C6 O BF A CK 3
2 5 6 9 12 15 16 19
图 （ 4.3） 连 接 8个 LED显 示 器 的 基本输出 接口
三、输入握手并口
• RD 读信号线
数据线
数据线
• INTR 中断请求信号线
• IBF 输入缓冲器满（Input Buffer Full）握手信号 线
C PU
RD I NT R
输 入 握 手 并 口
CPU
WR INT R
输 出 握 手 并 口
ACK OBF
输 出 外 设
图 （ 4.5） 输 出 握 手 并 口 的 结 构
五、输入/输出握手并口
• INTR 中断请求线 • OBF 输出缓冲器满握手 信号线 • ACK 响应输入的握手信 号线 • IBF 输入缓冲器满握手 信号线 • STB 选通输入握手信号 线 • INTE 中断允许位
·
SEL
图（4.2） 连接8个开关的基本输入接口
二、简单并口
+ 5V 3 30
3 D AT A 4 7 8 13 14 B US 1 7 18 1 11
D0 U1 Q0 D1 Q1 D2 Q2 D3 Q3 Q4 D4 D5 Q5 D6 Q6 D7 Q7 OC C LK 7 4A LS 37 4 S EL
图（4.9） 8255A的内部结构
A组 控 制 A组 端 口 A P A 7 - PA 0
D 7 -D 0
数据 总线 缓冲 器
8 位内部 数据总线
A组 端 口 C高 4位
P C 7 - PC 4
RD WR A1 A0 R ES ET CS
读 /写 控制 逻辑
B组 端 口 C低 4位
P C 3 - PC 0
2. 面向外设的引脚信号
1. PA0～7 2. PB0～7 3. PC0～7
A1 0 0 1 1
表（4.1）8255 的 I/O 端口分配 A0 功能 0 端口 A 1 端口 B 0 端口 C 1 控制字寄存器
图（4.8）8255A与80386SX微处理器低 位存储体的接口图
U2 D7-D0
• PortA 0C0H • PortB 0C2H • PortC 0C4H • 命令寄 存器 0C6H
二、简单并口
• 不设置握手控制信号线 • 不需要对接口芯片进行编程 • 执行IOW指令就可以将数据通过数据总线输出到指 定地址的锁存器中，并通过锁存器输出。 • 执行IOR指令，就可以从三态门上读入数据。
二、简单并口
VCC 1 1 1 1 1 1 1 9 6 5 4 3 2 1 0 10K 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 2 4 6 8 11 13 15 17 1 19 U1 1A1 1Y1 1A2 1Y2 1A3 1Y3 1A4 1Y4 2A1 1Y5 2A2 1Y6 2A3 1Y7 2A4 1Y8 1G 2G 74ALS244 18 16 14 12 9 7 5 3
8255A三种方式操作的总结
方式0 端口A 端口B 0 1 2 端口C 3 4 5 6 7 IN O UT IN IN O UT O UT 0 1 2 3 4 5 6 7 方式1 IN IN O UT O UT 方式2 I /O N ot u se d I /O I /O I /O I NT R S TB I BF A CK O BF
第一节 概述
一、从接口分类谈起
1. 2. 3. 4. 串行和并行 同步方式和异步方式 简单方式和握手控制方式 数字接口和模拟接口
二、串口、并口的基本结构
• 串行接口和并行接口，均作为微机与外设中介，无非是传 输方式不同，其接口结构有共同之处。 • 面向CPU通过总线来完成，面向外设的则通过相应的数据 线和控制线来完成。
方式1 选通输入输出方式
方式1 端口A 端口A 方式1 端口B 端口B
I NT E A 2 1
P C4 P C5
S TB I BF
I NT E B 5 4
P C2 P C1
S TB I BF
3
P C3 P C6 +7
I NT R I /O
6
P C0
I ຫໍສະໝຸດ BaiduT R
a ) 内部结构 图（4 . 1 0 ）8 2 5 5 A 选通输入操 作（方式1 )
b） 时 序 图 图 （ 4.12） 8255A操 作 （ 方 式 2）
8255双向方式2信号定义
• INTR • -OBF
• -ACK • -STB • IBF • INTE • PC0～2
中断请求，向CPU发出中断请求 输出缓冲器，指示输出缓冲器已装入 数据 响应输入信号 选通输入信号，把来自双向端口A总 线的外部数据写入A的输入锁存器 输入缓冲器满，表明输入缓冲器已装 入数据 中断允许位（INTE1与INTE2），用来 允许INTR引脚 作为通用的I/O引脚，可由位设置与 复位命令控制
图（4.15）与8255A接口的步进电动机
1．与8255A连接的步进电机
PORT EQU 40H STEP PROC NEAR MOV AL, CMP CX, JA CMP CX, JE STEP1: ROL AL, OUT PORT, CALL DELAY POS 8000H RH 0 STEP_OUT LOOP STEP1 JMP RH: AND CX, RH1: ROR AL, OUT PORT, CALL DELAY LOOP RH1 MOV POS, RET STEP ENDP
I NT R B I NT R B I BF B S TB B I NT R A S TB A I BF A I /O I /O O BF B A CK B I NT R A I /O I /O A CK A O BF A
图 （ 4 . 1 3） 8 25 5A PI A端 口 引 脚 总 结
七、8255A的应用
第 七 章 并 口 和 串 口
概述 从接口分类谈起 串口、并口基本结构 串口、并口基本功能 并行接口 概述 简单并口 输入握手并口 输出握手并口 输入/输出握手并口 8255A芯片 8255A的应用
串行接口 概述 位判决 字判决 串口的结构 数字调制方式 串口握手线 8251的工作原理 计数器/定时器 定时系统 8253芯片介绍 实时时钟芯片MC68HC68T1 习题
B组 控 制
B组 端 口 B
P B 7 - PB 0
8255A的工作方式
• 方式0 基本的输入/输出方式，使8255A作为缓冲输入设备 或锁存输出设备 • 方式1
选通输入输出方式，端口A或端口B作为锁存输入/ 输出设备，端口C给端口A和B提供控制信号
• 方式2
双向传输方式，可以使外部设备利用A口的8位数据 线发送和接收数据，C口的高5位，用作控制信息和 状态信息
S TB I BF
输 入 外 设
图 （ 4.4） 输 入 握 手 并 口 的 结 构
四、输出握手并口
• WR 写信号线 • INTR Interrupt Request • OBF 输出缓冲器满（Output Buffer Full）信号线 • ACK Acknowledge握手信号 线
数据线
数据线
端口A
端口B
端口C
74ALS138
8255A
8255A的组成
1. 数据总线缓冲器 2. 读/写控制逻辑 3. A组和B组控制电路
A组控制A口和C口的上半部（PC4～7），B组控制B口 和C口的下半部（PC0～3）的工作方式和输入/输出
4. 数据端口A、B、C
输入时端口有三态缓冲器的功能，输出时端口有数据 锁存器的功能
数据线
数据线
C PU R D WR I NT R
输 入 输 出 握 手 并 口
S TB I BF A CK O BF
输 入 输 出 外 设
图 （ 4.6） 输 入 /输 出 握 手 并 口 的 结 构
六、8255A芯片
1. 面向CPU的引脚信号
1. 2. 3. 4. D0～7 -CS RESET A0～1
方式1选通输出信号定义
WR OBF INTR
（中断请求 ） （缓冲器满 ）
ACK Port
数据发送 到端口 数据从端 口移出
• • • • •
-OBF -ACK INTR INTE PC5，PC4
输出缓冲器满 响应信号使-OBF引脚回到逻辑1 中断请求信号 中断允许信号 端口C位5与位4作为通用的I/O引脚
1．与8255A连接的步进电机 步进电动机是数字电动机，它一步一步地移动， 可以转360°。一般的每步移动15°，高精度的每步移 动1°。
S N ． N . S
a）
b）
N
S ．
S
.
N
c）
d）
图 （ 4.14） 全 步 方 式 操 作 的 步 进 电 动 机 a） 45° b） 135° c） 225° d） 315°
数据 数据
C PU
状态 控制
I/O接 口
状态 控制
外设
图（4 . 1 ） C P U 通过接口与 外设之间信息交互的 关系
二、串口、并口的基本结构
•
1. 2. 3. 4.
CPU与外设信息交互最主要的问题是速度协调问 题，采取了以下几种措施 接口中均设置了数据寄存器或锁存器，以缓存 数据 接口中设置了命令寄存器或工作方式寄存器 接口电路中设置了状态寄存器和相应的握手线 接口中设置了中断申请电路
方式1 端口A 端口A 方式1 端口B 端口B
I NT E A 2 1
P C6 P C7
A CK O BF
I NT E B 5 4
P C2 P C1
S TB O BF
3
P C3 P C4 +5
I NT R I /O
6
P C0
I NT R
a ) 内部结构 图（4 . 1 1 ）8 2 5 5 A 选通输出操 作（方式1 ）
方式1选通输入信号定义
STB IBF INTR RD Port
数据选通进 入端口 微处理器读 出数据
（缓冲器满） （中断请求）
• • • • •
-STB IBF INTR INTE PC7，PC6
选通信号 输入缓冲器满 中断请求输出 中断允许 端口C引脚7与6，可以作为通用的I/O引脚
方式1选通输出
IORC IOWC A1 A2 RESET A7 1 A3 2 A4 3 A6 6 A5 4 A0 5 U1 A B C Y0 Y1 Y2 Y3 G1 Y4 Y5 G2A Y 6 G2B Y 7 15 14 13 12 11 10 9 7
34 33 32 31 30 29 28 27 5 36 9 8 35 6
D0 D1 D2 D3 D4 D5 D6 D7 RD WR A0 A1 RESET CS
PA0 PA1 PA2 PA3 PA4 PA5 PA6 PA7 PB0 PB1 PB2 PB3 PB4 PB5 PB6 PB7 PC0 PC1 PC2 PC3 PC4 PC5 PC6 PC7
4 3 2 1 40 39 38 37 18 19 20 21 22 23 24 25 14 15 16 17 13 12 11 10
STEP_OUT
7FFFH
1 AL
1 AL
AL
2．键盘矩阵接口
V CC
U1
AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 R D W R A 0 A 1 RESET 1 2 3 4 5 6 7 8 9 1 0 1 2 3 4 5 6 7 8 1 1 1 1 1 1 1 1 9 8 7 6 5 4 3 2 3 3 3 3 3 2 2 2 4 3 2 1 0 9 8 7 D D D D D D D D 0 1 2 3 4 5 6 7 PA0 PA2 PA1 PA3 PA4 PA5 PA6 PA7 PB0 PB1 PB2 PB3 PB4 PB5 PB6 PB7 PC0 PC1 PC2 PC3 PC4 PC5 PC6 PC7 4 3 2 1 4 0 3 9 3 8 3 7 1 1 2 2 2 2 2 2 1 1 1 1 1 1 1 1 8 9 0 1 2 3 4 5 4 5 6 7 3 2 1 0