八路抢答器设计论文

编号：

审定成绩：

XXXX大学

毕业设计（论文）

设计（论文）题目：单片机数字抢答器的实现

学院名称：计算机科学与技术学院

学生姓名：X X

专业：计算机科学与技术专业

班级：0490xxx

学号：0610xxxx

指导教师：X X X

答辩组负责人：

填表时间：2009 年 5 月

XXXX大学教务处

目录

引言 (1)

第一章设计任务 (2)

（1）设计要求 (2)

（2）功能要求 (3)

第二章主要器件介

绍...................................................4（1）74LS148 (4)

（2）74LS48 (5)

（3） 74LS192及74LS00 (6)

（4） 74LS121及74LS279 (7)

（5） NE555及74LS11 (8)

第三章设计方案 (9)

（1）抢答功能设计 (9)

（2）定时功能设计及其总方案 (11)

第四章电路实现及电路调

试…………………………………15第五章结

论 (16)

第六章参考文献 (17)

附录1 (17)

引言

数字电路产品在生活中有着极其广泛的应用，包括计算机、数字通信、智能仪器仪表、自动控制及航天等领域中。这些给人们带来了生活，工作等方面带来了极大的方便。工厂、学校和电视台等单位常举办各种智力竞赛, 抢答器是必要设备。在我校举行的各种竞赛中我们经常看到有抢答的环节，举办方多数采用让选手通过举答题板的方法判断选手的答题权，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。为解决这个问题，我们小组准备就本次课设的机会制作一个低成本但又能满足学校需要的八路数显抢答器。抢答器在比赛等场合中不可缺少的设备。本文就是从数字电路芯片的功能简介开始，利用功能不同的数字电路芯片的组合来实现多路抢答器的功能。首先简要的介绍了数字电路的发展和演变。然后介绍几个主要集成芯片的管脚功能和用法。最后介绍多路抢答器的原理和设计过程。总结与改进部分，讲一些电路在实际设计调试中的不足，并加以改进。智力竞赛是一种生动活泼的教育方式，而抢答就是智力竞赛中非常常见的一种答题方式。抢答能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们迅速增加一些科学知识和生活常识。但是，在这类比赛中，对于谁先谁后抢答，在何时抢答，如何计算答题时间等等问题，若是仅凭主持人的主观判断，就很容易出现误判。所以，我

们就需要一种具备自动锁存，置位，清零等功能智能抢答器来解决这些问题。

第一章设计任务

（1）设计要求

抢答器主要是基于 7 4系列集成芯片组成电路各个部分，成本较低，且基本能够使用于学校的一些活动中。采用74LS148编码器和74LS279 RS锁存器组成抢答器的核心部分抢答电路。采用74LS192十进制加/减计数器设计抢答器的定时部分，计数器的时钟脉冲电路提供。采用555定时器和三极管构成报警电路，时序控制电路由

74LS121产生。。采用七段共阴极LED数码管显示抢答序号和定时时间，由74LS48数字显示译码管显示数码管。

设计器材统计如下表：（设计中些基本的器材则实验室提供）

（2）功能要求

将主要设计一个供八人使用的定时抢答器，他要实现以下主要功能：（1）为8位参赛选手各提供一个抢答按钮，分别编号S0、S1、S2、S3、S4、S5、S6、S7；（2）主持人可以控制系统的清零与抢答开始；（3）抢答器要有数据锁存与显示的功能。抢答开始后，若有任何一名选手按动抢答按钮，则要显示其编号至系统被主持人清零，并且扬声器发生提示，同时其他人再按对应按钮无效；（4）抢答器要有自动定时功能，并且一次抢答时间由主持人任意设定。当主持人启动“开始”键后，定时器自动减计时，并在显示器上显示。同时扬声器上发出短暂声响；（5）参赛选手只有在设定时间内抢答方为有效抢答。若抢答有效，则定时器停止工作，并且显示抢答开始时间直到系统被清零；（6）若设定时间内无选手进行抢答（按对应按钮），则系统短暂报警，并且禁止选手超时抢答，定时器上显示00。

数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。利用本次设计出的电路制造成的定时抢答器，即可轻松实现在8

人或8个代表队之间进行的抢答比赛中进行控制，使得这一活动更加

趣味、公平。

第二章 主要器件介绍

（1） 74LS148

74LS148优先编码器 （a ） 符号图 (b) 管脚图

74LS148的功能表：

9

7614

15

12345

CC

Y S Y EX I 3I 2I 1I 0Y 0

(a )

(b )

（2）74LS48

74LS48符号图和管脚图

712345

CC f g a b c d e

(a )

(b )

6I B

（a ）符号图 （b ）管脚图

显示译码器74LS48的功能表：

（3）74LS192及74LS00

74LS192管脚图 74ls192功能表：

输 入

输 出

功能或 十进制数

LT R BI

A 3 A 2 A 1 A 0 RBO BI /

a b c d e f g RBO BI / (灭灯)

LT (试灯)

RBI (动态灭零)

× × 0 × 1 0 ×××× ×××× 0 0 0 0 0(输入)

1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1

2

3

4

5

6

7

8

9 10 11 12 13 14 15

1 1 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 × 1 ×

0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 1 1 0 0 0 1 1 1 1 0 0 0 0 0 0 0